JPH05158718A - Integrated circuit - Google Patents

Integrated circuit

Info

Publication number
JPH05158718A
JPH05158718A JP32580791A JP32580791A JPH05158718A JP H05158718 A JPH05158718 A JP H05158718A JP 32580791 A JP32580791 A JP 32580791A JP 32580791 A JP32580791 A JP 32580791A JP H05158718 A JPH05158718 A JP H05158718A
Authority
JP
Japan
Prior art keywords
circuit
instruction
instruction register
control circuit
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32580791A
Other languages
Japanese (ja)
Inventor
Takeshi Morinaga
武之 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP32580791A priority Critical patent/JPH05158718A/en
Publication of JPH05158718A publication Critical patent/JPH05158718A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To share a peripheral circuit serving as an integrated circuit in accordance with the switching of software and without deteriorating the processing ability of a microcomputer device. CONSTITUTION:A peripheral circuit 7 and its control circuit 1 constitute an integrated circuit 10. The circuit 1 consists of the instruction register circuits 4 and 5 which hold the external operating instructions, a selector circuit 6 which transmits the outputs of both circuits 4 and 5, a write selection control circuit 3 which selectively controls the circuits 4, 5 and 6, and a switching instruction register circuit 2 which gives an output to the circuit 3 in response to an external switching instruction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路に関し、特に
マイクロコンピュータ装置を構成する周辺回路の集積回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit, and more particularly to an integrated circuit of peripheral circuits constituting a microcomputer device.

【0002】[0002]

【従来の技術】一般に、マイクロコンピュータ装置で使
用される周辺回路を形成する集積回路は、ハードウェア
とソフトウェアの簡略化のために設けられる。
2. Description of the Related Art Generally, an integrated circuit forming a peripheral circuit used in a microcomputer device is provided to simplify hardware and software.

【0003】例えばプログラマブル・タイマ回路は、ソ
フトウェアのタイミングを決定するために使用され、割
り込みコントロール回路は、複雑な割り込みシーケンス
を実行するために使用されている。
For example, programmable timer circuits are used to determine software timing and interrupt control circuits are used to execute complex interrupt sequences.

【0004】近年、マイクロコンピュータ装置の高速化
に伴い、1つのマイクロコンピュータで複数のソフトウ
ェアを同時に動作させたり、複数の使用者が同時に使用
できるシステムが強く要望されている。
In recent years, with the increase in speed of microcomputer devices, there has been a strong demand for a system in which a single microcomputer can simultaneously operate a plurality of software and can be used by a plurality of users at the same time.

【0005】1つのマイクロコンピュータで複数のソフ
トウェアを同時に動作させるためには、一定時間毎にソ
フトウェアを切替える時分割動作を行う必要がある。こ
の時分割動作は、マイクロコンピュータ外部あるいは内
部のタイマ回路の状態変化で発生する割り込みによって
起動される。この割り込みが発生するとマイクロコンピ
ュータの内部のレジスタや主記憶上の状態を待避する作
業が必要となるため、いかにこの切替えにかかる時間を
短縮するかが重要となる。
In order for one microcomputer to operate a plurality of software at the same time, it is necessary to perform a time-divisional operation of switching software at regular time intervals. This time division operation is activated by an interrupt generated when the state of a timer circuit outside or inside the microcomputer changes. When this interrupt occurs, it is necessary to save the internal register of the microcomputer and the state on the main memory, so it is important to reduce the time required for this switching.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の集積回
路は、1つのマイクロコンピュータで複数のソフトウェ
アを同時に動作させることを前提に作られていないの
で、一定時間毎にソフトウェアを切替える時分割動作を
行うシステムや割り込み処理を行うシステムにおいて周
辺回路の共有を行うためには、現在の動作状態や内部状
態を周辺回路内部から読出して待避する作業を行う必要
があった。
Since the above-mentioned conventional integrated circuit is not made on the assumption that a plurality of software is simultaneously operated by one microcomputer, the time-division operation for switching the software at every fixed time is performed. In order to share the peripheral circuits in the system that performs the interrupt processing and the system that performs the interrupt processing, it is necessary to read the current operating state and internal state from the inside of the peripheral circuit and save them.

【0007】また、内部状態を読出せない集積回路で
は、割り込み処理中に使用することを禁止する必要があ
るため、ソフトウェアによって周辺回路を共有できない
といった制限があった。
Further, in an integrated circuit which cannot read the internal state, it is necessary to prohibit its use during interrupt processing, so that there is a limitation that the peripheral circuit cannot be shared by software.

【0008】このようにマイクロコンピュータは余分な
処理を行わなければならなくなり、システムの処理能力
が低下するという欠点を有していた。
As described above, the microcomputer has a drawback in that the processing capacity of the system is lowered because the microcomputer has to perform extra processing.

【0009】[0009]

【課題を解決するための手段】上記従来の欠点を解消す
るために、本発明の集積回路は、命令を受けて内部の動
作状態が変化する被制御回路と、外部からの制御命令を
受けて前記被制御回路に対して出力するコントロール回
路とより形成される集積回路において、前記コントロー
ル回路が、外部からの動作命令を保持する複数の命令レ
ジスタ回路と、該命令レジスタ回路の出力を前記被制御
回路へ送出するセレクタ回路と、前記複数の命令レジス
タ回路への書込み選択及び前記セレクタ回路の出力選択
を制御する書込み選択制御回路と、外部からの切替え命
令に応じて前記書込み選択制御回路へ出力する切替え命
令レジスタ回路と、から構成されたものであり、また、
前記コントロール回路が、命令レジスタ回路に接続され
書込み選択制御回路に出力するアップダウンカウンタ回
路を具有するものであり、さらに、前記コントロール回
路が、書込み選択制御回路出力によって制御され、被制
御回路に接続されてその動作状態信号を保持する複数の
動作状態レジスタ回路を具有するものである。
In order to solve the above-mentioned drawbacks of the prior art, the integrated circuit of the present invention receives a command to change the internal operating state and a control command from the outside. In an integrated circuit formed of a control circuit for outputting to the controlled circuit, the control circuit holds a plurality of instruction register circuits for holding an operation instruction from the outside, and the output of the instruction register circuit is controlled by the controlled circuit. A selector circuit for sending to the circuit, a write selection control circuit for controlling write selection to the plurality of instruction register circuits and output selection of the selector circuit, and output to the write selection control circuit according to a switching instruction from the outside. And a switching instruction register circuit, and
The control circuit includes an up-down counter circuit connected to an instruction register circuit and outputting to a write selection control circuit, and further, the control circuit is controlled by a write selection control circuit output and connected to a controlled circuit. And a plurality of operating state register circuits for holding the operating state signals.

【0010】[0010]

【作用】外部からの切替え命令に応じて切替え命令レジ
スタ回路が書込み選択制御回路へ出力し、書込み選択制
御回路は、その出力で複数の命令レジスタ回路への書込
み選択及びセレクタ回路の出力選択を制御し、選択され
た出力内容に基づいて被制御回路としての周辺回路を制
御させる。
The switching instruction register circuit outputs to the write selection control circuit in response to a switching instruction from the outside, and the write selection control circuit controls the writing selection to the plurality of instruction register circuits and the output selection of the selector circuit by the output. Then, the peripheral circuit as the controlled circuit is controlled based on the selected output content.

【0011】[0011]

【実施例】次に、本発明の実施例について図1を参照し
て説明する。
EXAMPLE Next, an example of the present invention will be described with reference to FIG.

【0012】図1は、第1実施例の集積回路要部のブロ
ック図である。
FIG. 1 is a block diagram of an essential part of the integrated circuit of the first embodiment.

【0013】本実施例の集積回路10は、周辺回路であ
る被制御回路7と、2つの命令レジスタ回路4及び命令
レジスタ回路5と各命令レジスタ回路の出力を選択する
セレクタ回路6と切替え命令レジスタ回路2とこれらを
制御する書込み選択制御回路3とによって構成されたコ
ントロール回路1とを備えている。
The integrated circuit 10 of this embodiment includes a controlled circuit 7 which is a peripheral circuit, two instruction register circuits 4 and 5, an instruction register circuit 5, a selector circuit 6 for selecting the output of each instruction register circuit, and a switching instruction register. The control circuit 1 includes a circuit 2 and a write selection control circuit 3 that controls them.

【0014】コントロール回路1は、外部から受けた制
御命令を被制御回路7に対して送出する制御回路であ
る。
The control circuit 1 is a control circuit for sending a control command received from the outside to the controlled circuit 7.

【0015】切替え命令レジスタ回路2は、外部から受
けた切替え命令を保持する回路である。
The switching instruction register circuit 2 is a circuit for holding a switching instruction received from the outside.

【0016】書込み選択制御回路3は、切替え命令レジ
スタ回路2の示す命令レジスタ回路に対して書込み動作
を行う制御回路である。
The write selection control circuit 3 is a control circuit for performing a write operation to the instruction register circuit indicated by the switching instruction register circuit 2.

【0017】命令レジスタ回路4は、被制御回路7に対
する命令を保持する1つ目のレジスタ回路である。
The instruction register circuit 4 is a first register circuit that holds an instruction for the controlled circuit 7.

【0018】命令レジスタ回路5は、被制御回路7に対
する命令を保持する2つ目のレジスタ回路である。
The instruction register circuit 5 is a second register circuit that holds an instruction for the controlled circuit 7.

【0019】セレクタ回路6は、命令レジスタ回路4あ
るいは命令レジスタ回路5のいずれかの出力を選択し、
被制御回路7に対して送出する選択回路である。
The selector circuit 6 selects the output of either the instruction register circuit 4 or the instruction register circuit 5,
It is a selection circuit for sending to the controlled circuit 7.

【0020】被制御回路7は、コントロール回路1によ
って制御され、本集積回路10内にある周辺回路であ
る。
The controlled circuit 7 is a peripheral circuit which is controlled by the control circuit 1 and is in the integrated circuit 10.

【0021】本発明の特徴は、図1において複数の命令
レジスタ回路とセレクタ回路を切替え命令レジスタ回路
及び書込み選択制御回路で制御することによって、複数
の命令を瞬時に切替える動作を行わせる制御機能をコン
トロール回路1に持たせたことにある。
The feature of the present invention resides in that a control function for instantaneously switching a plurality of instructions by controlling a plurality of instruction register circuits and a selector circuit in FIG. 1 by a switching instruction register circuit and a write selection control circuit is provided. It is in the control circuit 1.

【0022】まず、本集積回路10は、マイクロコンピ
ュータ装置(以下、MPUと略す)に接続され、初期状
態として命令レジスタ4が選択されているとする。
First, it is assumed that the present integrated circuit 10 is connected to a microcomputer device (hereinafter abbreviated as MPU) and the instruction register 4 is selected as an initial state.

【0023】まず通常の命令の書込み動作について説明
する。
First, a normal instruction writing operation will be described.

【0024】MPUは、集積回路10に対して動作状態
を決定するために、動作命令を書込みデータ信号102
に送出するとともに、書込み制御信号101を変化させ
る。
The MPU writes an operation command to the integrated circuit 10 in order to determine the operation state, and then writes the operation data.
And the write control signal 101 is changed.

【0025】書込み選択制御回路3は、初期状態によっ
て選択されている命令レジスタ回路4の書込み信号31
を変化させ、書込みデータ信号102の動作命令を命令
レジスタ回路4に書込んで保持させる。
The write selection control circuit 3 writes the write signal 31 of the instruction register circuit 4 selected in the initial state.
Is changed and the operation command of the write data signal 102 is written and held in the instruction register circuit 4.

【0026】命令レジスタ回路4に保持された動作命令
は、命令出力信号41としてセレクタ回路6に入力され
る。
The operation command held in the command register circuit 4 is input to the selector circuit 6 as a command output signal 41.

【0027】セレクタ回路6は、書込み選択制御回路3
の出力する選択信号33にしたがって命令出力信号41
を命令出力信号61として被制御回路7に対して送出す
る。
The selector circuit 6 is a write selection control circuit 3
Command output signal 41 according to selection signal 33 output by
Is sent to the controlled circuit 7 as a command output signal 61.

【0028】被制御回路7は、命令出力信号61を受け
るとその命令にしたがって内部の動作を変化させる。
Upon receiving the command output signal 61, the controlled circuit 7 changes its internal operation according to the command.

【0029】このように通常の状態で書込まれる動作命
令は、命令レジスタ回路4に保持されるため、被制御回
路7は、その命令にしたがった動作を行うことになる。
Since the operation instruction written in the normal state is held in the instruction register circuit 4, the controlled circuit 7 performs the operation according to the instruction.

【0030】次に、MPUが複数のソフトウェアを時分
割で動作させているときに本集積回路10を使用する場
合の動作について説明する。
Next, the operation when the present integrated circuit 10 is used when the MPU is operating a plurality of software in a time division manner will be described.

【0031】MPUは、ソフトウェアを切替える際に切
替わったソフトウェアにおいて本集積回路10を使用す
るために、集積回路に対する命令の切替えを行う必要が
ある。
When the software is switched, the MPU needs to switch the instruction to the integrated circuit in order to use the integrated circuit 10 in the switched software.

【0032】まず、MPUは、切替え命令レジスタ回路
2に対して命令レジスタ回路の切替え命令データを書込
みデータ信号102に送出するとともに、書込み制御信
号101を変化させる。
First, the MPU sends the switching command data of the command register circuit to the switching command register circuit 2 as the write data signal 102 and changes the write control signal 101.

【0033】切替え命令レジスタ回路2は、切替え命令
データを保持し、切替え命令信号21として書込み選択
制御回路3に対して送出する。
The switching instruction register circuit 2 holds the switching instruction data and sends it as the switching instruction signal 21 to the write selection control circuit 3.

【0034】書込み選択制御回路3は、切替え命令信号
21を受取り、その命令が命令レジスタ回路5に対する
ものであることを認識し、選択信号33を命令レジスタ
回路5から出力を受取るように設定する。
The write selection control circuit 3 receives the switching instruction signal 21, recognizes that the instruction is for the instruction register circuit 5, and sets the selection signal 33 to receive the output from the instruction register circuit 5.

【0035】また、MPUは、集積回路10に対して動
作状態を決定するために、動作命令を書込みデータ信号
102に送出するとともに、書込み制御信号101を変
化させる。書込み選択制御回路3は、切替え命令レジス
タ回路2に書込まれたデータによって選択されている命
令レジスタ回路5の書込み信号32を変化させ、書込み
データ信号102の動作命令を命令レジスタ回路5に保
持させる。
Further, the MPU sends an operation command to the write data signal 102 and changes the write control signal 101 in order to determine the operation state to the integrated circuit 10. The write selection control circuit 3 changes the write signal 32 of the instruction register circuit 5 selected by the data written in the switching instruction register circuit 2, and causes the instruction register circuit 5 to hold the operation instruction of the write data signal 102. ..

【0036】命令レジスタ回路5に保持された動作命令
は、命令出力信号51としてセレクタ回路6に入力され
る。
The operation command held in the command register circuit 5 is input to the selector circuit 6 as a command output signal 51.

【0037】セレクタ回路6は、書込み選択制御回路3
の出力する選択信号33にしたがって命令出力信号51
を命令出力信号61として被制御回路7に対して送出す
る。
The selector circuit 6 is a write selection control circuit 3
Command output signal 51 according to selection signal 33 output by
Is sent to the controlled circuit 7 as a command output signal 61.

【0038】被制御回路7は、命令出力信号61を受取
るとその動作命令にしたがって内部の動作を変化させ
る。
Upon receiving the command output signal 61, the controlled circuit 7 changes its internal operation according to the operation command.

【0039】このようにソフトウェアが切替わった状態
で書込まれる動作命令は、命令レジスタ回路5に保持さ
れるため、被制御回路7は、その命令にしたがった動作
を行うことになる。
Since the operation instruction written in the state where the software is switched in this way is held in the instruction register circuit 5, the controlled circuit 7 performs the operation according to the instruction.

【0040】次に、MPUは切替えたソフトウェアの実
行が終了すると、再び元のソフトウェアに制御を返すた
めに本集積回路10の動作を切替え前の状態に戻す場合
の動作について説明する。
Next, the operation of the MPU for returning the operation of the integrated circuit 10 to the state before the switching in order to return the control to the original software again after the execution of the switched software is completed will be described.

【0041】MPUは、切替え命令レジスタ回路2に対
して命令レジスタ回路の切替え命令データを書込みデー
タ信号102に送出するとともに、書込み制御信号10
1を変化させる。
The MPU sends the switching command data of the command register circuit to the switching command register circuit 2 as the write data signal 102, and at the same time, the write control signal 10
Change 1

【0042】切替え命令レジスタ回路2は、切替え命令
データを保持し、切替え命令信号21として書込み選択
制御回路3に対して送出する。
The switching command register circuit 2 holds the switching command data and sends it as the switching command signal 21 to the write selection control circuit 3.

【0043】書込み選択制御回路3は、切替え命令信号
21を受取り、その命令が命令レジスタ回路4に対する
ものであることを認識し、選択信号33を命令レジスタ
回路4からの出力を受取るように設定する。これによっ
て、命令レジスタ4が選択されている初期状態に戻るこ
とになる。
The write selection control circuit 3 receives the switching instruction signal 21, recognizes that the instruction is for the instruction register circuit 4, and sets the selection signal 33 to receive the output from the instruction register circuit 4. .. As a result, the instruction register 4 returns to the selected initial state.

【0044】この動作以降は、切替え命令レジスタ回路
2に対して切替え命令を書込むことで動作状態を切替え
ることができる。
After this operation, the operating state can be switched by writing a switching command to the switching command register circuit 2.

【0045】図2は、第2実施例の集積回路要部ブロッ
ク図である。
FIG. 2 is a block diagram of essential parts of an integrated circuit of the second embodiment.

【0046】本実施例の集積回路10は、被制御回路7
と、複数の命令レジスタ回路4から命令レジスタ回路9
と各命令レジスタ回路の出力を選択するセレクタ回路6
と切替え命令レジスタ回路2とアップダウンカウンタ回
路8とこれらを制御する書込み選択制御回路3とによっ
て構成されたコントロール回路1とを備えている。
The integrated circuit 10 of the present embodiment includes the controlled circuit 7
And a plurality of instruction register circuits 4 to 9
And a selector circuit 6 for selecting the output of each instruction register circuit
And a switching instruction register circuit 2, an up / down counter circuit 8 and a control circuit 1 composed of a write selection control circuit 3 for controlling them.

【0047】本発明の特徴は、図2において複数の命令
レジスタ回路とセレクタ回路とを切替え命令レジスタ回
路、アップダウンカウンタ回路及び書込み選択制御回路
で制御することによって、複数の命令を瞬時に切替える
動作を行わせる制御機能をコントロール回路に持たせた
ことにある。
A feature of the present invention is that an operation of instantly switching a plurality of instructions by controlling a plurality of instruction register circuits and a selector circuit in FIG. 2 by a switching instruction register circuit, an up / down counter circuit and a write selection control circuit. This is because the control circuit has a control function for performing.

【0048】まず、初期状態としてアップダウンカウン
タ回路8は、カウンタ出力81として0の値を示してお
り、このとき命令レジスタは、命令レジスタ回路4が選
択されている。
First, in the initial state, the up / down counter circuit 8 shows a value of 0 as the counter output 81. At this time, the instruction register circuit 4 is selected as the instruction register.

【0049】また、アップダウンカウンタ回路8のカウ
ンタ出力81が1,2,3…,N−1と増加すると、書
込み選択制御回路3によって、それに対応した命令レジ
スタ回路5,…,命令レジスタ回路9が選択される。
When the counter output 81 of the up / down counter circuit 8 increases to 1, 2, 3, ..., N-1, the write selection control circuit 3 causes the corresponding instruction register circuits 5 ,. Is selected.

【0050】MPUは、ソフトウェアを切替えたり、割
り込み処理を行うときには、PUSH命令を本集積回路
10に対して発行し、処理を元に戻すときにPOP命令
を発行する。
The MPU issues a PUSH instruction to the integrated circuit 10 when switching software or performing interrupt processing, and issues a POP instruction when returning the processing.

【0051】本集積回路10は、切替え命令とPUSH
命令及びPOP命令を認識し、PUSH命令はアップダ
ウンカウンタ回路8を+1し、POP命令アップダウン
カウンタ回路8を−1する。
The integrated circuit 10 includes a switching instruction and PUSH.
The PUSH instruction increments the up / down counter circuit 8 by +1 and the POP instruction up / down counter circuit 8 by -1 by recognizing the instruction and the POP instruction.

【0052】これらの命令の発行によって命令レジスタ
回路の待避及び命令レジスタ回路の復帰を行い、被制御
回路7の動作状態を制御できることは、図1の実施例に
ついての動作と同様であるので、省略する。
The fact that the instruction register circuit is saved and the instruction register circuit is restored by issuing these instructions to control the operating state of the controlled circuit 7 is similar to the operation of the embodiment of FIG. To do.

【0053】図3は、第3実施例の集積回路要部ブロッ
ク図である。
FIG. 3 is a block diagram of essential parts of an integrated circuit of the third embodiment.

【0054】本実施例の集積回路10は、被制御回路7
と、複数の命令レジスタ回路4から命令レジスタ回路9
と各命令レジスタ回路の出力を選択するセレクタ回路6
と切替え命令レジスタ回路2とアップダウンカウンタ回
路8と動作状態レジスタ回路11及び動作状態レジスタ
回路16とこれらを制御する書込み選択制御回路3とに
よって構成されたコントロール回路1とを備えている。
The integrated circuit 10 of the present embodiment includes the controlled circuit 7
And a plurality of instruction register circuits 4 to 9
And a selector circuit 6 for selecting the output of each instruction register circuit
And a switching instruction register circuit 2, an up / down counter circuit 8, an operation state register circuit 11 and an operation state register circuit 16, and a control circuit 1 constituted by a write selection control circuit 3 for controlling them.

【0055】本発明の特徴は、図3において複数の命令
レジスタ回路と動作状態レジスタ回路とセレクタ回路と
を切替え命令レジスタ回路、アップダウンカウンタ回路
及び書込み選択制御回路で制御することによって、複数
の命令及び動作状態を瞬時に切替える動作を行わせる制
御機能をコントロール回路に持たせたことにある。
A feature of the present invention is that a plurality of instruction register circuits, an operation state register circuit, and a selector circuit in FIG. Also, the control circuit has a control function for performing an operation of instantaneously switching the operating state.

【0056】まず、初期状態としてアップダウンカウン
タ回路8は、カウンタ出力81として0の値を示してお
り、このとき命令レジスタは、命令レジスタ回路2が選
択されている。
First, in the initial state, the up / down counter circuit 8 shows a value of 0 as the counter output 81, and the instruction register circuit 2 is selected as the instruction register at this time.

【0057】また、アップダウンカウンタ回路8のカウ
ンタ出力81が1,2,3…,N−1と増加すると、書
込み選択制御回路3によって、それに対応した命令レジ
スタ回路5,…,命令レジスタ回路9が選択される。
When the counter output 81 of the up / down counter circuit 8 increases to 1, 2, 3, ..., N-1, the write selection control circuit 3 causes the corresponding instruction register circuits 5 ,. Is selected.

【0058】MPUは、ソフトウェアを切替えたり、割
り込み処理を行うときには、PUSH命令を本集積回路
10に対して発行し、処理を元に戻すときにPOP命令
を発行する。
The MPU issues a PUSH instruction to the integrated circuit 10 when switching software or performing interrupt processing, and issues a POP instruction when returning the processing.

【0059】本集積回路10は、切替え命令とPUSH
命令及びPOP命令を認識する。まず、PUSH命令は
現在の被制御回路7の動作状態信号71をアップダウン
カンタ回路で選択されている動作状態レジスタ回路に待
避させ、アップダウンカウンタ回路8を+1する。ま
た、POP命令はアップダウンカウンタ回路8を−1
し、アップダウンカウンタ回路で選択されている動作状
態レジスタ回路に保存されている動作状態信号71を被
制御回路7に戻し、アップダウンカウンタ回路で選択さ
れている命令レジスタ回路に設定されている命令を被制
御回路7に対して送出する。
The integrated circuit 10 includes a switching instruction and PUSH.
Recognize commands and POP commands. First, the PUSH instruction saves the current operating state signal 71 of the controlled circuit 7 to the operating state register circuit selected by the up / down counter circuit, and increments the up / down counter circuit 8 by 1. Further, the POP instruction causes the up / down counter circuit 8 to be -1.
Then, the operation state signal 71 stored in the operation state register circuit selected by the up / down counter circuit is returned to the controlled circuit 7, and the instruction set in the instruction register circuit selected by the up / down counter circuit is set. Is sent to the controlled circuit 7.

【0060】これらの命令を備えることで、MPUは被
制御回路7の動作状態や現在設定されている命令を読出
すことなく新たな動作命令を書込んで現在の動作状態と
異なる動作を実行させ、その後新たな動作命令の書込み
や動作状態の書込みを行うことなく以前の動作状態に戻
すことができる。
By providing these instructions, the MPU writes a new operation instruction without reading the operation state of the controlled circuit 7 or the instruction currently set, and executes an operation different from the current operation state. After that, it is possible to return to the previous operation state without writing a new operation command or an operation state.

【0061】このように動作状態レジスタ回路11から
動作状態レジスタ回路16を設けることで、被制御回路
7の内部の動作状態を忠実に復帰する動作を行うことが
できる。
By providing the operation state register circuit 11 to the operation state register circuit 16 in this manner, an operation for faithfully returning the operation state inside the controlled circuit 7 can be performed.

【0062】[0062]

【発明の効果】本発明の集積回路は、一定時間毎にソフ
トウェアを切替える時分割動作を行うシステムや割り込
み処理を行うシステムにおいて周辺回路の共有を行うた
めに、現在の動作状態や内部状態を周辺回路内部から読
出して待避する作業を行う必要がなく、MPUからの切
替え命令を受取り、それに応じた命令レジスタを選択す
ることで、複数の動作状態を容易に切替えることが可能
となるため、MPUの処理能力を低下させることなくソ
フトウェアの切替えあるいは割り込み処理等を行うこと
ができる効果がある。
According to the integrated circuit of the present invention, in order to share a peripheral circuit in a system that performs a time-divisional operation in which software is switched at regular intervals or a system that performs interrupt processing, the current operating state and internal state are peripherally shared. There is no need to read the data from the inside of the circuit and save the work. By receiving the switching instruction from the MPU and selecting the instruction register according to it, it is possible to easily switch between multiple operating states. There is an effect that software switching or interrupt processing can be performed without reducing the processing capacity.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施回路例のブロック図であ
る。
FIG. 1 is a block diagram of a first embodiment circuit example of the present invention.

【図2】本発明の第2の実施回路例のブロック図であ
る。
FIG. 2 is a block diagram of a second embodiment circuit example of the present invention.

【図3】本発明の第3の実施回路例のブロック図であ
る。
FIG. 3 is a block diagram of a third embodiment circuit example of the present invention.

【符号の説明】[Explanation of symbols]

1 コントロール回路 2 切替え命令レジスタ回路 3 書込み選択制御回路 4 命令レジスタ回路 5 命令レジスタ回路 6 セレクタ回路 7 被制御回路 8 アップダウンカウンダ回路 9 命令レジスタ回路 10 集積回路 11 動作状態レジスタ回路 12 動作状態レジスタ回路 16 動作状態レジスタ回路 101 書込み制御信号 102 書込みデータ信号 21 切替え命令信号 31 書込み信号 32 書込み信号 33 選択信号 39 書込み信号 41 命令出力信号 51 命令出力信号 61 命令出力信号 71 動作状態信号 81 カウンタ出力 91 命令出力信号 1 control circuit 2 switching instruction register circuit 3 write selection control circuit 4 instruction register circuit 5 instruction register circuit 6 selector circuit 7 controlled circuit 8 up-down counter circuit 9 instruction register circuit 10 integrated circuit 11 operating state register circuit 12 operating state register circuit 16 operation state register circuit 101 write control signal 102 write data signal 21 switching instruction signal 31 write signal 32 write signal 33 selection signal 39 write signal 41 instruction output signal 51 instruction output signal 61 instruction output signal 71 operating state signal 81 counter output 91 instruction Output signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 命令を受けて内部の動作状態が変化する
被制御回路と、外部からの制御命令を受けて前記被制御
回路に対して出力するコントロール回路とより形成され
る集積回路において、前記コントロール回路が、 外部からの動作命令を保持する複数の命令レジスタ回路
と、 該命令レジスタ回路の出力を前記被制御回路へ送出する
セレクタ回路と、 前記複数の命令レジスタ回路への書込み選択及び前記セ
レクタ回路の出力選択を制御する書込み選択制御回路
と、 外部からの切替え命令に応じて前記書込み選択制御回路
へ出力する切替え命令レジスタ回路と、から構成される
集積回路。
1. An integrated circuit formed by a controlled circuit, the internal operating state of which changes in response to a command, and a control circuit, which receives a control command from the outside and outputs it to the controlled circuit, A control circuit holds a plurality of instruction register circuits for holding operation instructions from the outside, a selector circuit for sending the output of the instruction register circuits to the controlled circuit, and a write selection for the plurality of instruction register circuits and the selector. An integrated circuit comprising a write selection control circuit for controlling output selection of the circuit, and a switching instruction register circuit for outputting to the write selection control circuit in response to an external switching instruction.
【請求項2】 前記コントロール回路が、 命令レジスタ回路に接続され書込み選択制御回路に出力
するアップダウンカウンタ回路を具有する請求項1記載
の集積回路。
2. The integrated circuit according to claim 1, wherein the control circuit includes an up-down counter circuit connected to an instruction register circuit and outputting to a write selection control circuit.
【請求項3】 前記コントロール回路が、 書込み選択制御回路出力によって制御され、被制御回路
に接続されてその動作状態信号を保持する複数の動作状
態レジスタ回路を具有する請求項2記載の集積回路。
3. The integrated circuit according to claim 2, wherein the control circuit comprises a plurality of operation state register circuits which are controlled by the output of the write selection control circuit and which are connected to the controlled circuit and hold the operation state signals thereof.
JP32580791A 1991-12-10 1991-12-10 Integrated circuit Pending JPH05158718A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32580791A JPH05158718A (en) 1991-12-10 1991-12-10 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32580791A JPH05158718A (en) 1991-12-10 1991-12-10 Integrated circuit

Publications (1)

Publication Number Publication Date
JPH05158718A true JPH05158718A (en) 1993-06-25

Family

ID=18180823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32580791A Pending JPH05158718A (en) 1991-12-10 1991-12-10 Integrated circuit

Country Status (1)

Country Link
JP (1) JPH05158718A (en)

Similar Documents

Publication Publication Date Title
JPH08329001A (en) Bus interface device
JP2882426B2 (en) Address generator
JPH05158718A (en) Integrated circuit
JPH11306074A (en) Information processor
JPH04373002A (en) Programmable controller
JP2867480B2 (en) Memory switching circuit
JPH05101008A (en) One-chip microcomputer
JP2606248B2 (en) Disk controller
JPH01266651A (en) Semiconductor memory device
JPH0667769A (en) Single chip microcomputer
JPH03260728A (en) Register data writing system
JPH11306073A (en) Information processor
JPH0736819A (en) Dma data transfer device
JPH01236345A (en) Single-chip microcomputer
JPH01287767A (en) Control circuit for ram
JPS60142768A (en) Data transfer device
JPH03257560A (en) Input/output interface selection system
JPH07281917A (en) Cpu switchin circuit
JPH04287421A (en) Start circuit for a/d converter or d/a converter
JPH05197451A (en) Information processor
JPH06231102A (en) High speed control device based upon learning
JPH04230513A (en) Data storage device
JPH0855477A (en) Memory device
JPH03113649A (en) Write data transfer device
JPH0316084A (en) Control circuit for random access memory