JPH05153174A - デジタル変調された信号の復調、同期方法 - Google Patents

デジタル変調された信号の復調、同期方法

Info

Publication number
JPH05153174A
JPH05153174A JP12849392A JP12849392A JPH05153174A JP H05153174 A JPH05153174 A JP H05153174A JP 12849392 A JP12849392 A JP 12849392A JP 12849392 A JP12849392 A JP 12849392A JP H05153174 A JPH05153174 A JP H05153174A
Authority
JP
Japan
Prior art keywords
symbol
signal
clock
pattern
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12849392A
Other languages
English (en)
Inventor
Hans-Peter Ketterling
ケツターリング ハンス−ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH05153174A publication Critical patent/JPH05153174A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 コンピュータコストを低減し、伝送チャネル
にノイズのある場合にも広い限界内で信頼性を以て確実
に動作するデジタル変調信号における復調及び同期化方
法を実現することが本発明の目的である。 【構成】 復調さるべき信号から、制限及び直線的FM
の後、振幅の点でシンボルクロックと整数比の関係にあ
る時間パターンにて量子化されたベースバンド信号が生
成される。シンボルの形成のためパターンの形の夫々複
数のデジタル化信号振幅が用いられこれら信号振幅は受
信信号中で固定的時間パターンにて時間的に順次選ばれ
中間記憶されたものである。上記シンボルは少なくとも
間接的にメモリ中に固定的に記憶された複数の信号パタ
ーンと比較され、所定の精度内でいずれか1つの記憶さ
れた信号パターンと一致する際当該信号パターン又はこ
れに対応づけられた情報および/又は同期化パルスが時
間配列パターンの生成のため出力される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は請求項1の上位概念にて
特定された形式の方法に関する。
【0002】
【従来の技術】殊にデジタル移動無線伝送方式に対して
一連の複雑且技術コストの高い復調−及び同期化方式が
開発されている。それ自体相当複雑な動作をする方式で
は信号は復調ないし同期化のため離散的(個別)限界値
を用いて処理される。ノイズは直接的に復調結果に影響
を及ぼし、冗長性を増大させる複雑な技術コストの高い
伝送方式によってしか低減され得ない。それらの方式に
は常に所定の情報チャネルを介して伝送可能なデータの
損失が伴なう。
【0003】
【発明の目的】本発明の目的ないし課題とするところ
は、コンピュータコストを低減し、伝送チャネルにノイ
ズがある場合にも広い限界内で信頼性を以て確実に動作
する解決手段、技術手段を提供することにある。
【0004】
【発明の構成】上記課題は請求項1の特徴事項を成す構
成要件により解決される。
【0005】本発明によれば、モノリシックに集積化可
能なデジタル動作する方法として実現され、これによっ
ては複雑且技術コストの高い高能力コンピュータとか広
汎なソフトウェアを必要とせず又は同期化及び復調の同
時の実施を可能にする当該方法が実現されるという利点
が得られる。
【0006】本発明の復調及び同期化方法の基本技術思
想は受信された信号のパターン及びこれにより導出され
る意味(重み)ないし有意性の識別(認識)並びに同期
パルスの形成に基づいており、その際その同期パルスは
回路全体に対する基準クロックを供給する発振器の追従
制御のために用いられるものである。
【0007】その際後続する信号処理の基礎事項はハー
ドな制限及び直線的なFM復調の後得られるベースバン
ド信号の振幅量子化であり、その際その振幅量子化はシ
ンボルクロックと整数比の関係にある規則的な時間間隔
をおいて行なわれる。
【0008】本発明の方法は特に、一定の振幅を以ての
2段及び多段の角度変調方式に関連付けて有利に適用可
能である。その場合、当該方法は旧来の意味ではコヒー
レントではない。その代わりに比較的ハードな制限が適
用され得、それにより、自動的利得(増幅度)制御(A
GC)が必要でなく、周波数−及び位相誤りに対しての
著しい影響受難さが達成される。
【0009】ここで、殊に、CPM−方式、例えば、C
P−BFSK(2RC)及びCP−4FSK(2RC)
は重要である。パーシャル−レスポンス方式の場合にお
ける適用も同様に可能であり、例えばCP−BFSK
(4RC)の形態で可能である。基本的技術的手法は常
に同じであり、従って、例えばCP−BFSK(2R
C)−変調の例について一層詳細に考察するものとす
る。
【0010】シンボルクロックfsの同期化信号はシン
ボル側縁から導出されるのが最も好ましい。
【0011】
【数1】
【0012】に対しては、但し、
【0013】
【数2】
【0014】側縁中央が設定されており、その際、Ts
はシンボル持続時間である。側縁中央に対するサンプリ
ングクロックはPLL回路を用いて取出され、このPL
L回路はサンプリングパルス列を、vcxoから得られ
た列と比較し、この列に追従制御させる。それにより、
長時間平均値 fvcxo=fs が生ぜしめられ、そして保持される。当該PLL回路は
基準パルスを取出すためのゲート回路を有し、上記の基
準パルスの取出しは次のような場合、行なわれる、即
ち、情報の変化が生じない場合、つまり1−1及び0−
0の状態変化の際、側縁パルスが生ぜしめられない場合
行なわれる。それにより、0−1及び1−0の状態変化
のみが復調の結果に影響を及ぼすようになる。
【0015】位相の跳躍的変化(ジャンプ)は、デジタ
ル補助ループ(これは極めて簡単にカウンタとして実現
され得る)によって補償され得る。予期されたパルスが
複数回予期窓内に入らない場合、拡大された予期窓のも
とで上記補助ループを用いて1つ又は複数ステップで新
たな位置関係の迅速な状態変化が行なわれ得る。窓の大
きさ及び補正ステップ幅の設定状態は臨界的であって、
場合により実験的に求められ得る。できる限りわずかな
S/N比のもとで同期化を達成することが狙いである。
【0016】当該復調はパターン認識を用いてのデジタ
ル信号の復調方法と異なって行なわれる。
【0017】できるだけわずかなS/N比のもとでなお
復調し得るため、予期(予測)されるパターン(特性)
カーブのうちの1つに最も近い信号カーブ部分が受信さ
れたものと仮定される。偏差の大きさは品質判定尺度と
して用いられ得、更に、伝送路上のノイズに基づく不規
則性の状態が特に特徴的に表示され得る。両者は、或種
の誤り識別コードの使用の際のノイズのある信号の所期
のデコーディングに寄与する。
【0018】有利な実施形態によれば相応にシンボルク
ロックに従ってサンプリングされるパターンはシンボル
長さTsに亙ってシンボル中央に対してのセンタリング
の場合に対して記録され、記憶されたパターンカーブと
比較される。所期のパターンは例えば受信されたパター
ンに対する差の2乗の最小和を有するパターンである。
但し、就中、比較的高度の変調形式の場合、又は1つよ
り多くのシンボル持続時間に亙ってのサンプリングの
際、多数の比較が必要であり、さらにそれにより比較的
高い伝送レートの場合、高速のハードウェアが前提とさ
れる。
【0019】本発明の他の有利な実施形態は次のような
手法を利用する、即ち時間経過から次のような標識ない
しシグナリング符号が外挿される、即ちそこからシンボ
ル内容を計算し得る標識ないしシグナリング符号が外挿
されるという手法を利用する。その種方法は部分的に計
算操作、コストを要し、複雑かつ大規模なアルゴリズム
に基づいており、このアルゴリズムの実行は比較的に高
い伝送速度のもとで能率的なハードウェアを前提とし、
そのようなハードウェアは相当高価なものである。
【0020】特に有利であると判明したさらに別の手法
は復調のためメモリを利用する。その場合、受信された
信号の幾つかのデジタル化された振幅値は直接所属の結
果が記憶されているメモリに対するアドレスとして用い
られ、その際その所属の結果は当初準対称(平衡)的考
察により、ないし適当なアルゴリズムにより得られたも
のであり、その際自己学習的なシステムが適する。適当
なアドレス配置によってはメモリ内容が直接的にパター
ンに対応づけられる。
【0021】次に、複数の図を用いて本発明の実施例を
詳述する。
【0022】
【実施例】図1に示す評価回路ベースバンド信号用の入
力端子1を有する。この入力端子1にはLPF2が接続
されており、このLPF2によっては、そこで、急峻な
側縁特性によりノイズのある高周波成分が除かれる。L
PF2の出力側にはA/D変換器3の入力側が接続され
ている。このA/D変換器は例えば4bit幅のベース
バンド信号を量子化する。当該デジタル化は有利に8又
は16重(倍)のシンボルクロックで行なわれ、換言す
れば、各“シンボル”は等間隔の時間間隔で8回ないし
16回サンプリングされ、従って、8ないし16の4ビ
ット−デジタル該に変換される。このクロックはクロッ
ク発生器4により発生される。この発生器4の出力信号
は第1の語シフトレジスタ5のクロック入力側にも達
し、上記第1語シフトレジスタ5はそれのデータ入力側
にてA/D変換器のデジタル出力信号の供給を受ける。
上記語シフトレジスタ5によっては後置接続の第1のR
OMメモリ6(読出専用メモリ)のアドレッシングのた
め各4ビットずつのそれぞれ9つの該が形成される。粗
復調及び同期化のための相応の“パターン−I−方式”
の信号経過が図2に示してある。
【0023】クロック発生器4のクロック信号は次のよ
うな大きさのクロックレートを有する、即ち、デジタル
処理の際の信号の同期化系列が、十分精細な配列パター
ンを有するような大きさのクロックレートをを有する。
例えば十分精確な同期化のためそのつど第16番目ごと
のシンボルクロックが選択される場合、第1の該シフト
レジスタ5は相応し比較的に長く構成されねばならな
い。但し、シンボル始端、シンボル中央、シンボル終端
が必要とされるだけであるので、12ビットの第1RO
Mメモリ6のアドレス空間で十分である。
【0024】32Rbyteの容量を有するROMメモ
リによっては第1ROMメモリ6の出力側にて、各1つ
の同期パルス、障害(ノイズ)通報ビット、信号品質を
表わす3ビット、当該の信号区分(セクション)のその
つどデコーディングされるカーブ部分の情報内容の表示
のための3つのビット−即ち例えば“010”−が得ら
れる。
【0025】第1のROM(パターンROMI)6の出
力側には第2の語シフトレジスタ8が後置接続されてお
り、その際出力線路、即ち、線路(この線路上にデコー
ディングされるカーブ部分の情報内容が現われる)は第
2語シフトレジスタのデータ入力側と接続されている。
第1ROMメモリ6からの読出し及び第2語シフトレジ
スタ8のクロック制御が、2倍のシンボルクロックで、
換言すれば係数4だけ低減されたクロック発生器4のク
ロックで行なわれる。低減されたクロック(例えば2f
symb)は入力側7に加えられる。クロック発生器4のク
ロックと、低減されたクロックに対する入力側7との間
の結合は固定的でなく、入力信号への同期化に依存し、
その場合、当該の同期化とは入力信号のシンボルに対す
る固定位相状態を意味しており、これにより、ひきつづ
いての処理がシンボル同期して行なわれ得る。ROM6
の出力信号としての同期パルス(中央ないし側縁)はP
LL回路15の位相制御回路を介してクロック発生器4
へ達する。
【0026】シンボルの情報内容は第2該シフトレジス
タ8において語列を形成し、この語列は第2シフトレジ
スタ8に後置接続された別のROMメモリ9のアドレッ
シングのために用いられる。
【0027】第2語シフトレジスタ8中に含まれてい
る、例えば5×3ビットの該列は5つの順次連続するカ
ーブエレメントに相応し、2つの順次連続するシンボル
のデコーディングされる情報内容を表わす(相応の信号
関係性が図3に示してある。)。
【0028】第2ROMメモリ9のアドレッシングによ
っては平均値形成がなされ、その際カーブ部分はシンボ
リル化表示して例えば列“FMFMF”を有するとよ
い。その場合”F〃は側縁(“Flanke”)を表わ
し、“M”は中央(“Mite”)を表わす。入力信号
の2つのシンボルの情報内容からの平均値形成はパター
ン−ROM9にて行なわれる。第2ROMメモリ9は図
示の例では215のアドレス空間を有し、デコーディング
された情報及び平均化された品質判定尺度を生じさせ得
る。それにより16KByteのメモリの所要の規模が
生じる。
【0029】第2ROMメモリ9の出力側10には平均
化された情報が得られる。アンドゲート12の第1入力
側10には第2入力側13に現われるシンボルのレート
に相応するクロック信号fSYMBが加わる。アンドゲート
12(それの一方の入力側にはROM9のアドレッシン
グされるメモリ内容の各1ビットが供給される)を用い
てはデコーディングされた情報(これは平均化された
“0”と“1”とから成る)が、出力側17に供給され
る。実際にアドレッシングされるメモリロケーションに
相応し第2ROMメモリ9の出力側14に現われる別の
3ビット語は平均化された品質判定尺度を形成し、この
判定尺度によっては出力側10に現われる信号の依頼性
に対する尺度が与えられる。
【0030】平均値形成の際シンボル中央のみを利用す
れば、第2メモリの規模は著しく減少し、本例では0.
25KByteに減少する。よって第1ROMメモリ6
の入力側7におけるクロック周波も同様に半分に減少す
る、即ち、たんに入力側にてのシンボルの入力供給のレ
ートであるfsによってのみ、クロック制御をしさえす
ればよく、もはや2・fsでクロック制御をする必要は
なく、デコーダ出力側におけるアンドゲート12も同様
に省かれ得る。
【0031】平均値形成を量子化された振幅値で直接的
に行なおうとする場合、当該回路は相応して拡大さるべ
きである。
【0032】本発明による復調−及び同期化方法の使用
の際重要なことは受信されたシンボルのパターンの認識
及びそれより導出された意味(重み付け)並びに、同期
パルスの形成であり、上記同期パルスは殊に発振器4の
追従制御に用いられ、この発振器からは回路全体向けの
基準クロックが送出される。
【0033】その際後続する処理にとって重要であるの
はベースバンド信号の振幅量子化である。その際そのベ
ースバンド信号はバードな制限及び直線的FM復調の後
得られたものであり、上記量子化は規則的時間間隔(こ
れはシンボルクロックと整数比の関係にある)をおいて
行なわれる。当該振幅は有利に8ビット−A/D変換器
3により2のn乗倍シンボルクロックによりサンプリン
グされ、有利にはn=3又は4、つまり、2のn乗=8
ないし16である。
【0034】図2と図3には(既述のように)評価手法
の詳細が概念的に示してある。図2には同期化及び粗復
調用のシンボルに対するサンプリング時点の対応づけが
示してある。同期化の場合におけるサンプリング時点は
シンボル始端、シンボル中央、シンボル終端にて位置し
ている。実線で示す信号はシンボルを形成し、一方、破
線で示す信号側縁は同期化特性に係わる。
【0035】図4にはCP−BPSK(2RC)の場合
における特性関係が示してある。評価さるべきシンボル
Tは時間的かつ振幅的に制限されるハッチングで示す評
価窓18を用いて捕捉され、この評価窓はシンボルの、
時間的に予期されるべき特性経過に相応するパターンを
有する。正又は負の半波19ないし20に相応する特性
経過に対して、上記“窓”の始端と終端にて零点通過部
にて評価領域21,22が設けられている。同様にし
て、評価窓の中央にて正ないし負の最小値の領域に評価
領域23,24が設けられている。さらにほかの評価領
域25〜28が時間的及び振幅的中間領域に設けられて
いる。
【0036】図5にはアドレスに対するパターン対応付
けを示す。実際に構成さるべきシステムの記憶領域に対
する上限として216〜220のアドレス空間が適当なもの
として現われ、ないし、これを越えてはいけない(所要
のメモリをなお経済的に実現し得るには)。
【0037】上記方式、手法が能率的である理由は、最
終的に或種の連想記憶に基くからである。それの実現の
ためにはたんに次のような簡単なハードウェアしか必要
でない、即ち、それの最大作動速度がMHz領域にある
メモリから主として構成される簡単なハードウェアしか
必要でない。一方、重点的に考察される移動無線チャネ
ルを介してのデジタル伝送はたんに数100Kbit/
sの伝送速度に基づく。8倍〜16倍のシンボルクロッ
クが動作速度として必要され、その結果ハードウェアの
速度に対して所定の最低要求が課せられなければならな
い。
【0038】図5に示すように各K個のbit、例えば
k=4を有するシンボル始端、始動中央、シンボル終端
を量子化する場合、23k、ここでは212のアドレス空間
が生じる。その場合、メモリはシンボル意味(重み)、
例えば“010”、障害報知1又は0、(k−1)bi
tを有する品質判定尺度(ここでは3bit)を出力
し、その結果この場合結果該は8ビットを含む(参照、
図5)。よってCP−BFSK(2RC)に対しては3
2KByteのROMで十分であることとなる。装置構
成を18倍のシンボルクロック7でクロック制御し時間
的に等間隔のサンプルを抽出すれば、ビットクロックパ
ルスを取出すこともできる。これらビットクロックパル
スはメモリにて側縁中央にセットされ次のような際現れ
る、即ち、丁度0−1−又は1−0−状態遷移の中央に
達した際、また |S(t+T)−S(t)|≧S0/2 が最大である際現れる。但し状態変化が起らない場合
は、同期化のために有用な側縁が存在せず、従って、側
縁中央パルスも存在しない。要するに、パターンメモリ
は復調のためと、同期クロック形成のために同時に利用
され得る。
【0039】ノイズ除去を改善するため複数シンボル期
間に亙ってのサンプリングも可能である。複数シンボル
期間の場合、5つのサンプリング期間が、有利な値を形
成する。4bitのデータ該でのサンプリングの場合、
20のアドレス空間が生じる。それにより、シンボル列
の比較的長い部分、例えばシンボル“01”又は確率的
に高い隣接シンボル列、例えば“0010”におけるよ
うなものをもデコーディングし得る。そのようなシンボ
ル列を、更に、障害(ノイズ)尺度に基づき得られた信
号ビット並びに信号品質を特徴づけるビットとまとめれ
ば8ビットの信号列が得られる。それ故に、生起する所
要の記憶(メモリ)容量は1MByteである。
【0040】本発明の方法は殊に次のような場合でも有
利に使用され得る、即ち、振幅−及び平均値−正規化の
代わりに、中央位置からの偏差がデコーディングに際し
て考察される場合でも殊に有利に使用され得る。図6に
は振幅誤差、オフセット誤差、信号ひずみ等々の場合に
おけるノイズのあるシンボルの評価に対する幾つかの重
要な例が比較的多く示してある。それにより当該波形は
固定閾値との単純な閾値比較の場合におけるより精確に
評価される。それというのは利用可能な情報全体が一層
良好に活用され得るからである。
【0041】雑音又は障害(ノイズ)による信号への影
響の様子が図7に示してある。その場合、当該信号状態
及びそれの波形から品質判定尺度がどのようにして求め
られ得るかも明示されている。上記品質判定尺度を求め
る場合、有利に、複数シンボルのデコーディングの際の
結果が関与せしめられる。それにより、簡単に、平均的
受信品質についての情報が得られる。
【0042】所定の誤り訂正コードを用いての信号伝送
の場合、夫々の個々のシンボルにおいて得られた判定の
確実性に就いての情報表示が有用であり、残留誤差の後
続の除去に際して用いられ得る。このために、殊に、夫
々の個々のシンボルに対して、最初の評価(重み付け)
の際得られた一時的な(仮りの)又は“高速の”判定尺
度が有用である。
【0043】特別に重要性があるのは当該波形の評価
(重み付け)が、それの位置状態に無関係に行なわれる
ことである。それにより、重畳された低周波ノイズ、可
変のオフセット等々の作用、影響が消失、ないしその度
合の点で低減される。上記作用効果は次のような事項に
基いている、即ち、結局限界値に関連づけて求められた
絶対値でなく、信号差が評価されこの信号差は前述のノ
イズ(障害)により殆ど又は全く損なわれないという事
項に基いている。
【0044】当該平均値形成手法は下記の技術事項を利
用し得る、即ち、1つのシンボルについて、複数の情報
が取得される、例えば、シンボル“1”及び確率的な部
分列“010”が取得されるという技術事項を利用し得
る。図8はどのように評価(重み付け)を行ない得るか
を示す。
【0045】上記手法の有用性が殊に顕著になるのは少
数の部分判定が誤りであり、但し多数が正しい場合であ
る。その場合平均値形成によっては適正な判定の影響が
優勢となり、それにより所定のシンボルを誤って復調す
る確率が低減される。復調されるロジック値の変わりに
直接的に、量子化された信号値を当該平均値形成のため
に用いればさらに一層の改善が可能である(図9に示す
ように)。それというのは、当初存在していた情報のよ
り精確な評価が可能になるからである。さらに、当該列
(シーケンス)を量子化された値として入力、但し、シ
ンボルを正規化された値“1”又は“0”として入力
し、重み付けに作用を及ぼすことも可能である。ここ
で、最適化には実際上の試行(試験)が必要である。同
様のことが複数シンボルに亙ってのサンプリングの場合
にも成立つ。平均値形成はフォールトトレラントであ
り、その結果個別の誤った情報がカバーされ得、但し、
この場合、“1/2”と“1”との間、ないし、“0”
と“1/2”との間の値の場合信号品質を(帰納的に)
推測し得る。その場合“1/2”は当該両ロジック状態
に対応づけられた各振幅値間の該中央をシンボリックに
表わす。
【0046】上記と同じ方式により、平均値形成をメモ
リにより行なわせ得る。その際のアドレス空間は結合さ
れたシンボルの数に、各シンボルごとの量子化ビットの
数を乗じた値となる。上記例では3×4bitであり、
よって、212のアドレス空間となる。その場合シンボル
中央はより一層強く(大きく)重み付けされる。但し、
シンボル及び隣接する側縁を考察し、例えば、側縁01
からシンボルが得られ、隣接するシンボル0−1、1−
0からは該“01110”が得られ、それ故、従って、
考察されるシンボルには意味(重み)“1”が対応づけ
られ得る。この場合においてもロジック意味(重みない
し有意性)の代わりに量子化された振幅を用いることも
できる。
【0047】同期化及び復調が簡単なパターン認識に基
づいて、2つの直列接続されたメモリにより実現され、
集積化された形態で作製される。
【0048】多段変調形式(例えばCP−4FSK(2
RC))への拡大の際比較的高い段の量子化が行なわ
れ、その際パターンメモリのアドレス空間は相応に比較
的に設計される。パーシャル−レスポンス方式ではこれ
まで示した方式に全く類似して複数のシンボルについて
の評価が行なわれる。
【0049】本発明はその実施上、先に述べた有利な実
施例に限られていない。寧ろ、基本的に異なって変形し
た実施例においても図示の手法を使用する複数の変化実
施例が可能である。
【0050】
【発明の効果】本発明によれば、簡単且容易に集積化可
能であって、複雑かつ技術的コストの高いコンピュータ
とか広汎なソフトウェアを必要とせず、伝送チャネルノ
イズがある場合にも信頼性を以て確実に動作し得るデジ
タル変調信号用の復調、同期方法を実現したという効果
が奏される。
【図面の簡単な説明】
【図1】本発明の方法を実施する評価回路のブロック接
続図である。
【図2】粗復調及び同期化パルス生成の際のパターン−
I−比較の説明のための特性図である。
【図3】平均値形成及び誤り識別ないし誤り補正の場合
パターン−II−比較の説明のための概念図である。
【図4】CP−BFSK(2RC)−変調の際の評価の
ための特性関係図である。
【図5】本発明の復調−ないし包絡線方式の有利な発展
形態におけるパターン−とメモリ−内容との間の関係を
示す概念図である。
【図6】ノイズのある及びノイズのない信号の概念図で
ある。
【図7】異なった品質の各種信号の特性(アイパター
ン)図である。
【図8】隣接するシンボルを考慮してのシンボルの信号
内容を求める様子を示す概念図である。
【図9】振幅を方形により評価する手段を用いてシンボ
ルを求める手法を示す概念図である。
【符号の説明】
1 入力端子 2 LPF 3 A/D変換器 4 クロック発生器 5 第1該シフトレジスタ 6 パターン2ROMI(第1ROM) 7 入力側 8 第2該シフトレジスタ

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 復調されるべき信号から、制限の後、及
    び例えば直線的FM復調の後、当該振幅の点で所定時間
    パターンにて量子化されたベースバンド信号を生成し、
    上記時間パターンはシンボルクロックと整数比の関係に
    あるようにし、ここにおいて、パターンの形で夫々複数
    のデジタル化された信号振幅により1つのシンボルを形
    成し、該信号振幅は受信された信号中で時間的に順次選
    択され中間記憶されたパターンの形の複数の信号振幅で
    あるようにし、 上記シンボルを少なくとも間接的にメモリ中に固定的に
    保持された複数の信号パターンと比較し、 所定の精度内での上記の記憶された信号パターンの1つ
    との一致の際当該の1つの信号パターン又はこれに対応
    づけられた情報および/又は同期化パルスを時間配列パ
    ターンの形成のため出力することを特徴とするデジタル
    変調された信号の復調、同期方法。
  2. 【請求項2】 当該振幅を2のn乗倍のシンボルクロッ
    クでサンプリングし、但しnは例えば3又は4であるよ
    うにした請求項1記載の方法。
  3. 【請求項3】 2段又は多段角度変調方式、例えば一定
    の振幅による当該角度変調、ないし包絡線方式に適用さ
    れるようにした請求項1又は2記載の方法。
  4. 【請求項4】 比較的ハードな制限を行なうようにした
    請求項1から3までのうちいずれか1項記載の方法。
  5. 【請求項5】 例えばCPM方式、CPBFSK(2R
    C)又はCP−4FSK(2RC)に適用されるように
    した請求項3又は4記載の方法。
  6. 【請求項6】 上記シンボルクロックの同期化信号が当
    該シンボル(側縁)から導出されるようにした請求項1
    から5までのうちいずれか1項に記載の方法。
  7. 【請求項7】 受信されシンボルクロックにしたがって
    サンプリングされたパターンがシンボル長さに亙ってシ
    ンボル中央に対してセンタリングのため記録され、そし
    て記憶されたパターンカーブと比較され、そして、平均
    して一致度が最大となるパターン特性カーブのシンボル
    中央がセンタリングのために用いられるようにした請求
    項1から6までのうちいずれか1項記載の方法。
  8. 【請求項8】 当該一致度に対する尺度として差の2乗
    の最も小さい和が用いられるようにした請求項7記載の
    方法。
  9. 【請求項9】 当該システムは当該関係性を学習自体に
    よって求めるようにした請求項7記載の方法。
  10. 【請求項10】 上記復調はメモリを用いて行なわれ、
    ここにおいて、受信された信号の幾つかのデジタル化さ
    れた振幅値が、メモリに対するアドレスとして用いら
    れ、上記メモリのメモリロケーションから所属の結果が
    読出可能であるようにした請求項1から9までのうちい
    ずれか1項記載の方法。
  11. 【請求項11】 ノイズ低減のため複数のシンボル期
    間、例えば3つ又は5つのシンボル期間に亙ってサンプ
    リングを行なうようにした請求項1から10までのうち
    いずれか1項に記載の方法。
  12. 【請求項12】 振幅エラー、オフセットエラー又は信
    号ひずみから平均受信品質に対する測定値が導出される
    ようにした請求項1から11までのうちいずれか1項記
    載の方法。
  13. 【請求項13】 上記復調は例えば誤り修整コードを用
    いて多段に行なわれるようにした請求項1から12まで
    のうちいずれか1項記載の方法。
  14. 【請求項14】 そのつど複数の順次連続するシンボル
    に亙って平均値形成の行なわれるようにした請求項1か
    ら13までのうちいずれか1項記載の方法。
  15. 【請求項15】 復調されたロジック値の代わりに直接
    的に上記の平均値形成のため量子化された信号値が用い
    られるようにした請求項13記載の方法。
  16. 【請求項16】 上記平均値形成は、アドレッシング可
    能なメモリを用いて行なわれ、その際アドレス信号は平
    均化さるべきシンボルから形成されるようにした請求項
    13又は14記載の方法。
  17. 【請求項17】 同期化及び復調は2段に2つの順次連
    続するメモリを用いて行なわれるようにした請求項1か
    ら16までのうちいずれか1項記載の方法。
  18. 【請求項18】 シンボルと比較パターンとの間のわず
    かな偏差の際、付加的に、又はその中に含まれている情
    報ないし同期化信号の代わりに、エラーを表わす信号が
    送出されるようにした請求項1から17までのうちいず
    れか1項記載の方法。
JP12849392A 1991-05-22 1992-05-21 デジタル変調された信号の復調、同期方法 Pending JPH05153174A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4116614A DE4116614A1 (de) 1991-05-22 1991-05-22 Verfahren zur demodulation und synchronisation fuer digital modulierte signale
DE4116614.0 1991-05-22

Publications (1)

Publication Number Publication Date
JPH05153174A true JPH05153174A (ja) 1993-06-18

Family

ID=6432126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12849392A Pending JPH05153174A (ja) 1991-05-22 1992-05-21 デジタル変調された信号の復調、同期方法

Country Status (5)

Country Link
US (1) US5333150A (ja)
EP (1) EP0514629B1 (ja)
JP (1) JPH05153174A (ja)
DE (2) DE4116614A1 (ja)
FI (1) FI921894A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685486B1 (fr) * 1991-12-19 1994-07-29 Inst Francais Du Petrole Methode et dispositif pour mesurer les niveaux d'amplitude successifs de signaux recus sur une voie de transmission.
DE4239509A1 (de) * 1992-11-25 1994-05-26 Daimler Benz Ag Verfahren und Empfänger für die terrestrische digitale Rundfunkübertragung
JPH07321862A (ja) * 1994-05-25 1995-12-08 Matsushita Electric Ind Co Ltd ディジタル変調波復調装置
US5666330A (en) * 1994-07-21 1997-09-09 Telecom Solutions, Inc. Disciplined time scale generator for primary reference clocks
DE4431237A1 (de) * 1994-09-02 1996-03-07 Bosch Gmbh Robert Verfahren zur Gewinnung von bitspezifischen Zuverlässigkeitsinformationen
US5590159A (en) * 1995-02-07 1996-12-31 Wandel & Goltermann Technologies, Inc. Digital data sequence pattern filtering
JPH0983588A (ja) * 1995-09-18 1997-03-28 Mitsubishi Electric Corp 復調器及び変復調システム及び復調方法
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
US7068739B1 (en) * 2002-03-29 2006-06-27 Cypress Semiconductor Corp. Method and system for providing a binary demodulator
KR100686410B1 (ko) * 2002-08-01 2007-02-28 삼성전자주식회사 이동 통신 시스템에서 트래픽 채널과 파일럿 채널간전력비 검출 장치 및 방법
CN102148681B (zh) * 2011-05-19 2013-08-07 北京邮电大学 连续相位调制信号实现迭代定时同步的系统与方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1577916A (en) * 1978-01-18 1980-10-29 Ibm Data recognition apparatus
US4378526A (en) * 1980-09-25 1983-03-29 Northern Telecom Limited Pulse code demodulator for frequency shift keyed data
FR2508739B1 (fr) * 1981-06-24 1986-01-03 Labo Electronique Physique Circuit numerique de demodulation d'un signal module en frequence, application de ce circuit a la realisation d'un etage de demodulation du signal de chrominance d'un recepteur de television, et recepteur de television equipe d'un tel etage
FR2549322B1 (fr) * 1983-07-11 1985-10-25 Radiotechnique Procede de mise en forme par echantillonnage d'un signal numerique, et dispositif correspondant
CH669489A5 (ja) * 1986-01-17 1989-03-15 Bbc Brown Boveri & Cie
US5073905A (en) * 1989-08-22 1991-12-17 Cincinnati Electronics Corporation Apparatus for and method of synchronizing a local oscillator to a received digital bit stream

Also Published As

Publication number Publication date
DE59209321D1 (de) 1998-06-18
FI921894A0 (fi) 1992-04-28
DE4116614A1 (de) 1992-11-26
EP0514629A2 (de) 1992-11-25
EP0514629A3 (en) 1993-05-19
US5333150A (en) 1994-07-26
EP0514629B1 (de) 1998-05-13
FI921894A (fi) 1992-11-23

Similar Documents

Publication Publication Date Title
US3761818A (en) Multilevel signal transmission system
US5448571A (en) Method and apparatus for determining byte synchronization within a serial data receiver
US4636859A (en) Didon digital demodulator
US7742547B2 (en) Method and system for reading RFID tags
JPH05153174A (ja) デジタル変調された信号の復調、同期方法
US4688234A (en) Apparatus and method for producing a signal-to-noise ratio figure of merit for digitally encoded-data
JP4760329B2 (ja) 同期ワード検出装置、同期ワード検出方法、プログラム及び記録媒体
GB2336013A (en) Radio selective call receiver
US4224689A (en) Apparatus for smoothing transmission errors
JP4029498B2 (ja) ビタビ検出方法並びにビタビ検出装置
US20060062329A1 (en) Apparatus and method for adaptive digital locking and soft evaluation of data symbols in a wireless digital communication system
US6118831A (en) Data demodulator device
US5163071A (en) Method and arrangement for bit synchronization in a receiver for digital data transmission
JPH10145442A (ja) 無線選択呼出受信システムおよび無線選択呼出受信方法
JP3006089B2 (ja) 相関技術によって信号受信時間を決定する方法
US6292655B1 (en) Selective calling radio-receiver and method of receiving selective calling radio signal
JP4131050B2 (ja) データ伝送方法
JPH104436A (ja) クロック再生回路
US7095807B2 (en) Method for decoding biphase signals
KR100297788B1 (ko) 데이터 복조장치
US7292655B2 (en) Apparatus and method and decoding biphase signals
JP3102211B2 (ja) データ受信装置
JPS648942B2 (ja)
US5623517A (en) Transmission system with improved decoding of a block code
JP3458782B2 (ja) Duty補正回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020710