JPH05152271A - 半導体または半絶縁性ボデイのエツチング表面の処理方法、このような方法によつて得られる集積回路、及びこのような方法を実施するためのアノード酸化装置 - Google Patents

半導体または半絶縁性ボデイのエツチング表面の処理方法、このような方法によつて得られる集積回路、及びこのような方法を実施するためのアノード酸化装置

Info

Publication number
JPH05152271A
JPH05152271A JP4131743A JP13174392A JPH05152271A JP H05152271 A JPH05152271 A JP H05152271A JP 4131743 A JP4131743 A JP 4131743A JP 13174392 A JP13174392 A JP 13174392A JP H05152271 A JPH05152271 A JP H05152271A
Authority
JP
Japan
Prior art keywords
current
treated
voltage
anode
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4131743A
Other languages
English (en)
Inventor
Alice Izrael
アリス・イズラエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRE NAT ETD TELECOMM
Orange SA
France Telecom R&D SA
Original Assignee
CENTRE NAT ETD TELECOMM
France Telecom SA
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRE NAT ETD TELECOMM, France Telecom SA, Centre National dEtudes des Telecommunications CNET filed Critical CENTRE NAT ETD TELECOMM
Publication of JPH05152271A publication Critical patent/JPH05152271A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/32Anodisation of semiconducting materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 半導体または半絶縁性ボディのエッチング表
面の処理方法、このような方法によって得られる集積回
路、及びこのような方法を実施するためのアノード酸化
装置 【構成】 本発明は、半導体または半絶縁性ボディのエ
ッチング表面の処理方法に関する。本発明はまた、かか
る方法によって得られた集積回路、及びかかる方法を実
施するためのアノード酸化装置に関する。本発明は、
(1μを下回る寸法の)超微細な細部構造を有する集積
回路の製造の分野で、特に電気光学デバイスを製造する
ために使用される。本発明の特徴は、表面の制御された
厚みをクリーニングして特にエピタキシャル成長を改良
するために、制御された電流及び電圧を用いてアノード
酸化を行なわせることである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、エッチング表面の処理
方法に関する。本発明はまた、このような方法によって
得られた集積回路、及びこのような方法を実施するため
のアノード酸化装置に関する。本発明は、(1μを下回
る寸法の)超微細な細部構造を有する集積回路の製造の
分野で、特に電気光学デバイスを製造するために使用さ
れる。
【0002】
【従来の技術】仕切枠または仕切壁によって分離された
溝から成る回路設計図を、絶縁性または導電性またはそ
の他の基板にエッチングするための手段は既に従来技術
によって提案されている。これらの回路設計図を描画す
るために、種々のタイプのエッチング、特に、化学エッ
チングまたはドライエッチングを使用し得る。エッチン
グされる厚みを精密に制御することが必要な極めて小さ
い水平寸法(dimensions laterale
s)を有する素子の場合には、ドライエッチングを使用
するのが最近の傾向である。
【0003】このようなエッチング処理を行なった後で
は表面状態が劣化する。従って、得られたデバイスに何
の準備も行なわずに堆積層を設けること、特にエピタキ
シによる堆積層を設けることは好ましくない。
【0004】パターンエッチングの後でエピタキシャル
層を堆積させるため、またはエピタキシャル成長を行な
わせるために表面を準備する表面処理方法は何年も前か
ら使用されている。
【0005】このためには特に、水素下アニーリングま
たは化学エッチングによって表面の修復または修正が行
なわれていた。化学エッチングの欠点は、例えばパター
ンの水平寸法が小さいときにはこの技術を表面の修復に
使用するのが難しいことである。実際、化学エッチング
では適正な寸法制御を維持することができない。従っ
て、小さい水平寸法または極めて小さい(サブミクロン
の)水平寸法を有するデバイスの場合には、処理中にパ
ターンの変化または消滅が生じ易いので、化学エッチン
グの使用をあきらめるしかない。
【0006】
【発明が解決しようとする課題】従って、本発明の第1
の目的は、準備された表面に描画された基本プロフィル
を変化させない新規な表面処理方法を提供することであ
る。
【0007】本発明は、表面酸化物層を形成するためで
なく、逆に表面の制御された薄い部分をクリーニングす
るためにアノード酸化を使用することを初めて提案する
ことによって従来技術の欠点を是正する。本発明のクリ
ーニング方法によれば、極めて小さい寸法のエッチング
構造の場合にも、例えばエピタキシャル成長前に表面を
準備し得る。
【0008】
【課題を解決するための手段】より詳細には本発明は、
半導体または半絶縁性ボディのエッチング表面を処理す
るために、前記ボディを電解浴に浸漬させ、処理すべき
ボディに第1電極を配置し、処理すべき表面から所定間
隔だけ離間した第2電極を浴内に配置し、制御された電
流及び電圧を、所定の持続時間及び/または所定の電流
及び電圧の値に到達するまで供給し、処理された表面の
局部的配向にかかわりなく、処理された表面の制御され
た厚みをクリーニングするために、形成された酸化物を
除去する段階を含むことを特徴とする半導体または半絶
縁性ボディの食刻表面の処理方法を提供する。
【0009】従来技術において電気分解は、多数の用
途、特に例えば集積回路の背面のメタライジング層堆積
のため、または集積回路の最終層の導電性回路設計図の
堆積のために既に使用されていた。
【0010】また、アノード酸化も、シリコンまたはII
I−V族(AsGaまたはInP)もしくはII−VI族化
合物を用いたMOSデバイスの製造方法で既に使用され
ていた。しかしながらこれまでのこの方法の使用目的
は、基板の表面に酸化物を形成させるため、またはエピ
タキシ前の基板の表面状態を特性付けるためであった。
【0011】J.Electrochem.Soc.、
Vol.136、No.5、1989年5月に掲載され
たX.G.Zhang他の論文、「多孔質シリコンの形成
及びHF溶液中のアノード分極によるシリコンの電気研
摩(Porous Silicon Formatio
n and Electropolishing of
Silicon by anodic polari
zation inHF Solution)」は、フ
ッ化水素酸浴中の多孔質シリコンの厚みを減らすために
アノード酸化を使用することを記載している。特に、印
加される電圧の関数である電流の特性曲線(I/V)
が、フッ化水素酸の濃度の関数として試験されている。
【0012】この引用文献は、白金格子の形態の対極と
飽和カロメル電極から成る参照電極とを含む電気化学槽
を記載している。電極は、槽の内部に垂直に配置されて
いる。従って、制御された厚みの多孔質シリコンが堆積
される。しかしながらこの方法は、本発明で提示された
問題、即ち、その上に所与のパターンを複製するために
表面を準備するという問題を解決することができない。
実際、多孔質シリコン層の所望の薄膜化はフッ化水素酸
の化学的作用によって行なわれ、電気研摩はこの作用を
強化するだけである。このため該方法は、フッ化水素酸
の化学作用によって顕著に消滅するような凸状細部を有
していない大表面にしか使用できない。
【0013】Elektrokhimia、Vol.2
5、No.4、pp525〜528、1988年4月に
掲載のロシア語翻訳論文、「集積回路テクノロジイにお
けるエピタキシャルガリウムヒ素化合物の構造の電気化
学処理(Electrochemical Treat
ment of epitaxial Gallium
Arsenide Structures in i
ntegratedcircuit technolo
gy」には、マスク越しのローカルエッチング法が記載
されている。しかしながらこの場合にも、微細な幾何学
的パターンの設計図を複製できる表面を準備するため
に、この文献に記載された情報をそのままで使用するこ
とはできない。
【0014】本発明の別の目的は、最も微細な細部を消
滅させることなく、既にエッチングされた層を表面から
除去し得るアノード酸化装置を提供することである。
【0015】本発明はまた、処理すべきボディを対極に
装着し、表面の局部的配向及びサンプル上の位置にかか
わりなく、表面の等しい厚みをクリーニングし得る等方
性等電位を生じさせ得るアノード酸化装置に関する。
【0016】本発明はまた、超微細な(サブミクロン
の)水平寸法を有する設計図に従ってエッチングされ且
つ本発明方法で処理された第1層を含むタイプの集積回
路に関する。
【0017】変形例においては、本発明の回路が更に、
それ自体公知の手段で前記第1層の上に堆積された少な
くとも1つの第2層を含む。好ましい実施態様によれ
ば、本発明方法で得られる製品は、例えばシリコンから
成る基材ウェーハを含み、該ウェーハに公知の方法で一
連の集積回路が形成されており、該集積回路の少なくと
も1つの層が本発明方法によって処理されている。
【0018】
【実施例】本発明の別の特徴及び利点は、添付図面に示
す実施例に基づく以下の記載から更に十分に理解されよ
う。
【0019】図1は、従来のエッチング段階後の層の断
面を実線(a)で示し、化学エッチング段階後の同じ層
を点線(b)で示す。エッチングによって(a)では、
仕切壁1及び5のような極めて正確な形状を得ることが
可能である。しかしながらこの表面の準備処理のため
に、化学エッチング浴に配置することが必要な場合に
は、層の上に複製されたパターンの最も微細な細部構造
が消滅する。化学作用によって仕切壁1が波形2、6に
変形し、鋭角部3の対称的な消滅4が見られる。
【0020】処理後に残留する高さの値は、幅の狭い仕
切壁よりも幅の広い仕切壁のほうが大きい。従って、エ
ッチングされた層に複製されるパターンの基本ユニット
が過度に小さくないときは、この処理でも十分な結果が
得られる。
【0021】逆に、集積レベルが増すとき、または、光
学デバイスを集積する必要があるときには、例えば仕切
壁5から成るパターンの寸法の減少がどの場所でも極め
て著しいので、従来技術でエッチング処理した後には層
に複製された構造が消滅する。特に水平な平坦部1が消
滅する。
【0022】図2に概略的に示す本発明のアノード酸化
装置においては、電極の構造によってすべての場所の電
界線が処理すべき表面に垂直になる。このため、処理す
べき表面即ちクリーニングすべき表面に等電位が等方性
に分布し、寸法の減少がクリーニング方向にかかわりな
くほぼ等しい。
【0023】従って、従来技術で使用された手段の場合
のように、パターンの鋭角部が面取りされない。
【0024】図2に示す本発明方法の実施装置は、H3
O+イオンをやや富化した電解質溶液、即ち、一般には
酸溶液から構成された電解質溶液が充填された槽17を
含む。
【0025】本発明の好ましい実施態様によれば、この
電解質溶液は、0.5%に希釈したオルトリン酸1容量
あたりエチレングリコール2容量を含む。浴の組成、特
に成分比、酸度もしくはpH、または酸もしくは溶媒の
種類を変えることによって、形成される等高酸化物層の
厚みと印加される最大電圧との比を変更し得る。
【0026】電解質のイオンが存在するので表面に酸化
物層が形成される。その後にこの酸化物層を前記のごと
くクリーニングし得る。いくつかの用途では、複合回路
を形成するために該酸化物層を局部的に使用する。
【0027】量子線レーザ(laser a fils
quantiques)のような電気光学的集積回路
の場合には、電気分解後に酸化表面を十分に酸洗いする
必要がある。下地の非酸化材料を攻撃しない適当な試薬
によって酸化物を溶解することによって、処理された表
面、即ちクリーニング後に得られる表面の物理的品質を
改良し得る。このようにして、特に、エッチング処理後
のエピタキシャル成長、即ち第2のエピタキシ処理を行
なうことが可能である。実際、例えばエピタキシャル層
を付加するとき、エピタキシャル成長の際に物質間の自
由空間即ち間隙の形成ができるだけ抑制されるように、
向き合う表面の物理的適合性が改良されていなければな
らない。これらの空隙は、集積回路の性能低下の原因と
なり、極端な場合には集積回路の非動作の原因となる。
従って、本発明は電気光学的素子の製造に極めて有利に
使用される。
【0028】図2の装置では、2つの電極10、16が
浴17に浸漬されている。これらの電極は、制限電圧及
び調整電流を与える電気エネルギソース11に接続され
ている。
【0029】本発明の主要手段は、処理すべきボディ
(ウェーハまたは集積回路)14がアノード10に固定
手段13を介して装着されているときに処理すべき表面
が等電位表面に沿って存在するように設計された形状の
アノードを含む。
【0030】図2及び図3から明らかなように、電極1
0及び16は調整自在な電流の発生器の端子に接続され
ている。発生器から送出される電流は、処理の第1段階
中(時刻t1まで)は一定である。許容される最大電圧
は、後述するごとく時刻t1に到達した値VMに予め決
定されている。
【0031】処理が開始されると、処理される表面全体
でアノード酸化が始まる。その理由は、処理される表面
が等電位に維持されるからである。電圧が実質的に直線
状に増加することが観察される。従ってアノード酸化層
の厚みは、表面の局部的配向にかかわりなく、均一に増
加する。本発明のこの有利な特徴によって、処理すべき
表面にエッチングされたかまたは結合されたパターン
は、それらの幾何学的寸法がどんなに小さい場合にも消
滅しない。
【0032】本発明の実施態様においては、時刻t2
に、処理停止条件を試験することによって処理を停止す
る。好ましい処理停止条件は、複合条件、例えば以下の
2つの条件、即ち、−電解浴に供給される電流が、アノ
ード酸化の第1段階中の電流の所定最大値IMの1/1
0に相当する所定値Imに到達したこと、及び/また
は、−時刻t1後の電流の均一な減少が、一定の値の供
給電流の維持時間t1の2倍に少なくとも等しい時間持
続したこと、を確認することである。
【0033】処理の第2段階中の電流の値の均一な減少
は処理停止の必須条件ではない。しかしながら、特に、
電流の値が減少後に再増加するとき、これは、処理欠陥
の指標となる漏れ電流の存在を示す。
【0034】本発明によれば、電流の所定の最大値は、
処理すべきボディの寸法と許容される電流密度との関数
として決定され、許容される電流密度は、処理時間t2
と電解質の種類とに従って決定される。
【0035】他方、酸化される厚みは、電流発生器の調
整基準となる最大電圧の値及び電解質の種類に従って決
定される。
【0036】本発明の好ましい実施態様においては、電
流発生器11が制御回路12に接続されている。この制
御回路12は、電解浴に供給される電流iの測定回路1
2aと、電極10、16の端子の瞬時電圧Vの測定回路
12bとを含む。供給される電流i及び電圧Vの測定値
は、−電圧を所定の値VMに制限するため、及び、−電
流を所定の値に調整するために使用される。
【0037】制御回路12はまた、処理時間t1、t2
の測定回路12cと上記の複合条件のような所定の停止
条件の測定手段12dとを含む。処理時間の測定回路1
2cの好ましい実施態様は、電解開始のときに起動する
クロックを含む。回路12bによって測定された電圧V
が、予め記録されている値VMに到達したときに時刻t
1が記録される。図示しない電圧比較器によって等しい
値を測定する。時刻t2は、電流比較器によって決定さ
れる。電流比較器の第1入力が、回路12aの電流iの
測定出力に接続されており、第2入力が、前記にIm=
IM/10と定義した所定の電流の値Imを示す基準値
に接続されている。
【0038】停止条件の試験回路は、各時刻毎に、酸化
開始後に経過した時間の値を、方法の第1段階終了以後
の所定値t2に比較する。この値t2は、例えば2×t
1に等しい値であり、第1段階終了以後に記録される。
1つの実施態様では、停止条件の試験を、前記方法の定
義に従って書き込まれたプログラムを含むマイクロプロ
セッサによって行なう。
【0039】その後の段階では、ボディを電解浴から取
り出し、特殊試薬によって酸化物を除去する。下地の非
酸化材料を攻撃しない試薬が適当である。好ましい実施
例を挙げると、GaAs基板に対しては50%希塩酸の
ような酸を選択し、InP基板に対してはフッ化水素酸
のような酸を選択する。次いで、処理されたボディを、
脱イオン水のような洗浄溶液で洗浄する。
【0040】次に、集積回路の完全製造工程の最終段
階、即ち本発明の処理方法を組み込んだ製造方法の最終
段階で、2つの材料間に間隙が形成されたり界面欠陥が
発生したりしないようにして、付加的な層を例えばエピ
タキシによって堆積させることが可能である。
【0041】本発明の好ましい実施例においては、クリ
ーニング及び酸化処理すべきボディ14を担持する電極
10に対向する電極16は、電解浴における白金のよう
に、電気分解の見地から不活性の材料から成る。
【0042】好ましい実施例においては、使用される電
流密度は、最大電圧VMが30Vで時間t1が2〜10
分間のときには0.1〜0.5mA/cm2である。
【0043】本発明のアノード酸化装置はまた、処理す
べきボディを導電性にするために該ボディ表面から活性
化エネルギを供給する手段15を含む。処理中のボディ
の固有の抵抗率が形成中の酸化物層の抵抗率に比べて無
視できる値となるように、十分なキャリアを生じさせる
必要がある。好ましい実施態様では、この活性化エネル
ギが、処理中のボディに光ファイバビーム18によって
伝送される650〜800nmの可視スペクトル放射光
源から生じる。
【0044】1つの実施態様においては、この光源が制
御回路12の回路12eによって制御される。
【0045】図4に示す好ましい実施態様では、処理中
の集積回路を担持するアノードが絶縁性プレート25か
ら製造されている。1つの実施例では絶縁性プレート2
5がアルミナAl23から成る。
【0046】機械的サポートの機能も果たすこの絶縁層
の上に、電解槽に給電する電流発生器に図示しない接続
手段によって接続された導電性プレート20が固定され
ている。1つの実施態様では導電性プレート20がAu
から成る。
【0047】導電性接着剤のような導電性固定手段2
2、24によって、処理すべきボディ23を導電性プレ
ート20の上に配置する。
【0048】アノード酸化の作用を受けるゾーンを制限
するために、処理すべき表面を残してアノード集成アセ
ンブリを樹脂に埋め込む。
【0049】他方の電極は、白金プレートから成り、ア
ノードに関して実質的に平行な活性表面を有している。
【0050】1つの実施態様によれば、一度処理されウ
ェーハを電解浴から取り出し、溶液または脱イオン水で
濯ぐ。
【0051】次に、処理結果を検査する。この検査で
は、酸化層の均質性及び厚みを示す呈色試験(test
d’irisation de couleurs)
を行なう。肯定の検査結果が得られたときは、集積回路
の製造工程を続行する。
【0052】本発明方法では、電流及び電圧を制御する
ことによって、酸化層の厚みを極めて高い精度で維持で
きるので、高度な自動化が可能である。所与の照明下の
ウェーハが呈する色を検査することによって、当業界で
公知の検光子に結合されたカメラによって全自動モード
で分析できる。かかる厚み検査装置は特に偏光分析を含
み得る。
【0053】本発明方法は、集積回路のウェーハに使用
され得る。各ウェーハに多数の集積回路を形成し、製造
工程の終わりに集積回路をカッタで切断して分離する。
【0054】本発明はまた、前記の方法または装置によ
って製造された集積回路に関する。かかる集積回路は、
少なくとも1つの水平なマイクロ構造を含み、該構造の
表面はクリーニング処理または単に酸化処理されてお
り、該表面は任意に、例えばエピタキシャル成長によっ
て形成された材料最終層によって被覆されている。
【0055】第1の実施例においては、GaAs基板
に、厚み約20nmの仕切壁によって分離された幅0.
60μm及び深さ0.25μmの凹部から成る周期的構
造をエッチングによって形成した。図5a及び図5bは
夫々、アノード酸化を使用しないで形成されたGaAs
の超格子を有するサンプル(図5a)とアノード酸化及
び酸化層除去によって順次処理したGaAs上の超格子
を有するサンプル(図5b)の顕微鏡観察図を示す。サ
ンプルは、錯体化合物3×(AlAs/GaAs)をM
OCVD法によるエピタキシによって製造される。基板
Cの上にこれらの化合物の層P1〜P4が形成されてい
る。
【0056】アノード酸化を行なうために、最大電流密
度0.2mA/cm2及び最大電圧20Vを用いた。Ga
As基板の場合、クリーニングされる厚みは、印加電圧
1Vあたり約0.7nmである。図5bにおいて、矩形
信号の形態の二重線から成る太線の上方の各細線は、エ
ピタキシャル成長層によって完全に充填されたクリーニ
ング層の厚み部分を示す。
【0057】エピタキシャル成長の前に、電解処理表面
に得られた酸化物(細線相当部分)を前記のごとく(太
線部分まで)除去する。
【0058】アノード酸化を用いない場合には、エピタ
キシャル成長によって図5aのような間隙Lが生じる。
本発明を用いた図5bの構造ではこのような間隙Lの発
生がほぼ完全に防止される。
【0059】第2の実施例においては、InP半導体基
板に図5aまたは図5bと同様の微細構造を作製した。
最大電圧10Vで結果が得られた。
【0060】実際には、集積回路は、半導体材料または
半絶縁性材料のウェーハから製造される。
【図面の簡単な説明】
【図1】従来技術による処理以前及び以後のエッチング
表面の断面図である。
【図2】本発明の処理方法を実施する装置の基本ブロッ
ク図である。
【図3】図3の装置における電流及び電圧の変化を処理
時間の関数として示すグラフである。
【図4】図2の装置の細部の概略図である。
【図5a】アノード酸化を用いないでGaAs基板上に
形成された超格子を有するサンプルの顕微鏡観察図であ
る。
【図5b】アノード酸化を用いてGaAs基板上に形成
された超格子を有するサンプルの顕微鏡観察図である。
【符号の説明】
1、5 仕切壁 10、16 電極 11 電流発生器 12 制御回路 17 槽 20 導電性プレート 23 処理すべきボディ 25 絶縁性プレート

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 半導体または半絶縁性ボディのエッチン
    グ表面を処理するために、 前記ボディを電解浴に浸漬させ、 処理すべきボディに第1電極を配置し、 処理すべき表面から所定間隔だけ離間した第2電極を浴
    内に配置し、 制御された電流及び電圧を、所定の持続時間及び/また
    は所定の電流及び電圧の値に到達するまで供給し、 処理された表面の局部的配向にかかわりなく、処理され
    た表面の制御された厚みをクリーニングするために、形
    成された酸化物を除去する段階を含むことを特徴とする
    半導体または半絶縁性ボディのエッチング表面の処理方
    法。
  2. 【請求項2】 電解浴が、H3+イオンをやや富化した
    溶液であることを特徴とする請求項1に記載の方法。
  3. 【請求項3】 処理すべき表面が等電位表面に沿って存
    在するように、第1電極即ちアノードを配置することを
    特徴とする請求項2に記載の方法。
  4. 【請求項4】 電解浴に供給される電流を所定の最大値
    に維持する第1段階と、電圧が制限値(VM)に到達し
    たとき(時刻t1)以後に第1及び第2の電極の端子電
    圧を一定値に維持する第2段階とを含むことを特徴とす
    る請求項3に記載の方法。
  5. 【請求項5】 2つの条件の少なくとも1つ、即ち、 電解浴に供給される電流(i)がアノード酸化の第1段
    階中の電流の所定の最大値(IM)の1/10に相当す
    る所定値(Im)に到達したこと、及び/または、 (時刻t1以後の)電流(i)の減少が、供給電流
    (i)が一定値(IM)に維持された持続時間t1に少
    なくとも等しい時間持続したこと、 が確認されたとき(時刻t2)に、処理を停止すること
    を特徴とする請求項4に記載の方法。
  6. 【請求項6】 電流の所定の最大値(IM)が、処理す
    べきボディの表面及び許容される電流密度の関数として
    決定され、該電流密度は、所望の処理持続時間(t2)
    及び電解質の種類の関数として決定されることを特徴と
    する請求項4に記載の方法。
  7. 【請求項7】 酸化層の厚みが、最大電圧(VM)及び
    電解質の種類の関数として決定されることを特徴とする
    請求項5に記載の方法。
  8. 【請求項8】 更に、電気分解の少なくとも1つの段階
    中は、処理すべきボディを導電性にするために該ボディ
    の表面から活性化エネルギを供給することを特徴とする
    請求項1に記載の方法。
  9. 【請求項9】 酸化物除去段階中に、非酸化の下地材料
    を攻撃しない適当な試薬、例えばGaAs基板に対して
    は50%希塩酸、InP基板に対しては純粋フッ化水素
    酸によってボディを処理し、次いで、処理されたボディ
    を脱イオン水のような洗浄溶液で洗浄することを特徴と
    する請求項1に記載の方法。
  10. 【請求項10】 0.5%に希釈したオルトリン酸1容
    量あたりエチレングリコール2容量を含む溶液から成る
    電解浴中に垂直に配置されたカソードとアノードとを有
    する電解槽を含み、前記アノードが、処理すべきボディ
    の背面と接続し且つ処理すべきボディの反対側の表面全
    体に電気接触するような導電性プレートを含み、前記ア
    ノードがまた、処理すべき表面を実質的に等電位に維持
    するようなボディ固定手段を備えることを特徴とする請
    求項1から9のいずれか一項に記載の方法を実施するた
    めのアノード酸化装置。
  11. 【請求項11】 アノードが、プレート状部分を有する
    ことを特徴とする平坦底部を有する処理すべきボディに
    特に適した請求項10に記載の装置。
  12. 【請求項12】 電極の端子に接続された電流発生器を
    含み、該電流発生器は、所定の最大値(IM)に等しい
    電流と最大値(VM)よりも小さい値に制限された電圧
    とを発生し得ることを特徴とする請求項10に記載の装
    置。
  13. 【請求項13】 電流発生器が制御回路に接続されてお
    り、前記制御回路は、供給された電流(i)の測定回路
    と、電極端子の瞬時電圧(V)の測定回路と、処理時間
    (t1、t2)の測定回路と、所定の停止条件の測定手
    段とを含むことを特徴とする請求項12に記載の装置。
  14. 【請求項14】 処理すべきボディを担持するアノード
    が、アルミナのような絶縁材料プレートから製造されて
    おり、機械的サポートの機能も果たす該プレートに、金
    のような導電性材料から成るプレートが固定されてお
    り、後者のプレートが、制御された電流及び電圧の発生
    器に電極接続手段を介して接続されていること、固定手
    段が銀ラッカのような導電性接着剤層から成ること、ア
    ノード酸化の作用をうけるゾーンを限定するために、ア
    ノード集成アセンブリが、処理すべき表面を除いて絶縁
    性樹脂に埋め込まれていること、カソードが白金プレー
    トから成り、アノードに関して実質的に平行な活性表面
    を有していることを特徴とする請求項13に記載の装
    置。
  15. 【請求項15】 制御回路が更に、処理すべき表面の活
    性化エネルギを与えるために、処理すべきボディに向け
    られた光ファイバビームのごとき照射手段を含んでお
    り、該ビームは例えば、700〜850nmの範囲の帯
    域に含まれる光線の形態であることを特徴とする請求項
    13に記載の装置。
  16. 【請求項16】 当業界で公知の検光子に結合されたカ
    メラによって全自動モードの分析を行なうために、所与
    の照明下の処理ボディが呈示する色を検査する手段を含
    むことを特徴とする請求項10に記載の装置。
  17. 【請求項17】 埋設回路または非埋設回路の少なくと
    も1つの表面が、パターンを消滅させることなくクリー
    ニングされ且つ追加の修復または修正を必要としない水
    平微細構造を有することを特徴とする請求項1から16
    に記載の方法または装置によって作製された集積回路。
  18. 【請求項18】 半導体または半絶縁性材料のウェーハ
    から製造されることを特徴とする請求項17に記載の集
    積回路。
  19. 【請求項19】 量子線素子のような電気光学デバイス
    用の複数の水平微細構造を含むことを特徴とする請求項
    17または18に記載の集積回路。
JP4131743A 1991-04-26 1992-04-24 半導体または半絶縁性ボデイのエツチング表面の処理方法、このような方法によつて得られる集積回路、及びこのような方法を実施するためのアノード酸化装置 Pending JPH05152271A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9105171 1991-04-26
FR9105171A FR2675824B1 (fr) 1991-04-26 1991-04-26 Procede de traitement de la surface gravee d'un corps semi conducteur ou semi-isolant, circuits integres obtenus selon un tel procede et appareil d'oxydation anodique pour mettre en óoeuvre un tel procede.

Publications (1)

Publication Number Publication Date
JPH05152271A true JPH05152271A (ja) 1993-06-18

Family

ID=9412293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4131743A Pending JPH05152271A (ja) 1991-04-26 1992-04-24 半導体または半絶縁性ボデイのエツチング表面の処理方法、このような方法によつて得られる集積回路、及びこのような方法を実施するためのアノード酸化装置

Country Status (5)

Country Link
US (1) US5296126A (ja)
EP (1) EP0512880B1 (ja)
JP (1) JPH05152271A (ja)
DE (1) DE69211771T2 (ja)
FR (1) FR2675824B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06131802A (ja) * 1992-10-14 1994-05-13 Pioneer Electron Corp 録音装置
US5441618A (en) * 1992-11-10 1995-08-15 Casio Computer Co., Ltd. Anodizing apparatus and an anodizing method
US20040265171A1 (en) * 2003-06-27 2004-12-30 Pugia Michael J. Method for uniform application of fluid into a reactive reagent area
IT202100022757A1 (it) * 2021-09-02 2023-03-02 Metaly S R L Metodo di decorazione superfici trattate con rivestimento pvd e superfici decorate ottenute

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL153947B (nl) * 1967-02-25 1977-07-15 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.
DE1644012B2 (de) * 1967-05-07 1976-08-12 Verfahren zum eindiffundieren von dotierungsstoff aus der gasphase in eine lokal mit einer siliciumnitridschicht maskierte halbleiteroberflaeche
US3898141A (en) * 1974-02-08 1975-08-05 Bell Telephone Labor Inc Electrolytic oxidation and etching of III-V compound semiconductors
US4026741A (en) * 1976-06-16 1977-05-31 Bell Telephone Laboratories, Incorporated Technique for preparation of stoichiometric III-V compound semiconductor surfaces
GB1556778A (en) * 1977-03-11 1979-11-28 Post Office Preparation of semiconductor surfaces
US5178967A (en) * 1989-02-03 1993-01-12 Alcan International Limited Bilayer oxide film and process for producing same
US5174870A (en) * 1991-08-09 1992-12-29 Pct Technology, Inc. Electrocleaning method

Also Published As

Publication number Publication date
US5296126A (en) 1994-03-22
DE69211771D1 (de) 1996-08-01
DE69211771T2 (de) 1996-11-21
FR2675824B1 (fr) 1994-02-04
EP0512880A1 (fr) 1992-11-11
FR2675824A1 (fr) 1992-10-30
EP0512880B1 (fr) 1996-06-26

Similar Documents

Publication Publication Date Title
US5348618A (en) Method of making silicon quantum wires
US5202290A (en) Process for manufacture of quantum dot and quantum wire semiconductors
Ambridge et al. Applications of Electrochemical Methods for Semiconductor Characterization: I. Highly Reproducible Carrier Concentration Profiling of VPE “Hi‐Lo”
KR100237829B1 (ko) 웨이퍼의 결함 분석방법
JPH10158900A (ja) 電極、該電極を用いた電解エッチング方法、電解エッチング装置、及び光起電力素子の製造方法
Mlcak et al. Photo-assisted electrochemical machining of micromechanical structures
KR20000023446A (ko) 에피택셜웨이퍼 및 그 제조방법 및 그것에 사용되는화합물반도체기판의 표면청정화방법
EP0000489B1 (de) Verfahren zum zerstörungsfreien Prüfen von Halbleitersubstraten
JPH05152271A (ja) 半導体または半絶縁性ボデイのエツチング表面の処理方法、このような方法によつて得られる集積回路、及びこのような方法を実施するためのアノード酸化装置
US5627382A (en) Method of making silicon quantum wires
Robach et al. Optical properties of native oxides on InP
KR100193407B1 (ko) 절연막상의 반도체막의 박막화 방법 및 박막화 장치
You et al. X-ray scattering study of porous silicon growth during anodic dissolution
Kaneshiro et al. Electrochemical etching of indium phosphide surfaces studied by voltammetry and scanned probe microscopes
US2843809A (en) Transistors
CN100530556C (zh) 氮化物系化合物半导体、化合物半导体的清洗、制造方法及基板
US3485731A (en) Process for electrolytically etching indium arsenide
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
JP3522555B2 (ja) 半導体基板の表面処理方法
Dick et al. A polishing procedure for high surface electric fields in superconducting lead resonators
KR20230173138A (ko) 게르마늄 층의 에피택셜 성장을 위한 게르마늄 기판의 제조 방법 및 게르마늄 기판 구조
KR0176200B1 (ko) 반도체장치의 결함 분석방법
Grub et al. Electrolytic deposition techniques for the fabrication of submicron anodes
KR100479296B1 (ko) 반도체웨이퍼의분석방법
JPH08250564A (ja) 半導体装置の拡散層を観察する方法