JPH05151706A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】 【目的】 デジタルレコーダにおいて、バッファの領域
を効率よく区分する。 【構成】 アクセス時間の速いハードディスクと、アク
セス時間の遅い光磁気ディスクからデータを再生する場
合、所定のトラックにおけるハードディスクからの情報
と光磁気ディスクからの情報の比率を演算する（ステッ
プ４−１）。そして、この比率に対応してバッファの各
トラックの容量を設定する（ステップ４−３）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号等をデジタル
的に記録再生、更には、編集することが可能なデジタル
レコーダに関する。

【０００２】

【従来の技術】音声信号等を記録するのに、大容量のハ
ードディスクや光磁気ディスク等の外部記録装置を用い
ることが提案されている（例えば、本件出願人による特
願平２−１２３７８８号等）。この場合、音声信号は、
Ａ／Ｄ変換器によりアナログ信号からデジタル信号に変
換され、一旦バッファメモリに記憶される。バッファメ
モリに記憶されたデジタルデータは、所定のタイミング
でハードディスクに転送され、記録される。一方、読み
出し時においてもハードディスクから読み出されたデジ
タルデータは、一旦バッファメモリに記憶され、所定の
タイミングでバッファメモリから読み出され、Ｄ／Ａ変
換器に入力される。Ｄ／Ａ変換器によりデジタル信号か
らアナログ信号に変換された音声信号は、スピーカ等に
供給される。ハードディスクのアクセスアドレスを制御
することにより、高度で柔軟な編集機能を有する装置を
実現することが出来る。

【０００３】

【発明が解決しようとする課題】この様な装置を低コス
トで実現するには、ディスクアクセスのオーバーヘッド
を吸収するためのバッファメモリとしてのＲＡＭを少し
でも小容量のものにする必要がある。一方、編集時にお
いて、例えば、きわめて短い時間間隔で多数回数ルーピ
ング再生の指定を行うと、ディスクアクセスが頻繁に行
われるため、余り小容量のバッファメモリではディスク
アクセスのオーバーヘッドを吸収することが出来ず、デ
ーター転送が間に合わなくなって、再生中に音とび等の
不都合が生じるという課題があった。

【０００４】特に外部記憶装置として、例えばハードデ
ィスクと光磁気ディスク等の異なるメディアを用いた場
合（ハードディスクの方が高速であり、光磁気ディスク
の方が低速である）には、それぞれのディスクに対する
転送レートの違いがあるので、バッファメモリの容量を
効率的に利用することが困難である課題があった。

【０００５】本発明は、この様な状況に鑑みて成された
もので、バッファメモリの容量を効率的に利用すること
ができるようにするものである。

【０００６】

【課題を解決するための手段】本発明のデジタルレコー
ダは、デジタル信号が記録される第１の外部記録手段と
してのハードディスク１２−１と、デジタル信号が記録
されるとともに、ハードディスク１２−１より遅いアク
セス時間を有する第２の外部記録手段としての光磁気デ
ィスク１２−２と、ハードディスク１２−１と光磁気デ
ィスク１２−２より再生されたデジタル信号を一時的に
記憶する複数の領域を有する一時記憶手段としてのバッ
ファ９−１乃至９−３と、第１の外部記録手段としての
ハードディスク１２−１より再生される情報と第２の外
部記録手段としての光磁気ディスク１２−２より再生さ
れる情報の比率を演算する演算手段としてのＣＰＵ１お
よびプログラム上のステップ４−１と、演算手段である
ＣＰＵ１のステップ４−１による演算結果に対応して一
時記憶手段としてのバッファ９−１乃至９−３の領域の
割合を設定する設定手段としてのＣＰＵ１およびプログ
ラム上のステップ４−３，４−４とを備えることを特徴
とする。

【０００７】設定手段すなわちＣＰＵ１のステップ４−
３，４−４による一時記憶手段としてのバッファ９−１
乃至９−３の領域の割合の設定は、所定の時間ごとに行
なうことができる。

【０００８】

【作用】請求項１に記載のデジタルレコーダにおいて
は、アクセス時間が速い第１の外部記録手段であるハー
ドディスク１２−１より再生される情報と、アクセス時
間が遅い第２の外部記録手段である光磁気ディスク１２
−２より再生される情報の比率が演算され、その演算結
果に対応して一時記憶手段としてのバッファ９−１乃至
９−３の領域の割合が設定される。従って、一時記憶手
段としてのバッファ９−１乃至９−３を効率的に利用す
ることができる。

【０００９】

【実施例】以下、この発明のデジタルレコーダの好適な
実施例を図面を参照して説明する。

【００１０】〈全体構成〉図１は、本発明のデジタルレ
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に３トラックまでの録音、再生動作が
出来るようになっている。全体は、図示のとおり、ＣＰ
Ｕ部（図中左側の部分）と、ＤＭＡユニット（音声記録
再生処理装置）（図中右側の部分）とにわかれる。

【００１１】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのカレントポインタを記憶するエリア、ならび
にワークエリア等を含むＲＡＭ３と、ＣＰＵ１のＩ／Ｏ
ポートに接続された周辺機器である各種ファンクション
キー、データ入力キー等を含むキーボード４、ＣＲＴあ
るいはＬＣＤとそのドライバを含み各種表示を行う表示
装置５とを有する。

【００１２】ＣＰＵ１は、後述するようにリアルタイム
動作時（録音／再生等）において、ＤＭＡユニットのア
ドレスバス、データバスの空き時間に、必要に応じてＤ
ＭＡユニットの各構成要素の制御を行ない、編集時にお
いて、データブロックの並べ換えや、ディスクアクセス
ポインタの操作等を行なう。キーボード４からは、後述
するように、各トラック（以下、Ｔｒとする）の録音／
再生モードの設定、スタート、ストップ、ロケート、編
集点の指定などが行える。プログラムＲＯＭ２，ＲＡＭ
３のアドレス端子には、アドレスバスを介してＣＰＵ１
からアドレス信号が送られ、その出力端子はデータバス
を介してＣＰＵ１にあるいはトランシーバ７に接続され
ている。

【００１３】すなわち、ＣＰＵ部とＤＭＡユニットとを
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスに連結される。ＤＭＡユニット内には、
Ｔｒ１の為の音声入出力装置８−１、Ｔｒ２の為の音声
入出力装置８−２、Ｔｒ３の為の音声入出力装置８−３
が設けられていて、夫々には、アナログ音声信号が独立
に入出力可能となっている。

【００１４】各音声入出力装置８−１〜８−３の内部に
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１〜８−３においては、当該トラックがレコード（記
録）状態に設定されれば、外部からのアナログ音声信号
をサンプリング周期毎に適宜フィルタリングした後、Ａ
／Ｄ変換して、デジタル音声データを得る。逆に当該ト
ラックがプレイ（再生）状態に設定されれば、予め読み
出されたデジタル音声データをサンプリング周期毎にＤ
／Ａ変換して適宜フィルタリングした後、アナログ音声
信号として出力する。

【００１５】Ｔｒ１〜Ｔｒ３の各音声入出力装置８−１
〜８−３は、データバスを介して対応するバッファ９−
１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バッフ
ァ９−３（ＢＵＦ３）とそれぞれ接続され、デジタル音
声データの授受を行う。このバッファ９−１〜９−３は
Ｔｒ１〜Ｔｒ３に夫々対応しており、音声入出力装置８
−１〜８−３との間のデータ転送は、制御手段としての
ＤＭＡコントローラ１０にて直接メモリアクセス（ＤＭ
Ａ）方式により行われる。

【００１６】この各音声入出力装置８−１〜８−３は、
ＤＭＡコントローラ１０に対し、レコーディング時に
は、サンプリング周期で音声入出力装置８−１〜８−３
からバッファ９−１〜９−３方向への１回のサンプリン
グに係るデジタルデータのＤＭＡ転送（シングル転送）
を要求（リクエスト）し（ＤＲＱ信号を送出し（Ｔｒ１
ではＤＲＱ１、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ
３としてＤＭＡコントローラ１０に与えられる））、Ｄ
ＭＡコントローラ１０からの回答（アクノーレッジが、
Ｔｒ１ではＤＡＫ１、Ｔｒ２ではＤＡＫ２、Ｔｒ３では
ＤＡＫ３としてＤＭＡコントローラ１０から与えられ
る）を受けて、実際のデータ転送が実行される。プレイ
時には、サンプリング周期でバッファ９−１〜９−３か
ら音声入出力装置８−１〜８−３方向への１回のサンプ
リングに係るデジタルデータのＤＭＡ転送（シングル転
送）の要求が、音声入出力装置８−１〜８−３からなさ
れ、上記した場合と同様にＤＭＡコントローラ１０によ
ってデータ転送が実行される。

【００１７】このバッファ９−１〜９−３は、１回もし
くは複数回のデジタル音声データを記憶できる容量を持
ち、例えばＲＡＭをＴｒ１〜Ｔｒ３に３分割し、夫々リ
ングバッファ（最終アドレスと先頭アドレスとが仮想的
につながったバッファ）として使用することで、ＦＩＦ
Ｏバッファとして機能するよう構成されている。このバ
ッファ９−１〜９−３に対するアドレス指定は、アドレ
スバスを介してＤＭＡコントローラ１０などよりなされ
る。すなわちＤＭＡ転送を行っているときはＤＭＡユニ
ット内のアドレスバス、データバス、制御信号ラインは
ＤＭＡコントローラ１０が専有することになる。

【００１８】そしてバッファ９−１〜９−３はデータバ
スを介し、更にデバイスコントローラ１１の制御に従っ
てハードディスク１２−１や光磁気ディスク１２−２等
（以下、単にディスク１２と言う）のディスクとデータ
の授受を行う。ディスク１２とデバイスコントローラ１
１とはデータバスとコントロール信号ラインとを介し連
結され、ディスク１２に対するリード／ライトアクセス
が全てデバイスコントローラ１１によりなされる。各デ
ィスクは、Ｔｒ１〜Ｔｒ３の３トラック分の分割された
記憶エリアを有しており、バッファ９−１〜９−３との
データ転送がＤＭＡコントローラ１０によりなされる。
これは、デバイスコントローラ１１が１つのデータブロ
ックを転送し終ると割込み（ＩＮＴ）をＣＰＵ１にか
け、次のデータブロックの転送指示をＣＰＵ１に対し行
うことによりなされる。ＣＰＵ１は、デバイスコントロ
ーラ１１からインタラプト信号ＩＮＴが到来すると、Ｄ
ＭＡコントローラ１０、デバイスコントローラ１１を所
望の状態に設定したり、プログラミングしたりした後、
ＤＭＡ転送を行わせる。この動作の詳細は後に説明す
る。

【００１９】ＤＭＡコントローラ１０はプレイ時にあっ
ては、ディスク１２から予め指定された量（複数サンプ
リング周期分）のデジタル音声データを読み出した後、
バッファ９−１〜９−３のうちの指定されるバッファへ
ＤＭＡ転送（ブロック転送）するよう動作し、レコード
時にあっては、指定されたバッファから予め指定された
量（複数サンプリング周期分）のデジタル音声データを
読み出してディスク１２の指定される位置へＤＭＡ転送
（ブロック転送）するよう動作する。

【００２０】このディスク１２とバッファ９−１〜９−
３との間のデータ転送の際は、デバイスコントローラ１
１よりＤＭＡコントローラ１０に対し要求信号ＤＲＥＱ
を出力し（ＤＭＡコントローラ１０側ではＤＲＱ４とし
て受取る）、転送可能となると逆に回答信号ＤＡＣＫを
受取る（ＤＭＡコントローラ１０側ではＤＡＫ４として
出力する）ことで、実際の転送状態となる。

【００２１】このように、ＤＭＡコントローラ１０は、
Ｔｒ１〜Ｔｒ３の音声入出力装置８−１〜８−３とバッ
ファ９−１〜９−３との間の３チャンネル（後述するＣ
Ｈ１〜ＣＨ３）のデータ転送と、順番に選択されたいず
れかのバッファ９−１〜９−３とディスクとの間の１チ
ャンネル（後述するＣＨ４）のデータ転送との、計４チ
ャンネルの時分割データ転送動作をする。

【００２２】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１〜８−
３、バッファ９−１〜９−３、ＤＭＡコントローラ１
０、デバイスコントローラ１１に与える。同時に、トラ
ンシーバ７を介し、データバスを経由して種々のデータ
のやりとりがＣＰＵ１との間でなされる。

【００２３】更に、ＣＰＵ１から各音声入出力装置８−
１〜８−３のＩＯＷＲ端子にはレコード状態（ライト状
態）とするのかプレイ状態（リード状態）とするのかを
指定する指定信号ＷＲが、バッファ６を介して与えられ
る。

【００２４】また、各バッファ９−１〜９−３、ＤＭＡ
コントローラ１０、デバイスコントローラ１１に対して
もこの指定信号（ライト信号）ＷＲと、別の指定信号
（リード信号）ＲＤとがバッファ６を介してＣＰＵ１か
ら与えられ、夫々の構成要素からデータを読み出したり
逆にデータを書込んだりするようになる。また、ＤＭＡ
コントローラ１０からも、ＤＭＡ転送状態にあってはこ
れらの指定信号ＲＤ、ＷＲを出力するようになる。これ
らの信号と各構成要素の機能、動作の関係は後述する。

【００２５】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。

【００２６】つまり、ＣＰＵ１が、ＤＭＡユニットを管
理するために、バッファ６、トランシーバ７を開かせる
べくデコーダ１３に所定の信号を与えているとき、つま
りアンドゲート１４の一入力端にデコーダ１３より
“１”信号を供給しているとき（ＣＰＵ１がバッファ９
−１〜９−３、ＤＭＡコントローラ１０、デバイスコン
トローラ１１、音声入出力装置８−１〜８−３のいずれ
かにアクセスするためのアドレス信号を出力すると、デ
コーダ１３の出力はアクティブとなりアンドゲート１
４、１５の夫々の一入力端への出力は“１”となる）、
ＤＭＡ転送を開始するとＣＰＵ１にはウェイト（ＷＡＩ
Ｔ）がかかり、ＤＭＡ転送が優先して実行された後、ウ
ェイト解除にともなってＣＰＵ１の動作が再開される。

【００２７】また、逆にＤＭＡコントローラ１０がＤＭ
Ａ転送を実行しているときに、ＣＰＵ１が例えばＤＭＡ
コントローラ１０をアクセスしようとしても、アンドゲ
ート１５よりウェイト信号ＷＡＩＴが与えられＣＰＵ１
の実行サイクルは途中で引き延ばされて、バッファ６、
トランシーバ７はその間閉じられることになる。

【００２８】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、 ＣＰＵ１がＤＭＡユニットの各構成要素をアクセスす
るためのアドレスを出した。 信号ＤＭＡＥＮＢがインアクティブ（“０”）つまり
ＤＭＡユニットのデータバスが空いている。 の２つの条件を満足するときであるが、ＣＰＵ１は上述
したように、ゲート１４、１５の作用によっていつＤＭ
Ａユニットにアクセスするかを考慮することなく処理を
すすめることができる。

【００２９】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あってもＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出力
することができる（これは、ＤＭＡコントローラ１０に
はＥＮＤ信号として与えられる）。

【００３０】〈ＤＭＡコントローラ１０の要部構成〉次
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力をもつ。従って、３トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。

【００３１】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−３とデバイスコントローラ１１、ディスク
１２との間のデータ転送及びＣＰＵ１から各構成要素の
プログラミング時間にあてることが可能となる。

【００３２】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタが指定される
ことになる。

【００３３】アドレスレジスタ１０４、コントロールレ
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ４のエ
リアがあり、チャンネルＣＨ１〜ＣＨ３は、バッファ９
−１〜９−３と音声入出力装置８−１〜８−３との間の
ＤＭＡ転送を行うためのレジスタであり、チャンネルＣ
Ｈ４は、バッファ９−１〜９−３のうちの指定したバッ
ファとハードディスク１２−１または光磁気ディスク１
２−２との間のＤＭＡ転送を行なうためのレジスタであ
る。

【００３４】アドレスレジスタ１０４内の各チャンネル
ＣＨ１〜ＣＨ４のレジスタは、対応するバッファ９−１
〜９−３及び指定されたバッファのカレントアドレスと
スタートアドレスとを少なくとも記憶するエリアを有
し、ＣＨ４のレジスタには、さらに転送カウンタが具備
され、このカウンタに設定されただけのデータ数がＤＭ
Ａ転送されると、デバイスコントローラ１１のＤＭＡリ
クエストが続いても新たにカウンタが設定されるまでＤ
ＭＡ動作は停止される（後述する図８の８−８によ
る）。またコントロールレジスタ１０５の各チャンネル
ＣＨ１〜ＣＨ４のエリアには、例えばＤＭＡ転送の方向
を指定するコントロールデータが記憶される。

【００３５】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７と、サービスコントロー
ラ１０８、チャンネルセレクタ１０９である。

【００３６】サービスコントローラ１０８は、ハードロ
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入力装置８−１〜８−３、デバイスコントロー
ラ１１からのＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ４や、Ｃ
ＰＵ１からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を
受けとり、上記各構成要素に対する回答（アクノーレッ
ジ）信号ＤＡＫ１〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭ
Ａ可能（イネーブリング）信号ＤＭＡＥＮＢを出力する
ほか、タイミングコントロールロ１０７に対し各種指令
を出したり、チャンネルセレクタ１０９に対しチャンネ
ルセレクト信号を出力したりする。チャンネルセレクタ
１０９は、アドレスレジスタ１０４、コントロールレジ
スタ１０５の中の各チャンネルＣＨ１〜ＣＨ４に対応す
るレジスタを選択的に指定する。

【００３７】タイミングコントロールロジック１０７
は、デコーダ１３からの指定信号ＣＳ、コントロールレ
ジスタ１０５からのコントロール信号、サービスコント
ローラ１０８からの制御信号を受けて、アドレスバッフ
ァ１０２、データバッファ１０６の入出力制御をするほ
か、アドレスインクリメンタ１１０を動作させて、アド
レスレジスタ１０４の中の指定されたチャンネルのカレ
ントアドレスレジスタをインクリメントし、該チャンネ
ルに割り当てられたバッファの最終アドレスになったな
ら、該チャンネルに割り当てられたバッファの開始アド
レスにリセットする。

【００３８】またバッファのエリア情報を管理・制御す
るために監視手段としてのエリアデータレジスタ１１１
とエリアデータバッファ１１２が用いられている。

【００３９】エリアデータレジスタ１１１及びエリアデ
ータバッファ１１２の内部には、該チャンネルに割り付
けられたバッファエリアのトップ（先頭）及びテイル
（末尾）アドレスが記憶される。アドレスインクリメン
タ１１０はカレントアドレスをインクリメントする毎
に、現在サービスを行なっているチャンネルのエリアデ
ータレジスタ１１１を参照し、アドレスのインクリメン
ト結果がテイルアドレスに達したなら、バッファを循環
させるためにトップアドレスにリセットする。あるい
は、このテイルアドレスからトップアドレスへの変更
は、後述するように、ＤＭＡコントローラ１０のプログ
ラム制御処理によってもよい（図８、８−１６参照）。

【００４０】＜ＣＰＵ１の全体動作＞以下に、本実施例
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図３乃至図６に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
よるもので、図３はメインルーチンを示し、図４は、図
３のステップ３−２０のより詳細な処理を示すフローチ
ャートを示している。また図５は、デバイスコントロー
ラ１１からのインタラプト信号ＩＮＴの到来に応答して
実行するインタラプトルーチンを示し、図６は図５に示
すインタラプトルーチンの一部のステップ（５−２）を
さらに詳細に示している。

【００４１】まず図３において、ＣＰＵ１は、電源オン
に応じてメインルーチンをスタートさせ、ステップ３−
０（以下、単に３−０と記す）において各種初期状態を
設定する。そして、３−１においてキー入力を受け、３
−２において何のモードに設定されたかを判断する。

【００４２】ＣＰＵ１が、現在プレイ／レコードモード
であるとジャッジすると、３−２から３−３に進み３つ
あるトラックを順次選択指定し、さらに３−４に進み各
トラックの動作モードをキーボード４の入力指示に従っ
て設定し、３−５において、Ａ／Ｄ変換、Ｄ／Ａ変換の
いずれの動作を各音声入出力装置８−１〜８−３が実行
するのか、バッファ６、デコーダ１３を介して指定信号
ＣＳを順次送出しながらＩＯＷＲを与えてセッティング
する。いま、例えばＴｒ１については、プレイ状態（従
ってＤ／Ａ変換動作状態）、Ｔｒ２及びＴｒ３は夫々レ
コード状態（従ってＡ／Ｄ変換動作状態）とする。図１
０に、このようなモード設定した場合の概略動作の概念
図を示す。

【００４３】そして、３−５では、ＤＭＡコントローラ
１０に対し、各Ｔｒ１〜Ｔｒ３についてのバッファ９−
１〜９−３のアドレスを初期化させる。つまり、図２の
アドレスバッファ１０１、レジスタセレクタ１０３、チ
ャンネルセレクタ１０９等により、チャンネルＣＨ１〜
ＣＨ３の各レジスタ（アドレスレジスタ１０４、コント
ロールレジスタ１０５）を指定しながら、データバッフ
ァ１０６を介して初期設定データを入力設定する。

【００４４】ここで、バッファ９−１〜９−３は、リン
グバッファとして循環的に使用されるようになってお
り、初期状態としては、各バッファ９−１〜９−３のス
タートアドレスとカレントアドレスとは一致するようセ
ットされる（図１０に、各バッファ９−１〜９−３のス
タートアドレスとカレントアドレスとが、ＣＨ１〜ＣＨ
３のアドレスレジスタ１０４に記憶されて制御される状
態を模式的に示してある）。

【００４５】続いてＣＰＵ１は３−６の処理を実行し、
ＲＡＭ３内の作業（ワーク）メモリエリアに存在するハ
ードディスク１２−１、光磁気ディスク１２−２の各ト
ラックＴｒ１〜Ｔｒ３に対応するディスクアクセスポイ
ンタを初期設定する（図１０にハードディスク１２−１
の記憶エリアと、ディスクアクセスポインタとの関係を
示している）。

【００４６】次にＣＰＵ１は、各音声入出力装置８−１
〜８−３のＡ／Ｄ変換動作又はＤ／Ａ変換動作を開始さ
せる（３−７）。続いて、３−８において、ソフトウェ
ア割込みをかけて、デバイスコントローラ１１が、ハー
ドディスク１２−１または光磁気ディスク１２−２とバ
ッファ９−１〜９−３のいずれかとの間のデータ転送の
プログラム要求（デバイスコントローラ１１がＣＰＵ１
に対してインタラプトＩＮＴをかけること）を行なった
とき（後述）と同じ処理を実行する。

【００４７】具体的には、図５及び図６に示したフロー
チャートに従った動作を３−８で実行することになる。
ここで図５及び図６に示したフローチャートの説明に入
る前に、前記した図１のＲＡＭ３に格納される各テーブ
ルの構成について説明する。図１のＲＡＭ３には、図１
１乃至図１４に示すように再生スケジュールを制御する
イベントテーブル（ＥＴとする）、イベントシーケンス
テーブル（ＥＳＴとする）が定義されており、それらの
中間データであるカレントデータのメモリ領域が取られ
ている。

【００４８】すなわち、図１１は前記したイベントテー
ブルの登録例を示しており、このテーブルに格納される
イベントデータは、イベント名（ｎａｍｅ）、ディスク
ＩＤ（ｉｄ）（ハードディスク１２−１（００）と光磁
気ディスク１２−２（０１）のいずれかを指定する）、
先頭データアドレス（サンプル（ワード）データアドレ
ス）（ａｄｒｓ）、及びイベント長（サンプルデータ
数）（ｖｏｌ）より構成されている。そして図１１に示
すイベントテーブルにおいては、オリジナルレコーディ
ングデータである“１”から“４”は、録音時の領域確
保によって自動的に作られる。

【００４９】また、図１２はオリジナルレコーディング
データのＥＳＴの例を示しており、横方向に“０”から
“２”のＥＳＴインデックス（ＥＳＴｉｎｄｅｘ）が、
縦方向に各トラック番号が配列され、それぞれに対応し
てイベント番号が格納される。図１２においては、例え
ばトラック２のデータ（２と３）はディスク“００”と
“０１”にまたがって記録された状態を示しており、イ
ベント番号“０”はシーケンス要素の終端を示すための
ものである。

【００５０】また、図１３はイベントをユーザ自ら定義
し、出力すべきトラックにそれらを並べた編集作品１の
ＥＳＴの例を示しており、図１２と同様に横方向に
“０”から“８”のＥＳＴインデックスが、縦方向に各
トラック番号が配列され、それぞれに対応してイベント
番号が格納される。従って以上のようにＥＳＴは編集作
品に対応して複数存在しうる。

【００５１】さらにまた、図１４は実際にＤＭＡ転送を
行っているときのカレントデータを示しており、各トラ
ックの次回の転送対象となるＥＳＴのインデックス番号
と、そのイベントがどれだけ転送されたかを示す既転送
量が記憶される。

【００５２】以下、図１３に示すようなユーザ定義のイ
ベントシーケンスを再生させた場合のＣＰＵ１の動作
を、図５及び図６に示したフローチャートに従って説明
する。まず、Ｔｒ１について、ハードディスク１２から
デジタル信号データをバッファ９−１にＤＭＡ転送する
ために、ＤＭＡコントローラ１０のチャンネルとしてＴ
ｒ１に対応するチャンネルＣＨ１を決定する（５−
１）。

【００５３】続いて、トラック番号とチャンネルバッフ
ァの空き容量（転送可能容量）から、ディスクＩＤ、ワ
ードアドレス、転送アドレスを求める５−２のステップ
を実行する。この５−２のステップについては、図６に
さらに詳しくそのフローが示されている。尚、バッファ
の空き容量は、セクタ単位に切り捨てる演算がなされて
いることを前提とする。

【００５４】すなわち、６−１のステップにおいて、該
当するトラックカレントデータよりＥＳＴインデックス
を求め、イベント番号を求める。そして６−２のステッ
プにおいて、図１１に示すイベントテーブルよりそのイ
ベントのＩＤを求める。次いで６−３において、「その
イベントの先頭アドレス＋カレントデータの既転送量＝
ワードアドレス」の式に従って、ワードアドレスを演算
する。イベントの先頭アドレスは図１１に示すイベント
テーブルより求められ、またカレントデータの既転送量
は図１４に示すカレントデータより求められる。

【００５５】そして、ＣＰＵ１は６−４において、ワー
ドアドレス（セクタ（１セクタ＝１００ｈ）を示すディ
スクアドレス）よりオフセット（ワード）を求める。次
いで６−５において、「イベントの容量−既転送量＝未
転送量」の式に従って、未転送量の演算がなされる。イ
ベントの容量は図１１におけるイベントテーブルのｖｏ
ｌより求められ、既転送量は図１４のカレントデータよ
り求められる。ここで６−６において「空き容量＞未転
送量」であるか否かが判断される。６−６においてＮＯ
とジャッジした場合、イベント末尾に達していないの
で、６−７において「カレントデータの既転送量＋空き
容量−オフセット＝既転送量」の演算がなされ、６−８
において「転送ワード数＝空き容量−オフセット」とす
る。尚、２回目以降の転送では空き容量はセクタ単位の
大きさに切り捨てられているので、後述する通り、デー
タ転送はセクタ単位となる。また前記ステップ６−６に
おいてＹＥＳとジャッジした場合、イベント末尾に達し
たので、６−９において「カレントデータのＥＳＴのイ
ンデックスを＋１、既転送量＝０」の処理を成し、６−
１０において「転送ワード数＝未転送量」とする。

【００５６】図５に戻り、５−３において、ワードアド
レスをディスクアドレスとオフセットに直し、転送ワー
ド数より転送セクタ数を求める。この転送セクタ数の決
定に際し、セクタ未満のデータは転送できない（セクタ
単位で転送する）ため、セクタ単位で切り捨てが行われ
る。更に５−４において、ディスクアドレス、転送セク
タ数、トラックモードにより、デバイスコントローラ１
１をプログラミングする。また、録音または再生のモー
ドに対応して、ＣＨ４の転送方向（録音時、バッファ９
−１乃至９−３からディスク１２の方向、再生時はその
逆の方向）がプログラムされる。ここで５−５において
「オフセット＝０」であるか否かがジャッジされ、ＮＯ
とジャッジされた場合には、イベント先頭の位置が半端
なデータを含んだセクタにある。そしてこの様な半端が
ある場合には５−６および５−７において、ＤＭＡコン
トローラ１０におけるアドレスレジスタ１０４のＣＨ４
のスタートアドレスをイメージ（実際には存在しない）
領域に設定し、前記転送カウンタにオフセット値を設定
してダミー転送する。

【００５７】５−７においてダミー転送が終了したと判
定されるか、または５−５においてＹＥＳのジャッジが
成された場合には、５−８乃至５−１０のステップを実
行する。いまの場合、先頭ダミー転送分以外の領域の転
送設定を行なう。即ち、５−８で、アドレスレジスタ１
０４の当該ＣＨ（いまの場合、ＣＨ１）のスタートアド
レスをＣＨ４のスタートアドレスにコピーする。そし
て、５−９では、転送カウンタの値が「セクタ数×セク
タ長−オフセット値」の値に設定される。さらに５−１
０では、５−８で求まっている転送ワード数より当該Ｃ
Ｈのスタートアドレスを更新する。そしてメインルーチ
ン（図３）にリターンする。このようにして、次のアク
セスアドレスはセクタの境界と一致する。

【００５８】ところで、図５におけるステップ５−６に
おいては、イメージ領域（実際には存在していないアド
レス領域）にダミー転送を行なうようにしている。これ
は特にイメージ領域でなく、バッファ中の未発音データ
以外の領域に転送してしまっても効果としては同じであ
るが、この場合、スタートアドレスの設定をその度にＤ
ＭＡコントローラ１０のレジスタ１０４から得なくては
ならない。しかし、イメージ領域ならば、スタートアド
レスはイメージ領域の最初を示す固定値にして、アドレ
スレジスタ１０４の転送カウンタだけをプログラムすれ
ばいいので、やや効率がよい。

【００５９】また逆に、イベント末尾の無効データを、
イメージ領域に転送する処理は必要なく、無効データを
含まない位置に、転送ワード数からスタートアドレスを
更新できるので問題はない。これは５−１０において、
未転送量が転送ワード数とされていることによる。

【００６０】次に、図３に戻る。後の説明でも明らかに
なるとおり、最初の割込みルーチン（図５）が起動され
て、デバイスコントローラ１１が一度動かされると、あ
とは、ＣＰＵ１が指定したデータブロックの転送が終了
するたびに、デバイスコントローラ１１から割込みがな
される（ＩＮＴ信号がＣＰＵ１に与えられる）ので、Ｃ
ＰＵ１が行なうのは、録音／再生動作の終了になった
か、キー入力があったかまたはコントロールデータに指
示しておいたトリガがかかったかの判断を行うのみであ
る。

【００６１】すなわちＣＰＵ１は、３−９においてディ
スクアクセスポインタ（ＲＡＭ３）を参照し、メモリエ
リアオーバーか否か、つまり終了か否かをジャッジし
（３−１０）、ＹＥＳの場合は、各音声入出力装置８−
１〜８−３のＡ／Ｄ変換、Ｄ／Ａ変換動作を停止（３−
１１）させ、３−１に戻る。ＮＯの場合は、キー入力状
態を参照し(３−１２)、もし変化がなければ、ディスク
アクセスポインタをチェックすべく３−９の処理へもど
り、以下３−９〜３−１３をくりかえす。

【００６２】そして、３−１３において何らかの変化が
あると、３−１３から３−１４に進み、ＣＰＵ１はＤＭ
Ａ転送を一時中断して、新たな設定をすべく、ＤＭＡコ
ントローラ１０に対するＤＭＡ中止指令（ＤＭＡＥＮ
Ｄ）を出力する。続けて、新たな入力指示等に従って、
ＤＭＡコントローラ１０、音声入出力装置８−１〜８−
３をプログラムし（３−１５）、再びＤＭＡ動作を再開
すべく３−１６に進み、上述した３−８と同様に図５の
インタラプトルーチンを実行した後、３−９へもどる。

【００６３】このように、ＣＰＵ１はプレイ／レコード
時にあっては、３−４〜３−８の初期設定を行なった後
は、３−９、３−１０、３−１２、３−１３更に３−１
４〜３−１６をくりかえし実行し、キーボード４での変
更指示（例えばあるトラックについてポーズ（Ａ／Ｄ、
Ｄ／Ａの中断）あるいはパンチイン／アウト（Ａ／Ｄ、
Ｄ／Ａの動作の切換）等）や、編集時に得たコントロー
ルデータの変化に応答して、即時にＤＭＡ転送制御を中
断し、プログラムを変更した上で、再び同様の処理を実
行するように動作する。

【００６４】３−２において、ＣＰＵ１が現在、イベン
ト処理モードにあると判断すると、３−２から３−１７
に進み、ディスク１２に記憶されている音声データをイ
ベント化する。イベント化とは、手動指定操作などによ
って時間軸上に連続した音声データを複数に区切り、各
区切られた音声データ（イベント）を識別するためのイ
ベント名、ディスクＩＤおよび区切られた区間を示すデ
ータ（スタートポイントとその長さ（ボリューム））を
作り出すことを意味する。イベント化に対応して、３−
１８においてイベントテーブル（図１１）が作成され
る。このイベントテーブル（ＥＴ）には、イベント名、
ディスクＩＤ、スタートポイントおよびボリュームが登
録される。ディスクＩＤ、スタートポイントおよびボリ
ュームは、当該イベントが記憶されるディスク１２のス
タートアドレスおよびイベント長に相当する。

【００６５】次いで３−１９において、前記イベントテ
ーブルに基づいてイベントシーケンステーブルＥＳＴ
（図１３）が作成される。次に３−２０において、エリ
アデータ設定のサブルーチン（その詳細は後述する）が
実行された後、ＥＳＴの作成の終了が３−２１で検出さ
れると、ＣＰＵ１は３−１において再びキー入力を調べ
る。

【００６６】３−２において、ＣＰＵ１が現在、編集
（ＥＤＩＴ）モードにあると判断すると、３−２から３
−２２に進み、編集するトラックやポイント、どのよう
な編集をするのか（例えば、ある時間指定したポイント
に録音した音のタイミングを前後にずらしたり、修正、
削除したりすること）をＣＰＵ１は判断し、各種編集作
業を実行する（３−２３）。この編集作業は、特には詳
述しないが、デバイスコントローラ１１とＤＭＡコント
ローラ１０とに対するディスク１２からの読み出しアク
セスポイントのプログラムや、ＲＡＭ３への転送、ＲＡ
Ｍ３を用いての各種編集、そして編集後のデジタル音声
データのディスク１２への再格納作業、アクセスポイン
トの指定等を、ＣＰＵ１の制御下で実行する。３−２４
において編集作業の終了が検出されると、ＣＰＵ１は、
３−１において再びキー入力を調べる。

【００６７】次に図４を参照して、図３におけるステッ
プ３−２０のエリアデータ設定のサブルーチンの詳細に
ついて説明する。最初にステップ４−１において各トラ
ックの光磁気ディスク１２−２のイベントの比率が求め
られる。例えば図１３のＥＳＴに示すトラック１の場
合、ＥＳＴインデックス０から８までの各イベント番号
が示すイベントテーブル（図１１）が検査される。ＥＳ
Ｔインデックスが０のイベント番号は２１であるから、
このイベント番号２１のＩＤを図１１より判定すると０
である。即ち、イベント番号２１のイベントは光磁気デ
ィスク１２−２ではなく、ハードディスク１２−１に記
録されている。次のＥＳＴインデックス１のイベント番
号は９であり、図１１よりこのイベント番号が記録され
ているディスクを判定すると、そのＩＤが０１であるか
ら光磁気ディスク１２−２となる。そこで、このイベン
ト番号９の容量（長さ）を図１１のイベントテーブルの
ｖｏｌから求める。即ちこの場合の容量は９６７５ｈと
なる。

【００６８】以下同様にして、トラック１に記録されて
いる各イベントのうち、光磁気ディスク１２−２に記録
されているイベントの容量を求める。この実施例の場
合、図１３において丸印を付して示したイベント（即
ち、イベント番号９と１０）が光磁気ディスク１２−２
に記録されている。イベント番号１０の容量は、図１１
より１００００ｈであるから、トラック１のイベントの
うち、光磁気ディスク１２−２に記録されているイベン
トの総容量は次のようになる。 ９６７５ｈ×３＋１００００ｈ＝２３４５Ｆｈ

【００６９】いま、仮りに各トラック１乃至トラック３
の総容量（合計サンプル数）は同一であり、いずれも４
７８ＢＥであるとすると、トラック１の光磁気ディスク
１２−２に記録されているデータの比率Ｍｅは、次式で
示される。 Ｍｅ＝２３４５Ｆｈ／４７８ＢＥｈ＝０．５

【００７０】図１３に示すように、トラック２のイベン
トはすべてハードディスク１２−１に記録されており、
トラック３においてはイベント番号１０のイベントのみ
が光磁気ディスク１２−２に記録され、その他のイベン
トはすべてハードディスク１２−１に記録されているも
のとすると、トラック２とトラック３のイベント比率Ｍ
ｅ₂，Ｍｅ₃は次のようになる。 Ｍｅ₂＝０／４７８ＢＥｈ＝０ Ｍｅ₃＝１００００ｈ／４７８ＢＥｈ＝０．２２

【００７１】このようにして各トラックＴｒ１乃至Ｔｒ
３の光磁気イベント比率Ｍｅ₁乃至Ｍｅ₃が求められた
後、４−２において各トラックのバッファ比率が次のよ
うにして求められる。即ち、ある条件での光磁気ディス
ク１２−２の平均データ転送バンド幅（これについては
後述する）をＢとするとき、次の式から各トラックのア
クセス負荷を求める。 アクセス負荷＝１／（１×（１−Ｍｅ）＋Ｂ×Ｍｅ）

【００７２】トラック１においてはＭｅ＝０．５であ
り、Ｂは後述するように、例えば０．４４であるとする
と、アクセス負荷は次のようにして求められる。 １／（０．５＋０．４４×０．５）＝１．４４

【００７３】この数字が意味するのは、ハードディスク
１２−１上のデータを再生する場合と同じだけのアクセ
スオーバーヘッド吸収能力を持つためには、光磁気ディ
スク１２−２上にアクセスする場合においてはハードデ
ィスク１２−１をアクセスする場合に比べて１．４４倍
の容量を持たなければならないことを意味している。同
様にして、トラック２およびトラック３におけるアクセ
ス負荷を求めると、１または１．１４となる。これらの
アクセス負荷がそのままバッファ容量の比率になる。

【００７４】ここで平均データ転送バンド幅について説
明すると、これはアクセスオーバーヘッドを考慮したデ
ータの転送能力を意味するため、アクセス発生条件によ
って異なった値となる。いま、ハードディスク１２−１
および光磁気ディスク１２−２のデータ転送の最大転送
バンド幅（アクセスが終了した後の転送幅）を１．５Ｍ
ｂｙｔｅ／Ｓとし、ハードディスク１２−１の平均アク
セス時間を１５ｍｓ、光磁気ディスク１２−２の平均ア
クセス時間を５０ｍｓとする。このアクセス条件を２０
Ｋｂｙｔｅごとのデータブロックを単位としてアクセス
するものとすると、データブロックを転送し終えるのに
必要な時間は、ハードディスク１２−１の場合、アクセ
スに１５ｍｓを要し、データ転送に２０Ｋ／１．５Ｍ＝
１３．３ｍｓ必要となるため、合計２８ｍｓの時間が必
要になる。従って、実質の転送バンド幅は２０Ｋｂｙｔ
ｅ／２８ｍｓ＝７１４Ｋｂｙｔｅ／Ｓとなる。これが上
述した条件におけるハードディスク１２−１の平均デー
タ転送バンド幅となる。

【００７５】同様に、光磁気ディスク１２−２における
平均データ転送バンド幅は、２０Ｋｂｙｔｅ／６３ｍｓ
＝３１７Ｋｂｙｔｅ／Ｓとなる。その結果、光磁気ディ
スク１２−２のハードディスク１２−１に対するバンド
幅比率は、 ３１７／７１４＝０．４４ となる。このディスク１２への平均的なアクセス単位を
小さく見積もるほどデバイスのアクセスオーバーヘッド
の差が顕著に現れるので、実現したシステムの個々の構
成部品の性能、制御方法などに応じて見積もるようにす
ることが好ましい。尚、アクセスオーバーヘッドにはＣ
ＰＵ１が転送のためのデータの設定なども考慮して定め
ると、より正確になる。

【００７６】以上のようにしてバッファの比率が求めら
れたとき、次に４−３においてエリアデータの生成を行
なう。即ち、４−２で演算して求めた比率と、バッファ
９−１乃至９−３に割り付けられたアドレスから、バッ
ファ９−１乃至９−３のエリアデータを割り出す。さら
に４−４においてＤＭＡコントローラ１０のエリアデー
タレジスタ１１１を設定する。その後、メインルーチン
に戻る。

【００７７】＜音声入出力装置８−１〜８−３の動作＞
次に図７を参照して、音声入出力装置８−１〜８−３の
動作状態を説明する。このフローチャートは、マイクロ
プログラム制御によるものであっても、ハードロジック
制御によるものであってもよく、機能実現手段は種々選
択できる。

【００７８】さて、７−１において、ＣＰＵ１から当該
音声入出力装置の指定信号ＣＳが到来している（アクテ
ィブとなっている）か否かジャッジし、ＹＥＳならば７
−２において、ＣＰＵ１より動作状態（レコード、プレ
イ、ストップ等）が設定される。これは図３のＣＰＵ１
のメインルーチンの中の３−５、３−１５に応答してな
される。

【００７９】そして、７−１においてＮＯの判断がなさ
れると、７−３において、当該音声入出力装置８−１〜
８−３がレコード状態であるのかプレイ状態であるのか
判断し、レコード状態と判断されると、７−３から７−
４〜７−９の処理へ進み、プレイ状態と判断されると７
−１０〜７−１５の処理へ進む。

【００８０】先ずレコード状態に設定された音声入出力
装置（いまの場合音声入出力装置８−２、８−３）の動
作を説明する。７−４において、サンプリング時刻とな
ったか否か判断し、サンプリング時刻となるまで、この
７−４をくりかえす。なお、サンプリング時刻の判断
は、音声入出力装置８−１〜８−３内部に夫々ハードタ
イマーをもってその出力によって行ってもよく、あるい
は共通なハードタイマーを設けてその出力に従って各音
声入出力装置が動作するようにしてもよい。後の説明か
らも理解されるとおり、各音声入出力装置８−１〜８−
３のサンプリング周波数を別々にすることも可能であ
る。

【００８１】さて、７−４において、ＹＥＳの判断がな
されると、与えられるアナログ音声信号は、サンプルホ
ールド（Ｓ／Ｈ）され、Ａ／Ｄ変換される。続いて、７
−６において、ＤＭＡコントローラ１０に対してＤＭＡ
転送要求ＤＲＱをアクティブにして出力する。

【００８２】ＤＭＡコントローラ１０は、この要求信号
ＤＲＱを受けとり、ＤＭＡ転送を行うべく、その回答信
号ＤＡＫを出力する。従って、音声入出力装置８−１〜
８−３（いまの場合レコード状態である音声入出力装置
８−２又は８−３）は、７−７の判断がＹＥＳとなる
と、７−８に進み、Ａ／Ｄ変換して得たデジタル音声デ
ータをデータバスに出力し、対応するバッファ９−１〜
９−３（いまの場合バッファ９−２又は９−３）へ送
る。そして、７−９にて、ＤＭＡ転送要求ＤＲＱをイン
アクティブにする。従って、いまの場合、音声入出力装
置８−２、８−３にあっては、サンプリング周期毎に、
外部から与えられるアナログ音声信号をデジタル音声信
号に変換し、後述するようにＤＭＡコントローラ１０に
て夫々指定されるバッファ９−２、９−３のカレントア
ドレスに転送する（図１０参照）。

【００８３】また、７−３においてプレイ状態と判断さ
れると、７−１０に進み、ＤＭＡコントローラ１０に対
しＤＭＡ転送要求ＤＲＱをアクティブにし、ＤＭＡコン
トローラ１０から回答信号ＤＡＫの到来を待って（７−
１１）、データバス上のデジタル音声データを取込み
（７−１２）、上記要求ＤＲＱをインアクティブにする
（７−１３）。このときのＤＭＡコントローラ１０の動
作は後述するが、いまの場合、図９に示すとおり、Ｔｒ
１に対応するバッファ９−１のカレントアドレスの内容
（これはすでにディスク１２のＴｒ１のエリアの内容が
転送記録されている）が、以上の操作で音声入出力装置
８−１に入力設定されることになる。そして、サンプリ
ング時刻となったか否か判断する（７−１４）。このサ
ンプリング時刻の到来の検出は、７−４において述べた
ことと同じである。

【００８４】そして、７−１４でＹＥＳとなると７−１
５に進み、Ｄ／Ａ変換及びローパスフィルタリングを実
行した上でアナログ音声信号を外部に出力する。

【００８５】以上レコード状態の場合と、プレイ状態の
場合との１つのサンプリング時刻における動作を説明し
たが、７−９、７−１５の各処理の終了後７−１にもど
り、以下同様にして次々とサンプリング時刻に対する処
理を実行する。

【００８６】＜ＤＭＡコントローラ１０の動作＞次に、
図８を参照してＤＭＡコントローラ１０の動作を説明す
る。この図８のフローチャートは、図２のサービスコン
トローラ１０８がマイクロプログラム制御で動作するの
を表わしているとしてもよく、あるいは、ハードロジッ
クでＤＭＡコントローラ１０が機能実現をしているとし
てもよい。

【００８７】先ず、８−１においてＣＰＵ１からの指定
信号ＣＳが到来している（アクティブとなっている）か
否か判断し、ＹＥＳならば、リード信号ＲＤ、ライト信
号ＷＲのいずれがＣＰＵ１から与えられているか判断
（８−２）し、リード信号ＲＤならば８−３に進み、ア
ドレスバスを介して与えられるアドレス信号にて指定さ
れるレジスタ１０４、１０５の内容をデータバスを介し
て出力してＣＰＵ１がリードできるようにし、逆にライ
ト信号ＷＲならば８−４に進み、指定したレジスタにデ
ータバスを介して所望のデータを入力設定することにな
る。この８−３、８−４の処理は、ＣＰＵ１のメインル
ーチンの３−５、３−１５などの処理に対応する。従っ
て、８−４の処理によって図２の各レジスタ１０４、１
０５には所望のデータがセットされることになる。

【００８８】そして、このようなＣＰＵ１からのＤＭＡ
コントローラ１０に対するアクセスやプログラムが終る
と指定信号ＣＳはインアクティブとされ、８−１から８
−５に処理は進むことになる。

【００８９】８−５では、各音声入出力装置８−１〜８
−３からＤＭＡ転送要求ＤＲＱ１〜ＤＲＱ３がきている
か、デバイスコントローラ１１からＤＭＡ転送要求ＤＲ
ＥＱ（ＤＲＱ４）がきているか判断し、もし、いずれか
から要求が来ていると８−６に進み、ＤＭＡ可能信号Ｄ
ＭＡＥＮＢを“１”に（アクティブ）にし、ＤＭＡユニ
ット内のアドレスバスとデータバスをＤＭＡコントロー
ラ１０が専有するようにし、ＣＰＵ１からのアクセスを
受け付けなくする。

【００９０】続いて、複数の要求に際しては、チャンネ
ルＣＨ１〜ＣＨ４の順の優先順位に従って、チャンネル
を選択する（８−７）。

【００９１】次に、アドレスレジスタ１０４のＣＨ４が
選択され、かつ、ＣＨ４に設けられた転送カウンタの値
が“０”であるか否かが判断される（８−８）。ここで
ＣＨ４が選択され、かつ、転送カウンタの値が“０”で
あれば、つまりＣＨ４により転送すべきデータ量だけの
転送が終了してしまった後は、転送要求があっても、転
送を行わずに８−５にもどり、８−５〜８−８のルーチ
ンを繰り返す。そしてＣＨ４が選択されていないか、ま
たはＣＨ４が選択されていても転送カウンタの値が
“０”でなければ、選択したチャンネル（いま、例えば
ＣＨ２）のカレントアドレス（アドレスレジスタ１０４
のＣＨ２のカレントアドレスレジスタの内容）をアドレ
スバスに出力する（８−９）。そして選択したチャンネ
ル（いま、例えばＣＨ２）のコントロールレジスタ１０
５の内容を参照し、ＤＭＡ転送をいずれの方向へ行うか
決定し（８−１０）、もしバッファ９−１〜９−３から
他の要素（Ｉ／Ｏ）への転送なら８−１１から８−１２
へ進んで、バッファ９−１〜９−３のうちの選択してい
るバッファに対しリード信号ＲＤを与え、逆に他の要素
（Ｉ／Ｏ）からバッファ９−１〜９−３への転送ならば
８−１３に進み、当該バッファに対してライト信号ＷＲ
を与える。

【００９２】しかる後、回答信号ＤＡＫをアクティブに
する（８−１４）。その結果、いまの場合、Ｔｒ２の音
声入出力装置８−２は、７−７、７−８（図７）の処理
によって、サンプリングした音声データをデータバスに
送出し、バッファ９−２のカレントアドレスのエリア
に、ＤＭＡコントローラ１０が書込むことになる（図１
０参照）。

【００９３】８−１５では、データ転送が終了したの
で、上記リード信号ＲＤ又はライト信号ＷＲ、回答信号
ＤＡＫをインアクティブにし、８−１６で当該チャンネ
ル（いまＣＨ２）のカレントアドレス（図２のアドレス
レジスタ１０４内）の内容を＋１とし、バッファの最終
アドレス到達の後はバッファ開始アドレスにリセットさ
せる。この８−１６の動作により、バッファ９−１〜９
−３に対して新たなサンプリング音声データが書込まれ
る都度、あるいは新たに音声データが読出される都度、
アップカウントまたはバッファ開始アドレスにリセット
されることになる。そして、８−１６の処理の後、８−
１へもどる。

【００９４】先程の状態では、Ｔｒ２とＴｒ３との音声
入出力装置８−２、８−３よりデータ転送要求がＤＭＡ
コントローラ１０に対してなされており、これまでにＴ
ｒ２についてのみデータ転送の実行をしたのであるから
続く８−５においてはＹＥＳの判断がなされる。以下Ｔ
ｒ３に関して、音声入出力装置８−３からバッファ９−
３の方向へのデータ転送が、８−７〜８−１１、８−１
３〜８−１６を実行することにより上記した場合と同様
にしてなされる。

【００９５】このようなデータ転送が完了すると８−５
から８−１７に進み、ＤＭＡ可能信号を“０”（インア
クティブ）にして、ＤＭＡユニット内のデータバス、ア
ドレスバスをＤＭＡコントローラ１０が専有するのを中
止し、ＣＰＵ１からのアクセスを受付けられるようにす
る。

【００９６】以上Ｔｒ２、Ｔｒ３に関し、音声入出力装
置８−２、８−３から夫々対応するバッファ９−２、９
−３へのデータ転送について説明したが、Ｔｒ１につい
ては、逆に、バッファ９−１から音声入出力装置８−１
へのデータ転送がＤＭＡコントローラ１０によってなさ
れる。

【００９７】ＣＰＵ１は、動作中のトラックに対応する
バッファ９−１〜９−３とディスク１２との間のデータ
転送を各トラック毎に順番に行うようになり、各トラッ
ク毎に、前回のデータ転送（ブロック転送）に続くデー
タ転送を行うようになる。図１０の例では、例えばＴｒ
１については、ディスク１２から、図示のスタートアド
レス（ＣＨ１）とカレントアドレス（ＣＨ１）の間の空
白部分に対応するデータ量の転送をこれから行うように
なる（他のトラックについてもデータ転送の方向は逆で
あるが、同様の制御によることは明らかである）。な
お、プレイモードのバッファ（９−１が該当）およびレ
コードモードのバッファ（９−２、９−３が該当）では
斜線部分が音声入力されたデータ部分に対応する。

【００９８】ＤＭＡコントローラ１０では、８−５にお
いてデバイスコントローラ１１から転送要求があること
を検知すると、上記した場合と同様にして、８−６〜８
−１０を実行した後、バッファ９−１〜９−３からディ
スク１２方向へのデータ転送の要求か、ディスク１２か
らバッファ９−１〜９−３方向へのデータ転送の要求
か、８−１１において判断し、前者ならば８−１２へ、
後者ならば８−１３へ進んだ後、８−１４〜８−１６の
各処理を実行する。このとき、１回の転送操作で、例え
ば１サンプル分のデジタル音声データの転送がなされる
ので、この８−５〜８−１６の動作を複数回くりかえし
実行して、ブロック転送がなされる。このディスク１２
とバッファ９−１〜９−３とのデータ転送については、
デバイスコントローラ１１の動作も大きく関連するの
で、後に更に説明する。

【００９９】そして、ＤＭＡ転送が完了すると、要求信
号ＤＲＱ１〜４が到来しなくなり、８−５から８−１７
へ進み、ＤＭＡ可能信号ＤＭＡＥＮＢを“０”（インア
クティブ）とする。

【０１００】＜デバイスコントローラ１１の動作＞次
に、図９を参照してデバイスコントローラ１１の動作を
説明する。このデバイスコントローラ１１は、ハードロ
ジックによっても、マイクロプログラム制御によっても
よく、いずれにしても図９の動作フローを機能実現す
る。

【０１０１】まず、ＣＰＵ１から指定信号ＣＳが与えら
れているか判断する（９−１）。ＮＯの場合は元に戻る
が、ＹＥＳの場合は９−２に進み、ＣＰＵ１からリード
信号ＲＤが与えられているか、ライト信号ＷＲが与えら
れているか判断し、リード時には９−３でデバイスコン
トローラ１１内部の指定データ（アドレスレジスタの内
容等）をデータバスを介してＣＰＵ１へ出力する。

【０１０２】また、ライト信号ＷＲが与えられていると
きは９−２から９−４に進み、今回ＤＭＡコントローラ
１０のチャンネルＣＨ４にてＤＭＡ転送するバッファと
ディスク１２とのデータ転送方向を設定し、９−５に
て、アクセスするディスク１２のアクセスポイントを設
定する。これは、ＣＰＵ１がＲＡＭ３から得ている当該
トラックのアクセスポインタによる。

【０１０３】続いて９−６において、転送データ数（デ
ジタル音声データ数）をデバイスコントローラ１１の内
部カウンタに設定する。

【０１０４】このように、９−４〜９−６を実行するこ
とによってＣＰＵ１の制御のもとでデバイスコントロー
ラ１１はプログラムされ、その後デバイスコントローラ
１１はＤＭＡコントローラ１０に対しデータ転送の要求
をする（９−７）。このことからも理解されるとおり、
ＣＰＵ１は、デバイスコントローラ１１からインタラプ
ト信号ＩＮＴを受けると、次のトラックに対応する（つ
まり、いまＴｒ１〜Ｔｒ３は全て動作中とすると、Ｔｒ
１、Ｔｒ２、Ｔｒ３、Ｔｒ１、……の順で）ＤＭＡ転送
の設定、制御をＤＭＡコントローラ１０に対し実行し、
デバイスコントローラ１１をプログラムする。その後、
ＣＰＵ１はデバイスコントローラ１１とＤＭＡコントロ
ーラ１０とから離れて、相互のインタラクションで実際
のＤＭＡ転送を実行させる。

【０１０５】デバイスコントローラ１１は、９−７の次
に９−８へ進み、ＤＭＡコントローラ１０から回答信号
ＤＡＣＫ（ＤＡＫ４）を受けとる（図８、８−１４参
照）まで９−８を繰り返す。９−８の判断がＹＥＳとな
ると９−９に進み、ＤＭＡコントローラ１０のＣＨ４の
動作によって、１サンプルのデジタル音声データの転送
が行われ、９−６にて設定した転送カウンタを１だけダ
ウンカウントする（９−１０）。続く９−１１におい
て、予め設定していた転送データ数分のデータ転送が完
了したか上記転送カウンタの内容に従ってジャッジし、
ＮＯならば再び９−８へ戻る。従って、ＤＭＡコントロ
ーラ１０においては、デバイスコントローラ１１から設
定したデータ数の転送（ブロック転送）が終了するま
で、転送要求ＤＲＱ４を続けて受けとることになり、こ
の転送要求に従って８−５〜８−１６の処理（図８）を
実行し、それに応答する形でデバイスコントローラ１１
側では９−８〜９−１１の処理を実行する。

【０１０６】そして、転送終了が９−１１にて判断され
ると、９−１２に進み、デバイスコントローラ１１から
ＤＭＡコントローラ１０に対してのデータ転送の要求Ｄ
ＲＥＱ（ＤＲＱ４）を“０”（インアクティブ）とす
る。そして、次のトラックに関してディスク１２とバッ
ファ９−１〜９−３のいずれかとのデータ転送を行わせ
るために、デバイスコントローラ１１はＣＰＵ１へイン
タラプト信号ＩＮＴを与える（９−１３）。これに応答
して、ＣＰＵ１はインタラプトルーチン（図５）を実行
することは上述したとおりである。

【０１０７】以上の実施例においては、トラック１乃至
３の総再生時間長を同一としたが、この値が異なる場合
においては次のように処理することもできる。即ち、図
４に示した処理を所定の時間間隔ごとに行ない、例えば
最初の５秒は第１のバッファ比率、次の５秒間において
は第２のバッファ比率というふうに算出し、再生開始
後、その区間ごとに先に求めたデータに対応してエリア
を変更するようにすることができる。このようにすれば
トラックごとの再生時間長が異なる場合、即ち、トラッ
ク数が変動する場合にも適用が可能となる。このような
場合は、エリアデータバッファ１１２に、所定時間毎の
各バッファのトップ、テイルのアドレスデータをストア
しておき、これをデータ転送における最適なタイミング
でエリアデータレジスタ１１１に設定することで実現す
る。

【０１０８】

【発明の効果】以上のように請求項１に記載のデジタル
レコーダによれば、アクセス時間の速い第１の外部記録
手段より再生される情報と、アクセス時間の遅い第２の
外部記録手段より再生される情報の比率を演算し、その
演算結果に対応して一時記憶手段の領域の割合を設定す
るようにしたので、一時記憶手段を効率的に利用するこ
とができる。従って、一時記憶手段の容量を小さくし、
装置を低コスト化することが可能となる。

【０１０９】また請求項２に記載のデジタルレコーダに
よれば、一時記憶手段の領域の割合の設定を所定の時間
ごとに行なうようにしたので、トラックごとに再生時間
長が異なる場合においても適用が可能となる。

【図面の簡単な説明】

【図１】本発明のデジタルレコーダの一実施例の構成を
示すブロック図である。

【図２】図１におけるＤＭＡコントローラの一実施例の
構成を示すブロック図である。

【図３】図１のＣＰＵ１のメインの動作を説明するフロ
ーチャートである。

【図４】図３のステップ３−２０のより詳細な処理を説
明するフローチャートである。

【図５】図１のＣＰＵ１のインタラプトルーチンの動作
を説明するフローチャートである。

【図６】図５のステップ５−２のより詳細な処理を示す
フローチャートである。

【図７】図１の音声入出力装置８−１乃至８−３の動作
を説明するフローチャートである。

【図８】図１のＤＭＡコントローラ１０の動作を説明す
るフローチャートである。

【図９】図１のデバイスコントローラ１１の動作を説明
するフローチャートである。

【図１０】図１のデジタルレコーダの全体的な動作を示
す概念図である。

【図１１】図１の実施例におけるイベントテーブルの一
例を示した説明図である。

【図１２】図１の実施例におけるオリジナルレコーディ
ングデータのイベントシーケンステーブルの一例を示し
た説明図である。

【図１３】ユーザ定義のイベントシーケンステーブルの
一例を示した説明図である。

【図１４】カレントデータの一例を示した説明図であ
る。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ８−１乃至８−３ 音声入出力装置 ９−１乃至９−３ バッファ １０ ＤＭＡコントローラ １１ デバイスコントローラ １２−１ ハードディスク １２−２ 光磁気ディスク

Claims (2)

【特許請求の範囲】
1. 【請求項１】 デジタル信号が記録される第１の外部記
   録手段と、 デジタル信号が記録されるとともに、前記第１の外部記
   録手段より遅いアクセス時間を有する第２の外部記録手
   段と、 前記第１および第２の外部記録手段より再生されたデジ
   タル信号を一時的に記憶する複数の領域を有する一時記
   憶手段と、 前記第１の外部記録手段より再生される情報と前記第２
   の外部記憶手段より再生される情報の比率を演算する演
   算手段と、 前記演算手段の演算結果に対応して前記一時記憶手段の
   領域の割合を設定する設定手段とを備えることを特徴と
   するデジタルデコーダ。
2. 【請求項２】 前記設定手段は、前記一時記憶手段の領
   域の割合の設定を所定の時間毎に行なうことを特徴とす
   る請求項１に記載のデジタルデコーダ。