JPH0514689Y2 - - Google Patents
Info
- Publication number
- JPH0514689Y2 JPH0514689Y2 JP1985141476U JP14147685U JPH0514689Y2 JP H0514689 Y2 JPH0514689 Y2 JP H0514689Y2 JP 1985141476 U JP1985141476 U JP 1985141476U JP 14147685 U JP14147685 U JP 14147685U JP H0514689 Y2 JPH0514689 Y2 JP H0514689Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- smoothing
- diode
- inrush current
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009499 grossing Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000001629 suppression Effects 0.000 claims description 11
- 101000668170 Homo sapiens RNA-binding motif, single-stranded-interacting protein 2 Proteins 0.000 description 6
- 102100039690 RNA-binding motif, single-stranded-interacting protein 2 Human genes 0.000 description 6
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 5
- 101150105073 SCR1 gene Proteins 0.000 description 5
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 5
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 4
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
（考案の技術分野）
本考案は、交流入力を整流平滑する回路の突入
電流抑制回路に関するものである。
電流抑制回路に関するものである。
（従来技術とその問題点）
交流入力を整流、平滑して直流電圧を発生させ
る場合、一般に平滑用チヨークコイルは定常電流
値に対して設計されるので、交流入力印加後チヨ
ークが飽和して平滑用コンデンサには、かなり大
きな突入電流が流れる。これをさける為に従来
種々の突入電流抑制回路が用いられている。図１
ａ，ｂ及び図２に従来の回路例を示し、この動作
を次に説明する。
る場合、一般に平滑用チヨークコイルは定常電流
値に対して設計されるので、交流入力印加後チヨ
ークが飽和して平滑用コンデンサには、かなり大
きな突入電流が流れる。これをさける為に従来
種々の突入電流抑制回路が用いられている。図１
ａ，ｂ及び図２に従来の回路例を示し、この動作
を次に説明する。
図１ａにおいて、入力スイツチSW１をONに
した直後は、抵抗Ｒ１、整流器RECT（ダイオー
ドＤ１〜Ｄ４のブリツジ回路）、平滑用チヨーク
コイルＬ１を通じて平滑用コンデンサＣ１は徐々
に充電される。この時の最大充電電流は、ほぼ入
力電圧と抵抗Ｒ１の値で決定される。次に、平滑
用コンデンサＣ１が充分充電されたタイミングを
タイマーＴ１で測定して双方向サイリスタSCR
１を導通させ、抵抗Ｒ１を短絡し、負荷RLに直
流電力を供給するように動作する。
した直後は、抵抗Ｒ１、整流器RECT（ダイオー
ドＤ１〜Ｄ４のブリツジ回路）、平滑用チヨーク
コイルＬ１を通じて平滑用コンデンサＣ１は徐々
に充電される。この時の最大充電電流は、ほぼ入
力電圧と抵抗Ｒ１の値で決定される。次に、平滑
用コンデンサＣ１が充分充電されたタイミングを
タイマーＴ１で測定して双方向サイリスタSCR
１を導通させ、抵抗Ｒ１を短絡し、負荷RLに直
流電力を供給するように動作する。
図１ｂの例は、交流入力を整流した後に突入電
流抑制回路を備えたもので、図１ａで用いられた
双方向サイリスタSCR１が図１ｂではサイリス
タSCR２になつている。しかし、この様な構成
では整流器RECTと直列に半導体素子SCR１又は
SCR２が接続される為、この素子の電圧降下に
より損失が増加し、電力効率を低下させる欠点が
ある。
流抑制回路を備えたもので、図１ａで用いられた
双方向サイリスタSCR１が図１ｂではサイリス
タSCR２になつている。しかし、この様な構成
では整流器RECTと直列に半導体素子SCR１又は
SCR２が接続される為、この素子の電圧降下に
より損失が増加し、電力効率を低下させる欠点が
ある。
次に、図２について説明する。この従来例は、
図１ａ，ｂに示したSCR１，SCR２の代りに継
電器を使用するもので、タイマーＴ１の接点ｔ１
により継電器MC１を励磁し、その接点mc１で
抵抗Ｒ１を短絡する。この例では、図１ａ，ｂの
例と比べ電力損失は少ないという長所はあるが、
入力主回路に機械的接点を使用するので、入力電
圧、電流が大きい場合などには信頼性の点で問題
がある。
図１ａ，ｂに示したSCR１，SCR２の代りに継
電器を使用するもので、タイマーＴ１の接点ｔ１
により継電器MC１を励磁し、その接点mc１で
抵抗Ｒ１を短絡する。この例では、図１ａ，ｂの
例と比べ電力損失は少ないという長所はあるが、
入力主回路に機械的接点を使用するので、入力電
圧、電流が大きい場合などには信頼性の点で問題
がある。
（考案の目的）
本考案は、このような従来技術の欠点を除くと
共に、長所だけを活用した突入電流抑制回路を提
供するものである。
共に、長所だけを活用した突入電流抑制回路を提
供するものである。
（考案の構成と作用）
以下本考案について詳細に説明する。
図３に本考案による回路例を示す。本考案では
入力整流回路の一部を突入電流抑制回路として使
用するもので、交流電圧を整流ブリツジ回路のダ
イオードＤ１〜Ｄ４で整流し、その後平滑用コン
デンサＣ１又は平滑用チヨークコイルＬ１と平滑
用コンデンサＣ１で平滑する整流平滑回路におい
て、この整流ブリツジ回路の少なくとも対向しな
い二辺をそれぞれダイオードと突入電流を抑制す
る抵抗との直列回路、例えばダイオードＤ３，Ｄ
４と抵抗Ｒ３，Ｒ４との直列回路とし、更にこの
ダイオードＤ３，Ｄ４と抵抗Ｒ３，Ｒ４とによる
各々の直列回路に対し並列に前記ダイオードＤ
３，Ｄ４と同極性方向にサイリスタSCR３，
SCR４をそれぞれ設け、交流電圧印加により前
記平滑用コンデンサＣ１が充電された後前記サイ
リスタSCR３，SCR４に点弧信号を継続して与
えて動作状態と成し全位相導通形の整流ブリツジ
回路として使用するように構成されている。
入力整流回路の一部を突入電流抑制回路として使
用するもので、交流電圧を整流ブリツジ回路のダ
イオードＤ１〜Ｄ４で整流し、その後平滑用コン
デンサＣ１又は平滑用チヨークコイルＬ１と平滑
用コンデンサＣ１で平滑する整流平滑回路におい
て、この整流ブリツジ回路の少なくとも対向しな
い二辺をそれぞれダイオードと突入電流を抑制す
る抵抗との直列回路、例えばダイオードＤ３，Ｄ
４と抵抗Ｒ３，Ｒ４との直列回路とし、更にこの
ダイオードＤ３，Ｄ４と抵抗Ｒ３，Ｒ４とによる
各々の直列回路に対し並列に前記ダイオードＤ
３，Ｄ４と同極性方向にサイリスタSCR３，
SCR４をそれぞれ設け、交流電圧印加により前
記平滑用コンデンサＣ１が充電された後前記サイ
リスタSCR３，SCR４に点弧信号を継続して与
えて動作状態と成し全位相導通形の整流ブリツジ
回路として使用するように構成されている。
図３において、入力スイツチSW１をONにす
ると平滑用コンデンサＣ１はダイオードＤ１、平
滑用チヨークコイルＬ１、コンデンサＣ１、ダイ
オードＤ４、抵抗Ｒ４（他の半サイクルではＤ
２，Ｌ１，Ｃ１，Ｄ３，Ｒ３）の回路を通じて
徐々に充電される。この時の最大電流は、入力電
圧と抵抗Ｒ３，Ｒ４の値によつて決定される。平
滑用コンデンサＣ１が充分充電されると、従来の
回路と同様にタイマーＴ１によりサイリスタ
SCR３，SCR４が導通され、これらのサイリス
タSCR３，SCR４を通じて負荷RLに電力を供給
する。
ると平滑用コンデンサＣ１はダイオードＤ１、平
滑用チヨークコイルＬ１、コンデンサＣ１、ダイ
オードＤ４、抵抗Ｒ４（他の半サイクルではＤ
２，Ｌ１，Ｃ１，Ｄ３，Ｒ３）の回路を通じて
徐々に充電される。この時の最大電流は、入力電
圧と抵抗Ｒ３，Ｒ４の値によつて決定される。平
滑用コンデンサＣ１が充分充電されると、従来の
回路と同様にタイマーＴ１によりサイリスタ
SCR３，SCR４が導通され、これらのサイリス
タSCR３，SCR４を通じて負荷RLに電力を供給
する。
即ち本考案によれば、従来の回路に比べ、突入
電流抑制回路を入力整流素子が兼ねる為、突入電
流抑制回路をつけない場合と、ほぼ同じ損失で回
路を構成することができる。又、主回路に機械的
接点を有しないので信頼性も高い。
電流抑制回路を入力整流素子が兼ねる為、突入電
流抑制回路をつけない場合と、ほぼ同じ損失で回
路を構成することができる。又、主回路に機械的
接点を有しないので信頼性も高い。
なお、前記実施例では整流ブリツジ回路の少な
くとも対向しない二辺をダイオードＤ３，Ｄ４が
設けられている辺を二辺とし、このダイオードＤ
３，Ｄ４に直列に突入電流を抑制する抵抗Ｒ３，
Ｒ４をそれぞれ設けると共に、このダイオードＤ
３，Ｄ４と抵抗Ｒ３，Ｒ４とによる各々の直列回
路に対し並列に前記ダイオードと同極性方向にサ
イリスタSCR３，SCR４をそれぞれ設けたもの
であるが、他の二辺としてダイオードＤ１とＤ２
が設けられている辺を二辺として、前記したダイ
オード、抵抗、サイリスタの直並列回路として構
成してもよいし、更にはこのような回路構成をダ
イオードＤ１とＤ３、或いはダイオードＤ２とＤ
４の組合せの二辺、即ち整流ブリツジ回路の対向
しない二辺に設けても同様な作用効果を奏するも
のである。勿論必要に応じてダイオードＤ１〜Ｄ
４が設けてある全辺を、前記したダイオード、抵
抗、サイリスタの直並列回路として構成すること
も可能である。
くとも対向しない二辺をダイオードＤ３，Ｄ４が
設けられている辺を二辺とし、このダイオードＤ
３，Ｄ４に直列に突入電流を抑制する抵抗Ｒ３，
Ｒ４をそれぞれ設けると共に、このダイオードＤ
３，Ｄ４と抵抗Ｒ３，Ｒ４とによる各々の直列回
路に対し並列に前記ダイオードと同極性方向にサ
イリスタSCR３，SCR４をそれぞれ設けたもの
であるが、他の二辺としてダイオードＤ１とＤ２
が設けられている辺を二辺として、前記したダイ
オード、抵抗、サイリスタの直並列回路として構
成してもよいし、更にはこのような回路構成をダ
イオードＤ１とＤ３、或いはダイオードＤ２とＤ
４の組合せの二辺、即ち整流ブリツジ回路の対向
しない二辺に設けても同様な作用効果を奏するも
のである。勿論必要に応じてダイオードＤ１〜Ｄ
４が設けてある全辺を、前記したダイオード、抵
抗、サイリスタの直並列回路として構成すること
も可能である。
（考案の効果）
このように本考案によれば、余分な電力損失を
伴わず、簡単な回路により信頼性の高い交流入力
突入電流抑制回路が構成できる。特に入力電流が
大きな場合など、従来の突入電流抑制回路での損
失は極めて大きく、本考案による損失低減の効果
はさらに大きくなる。
伴わず、簡単な回路により信頼性の高い交流入力
突入電流抑制回路が構成できる。特に入力電流が
大きな場合など、従来の突入電流抑制回路での損
失は極めて大きく、本考案による損失低減の効果
はさらに大きくなる。
図１ａ，ｂ及び図２は従来の突入電流抑制回路
を示す回路図、図３は本考案の実施例を示す回路
図である。 SW１……交流入力スイツチ、SCR１……双方
向サイリスタ、SCR２，SCR３，SCR４……サ
イリスタ、Ｌ１……平滑用チヨークコイル、Ｄ
１，Ｄ２，Ｄ３，Ｄ４……ダイオード、Ｃ１……
平滑用コンデンサ、Ｒ１，Ｒ３，Ｒ４……抵抗、
RL……負荷、Ｔ１……タイマー、MC１……継
電器。
を示す回路図、図３は本考案の実施例を示す回路
図である。 SW１……交流入力スイツチ、SCR１……双方
向サイリスタ、SCR２，SCR３，SCR４……サ
イリスタ、Ｌ１……平滑用チヨークコイル、Ｄ
１，Ｄ２，Ｄ３，Ｄ４……ダイオード、Ｃ１……
平滑用コンデンサ、Ｒ１，Ｒ３，Ｒ４……抵抗、
RL……負荷、Ｔ１……タイマー、MC１……継
電器。
Claims (1)
- 交流電圧を整流ブリツジ回路で整流し、その後
平滑用コンデンサ又は平滑用チヨークコイルと平
滑用コンデンサで平滑する整流平滑回路におい
て、前記整流ブリツジ回路の少なくとも対向しな
い二辺をそれぞれダイオードと突入電流を抑制す
る抵抗との直列回路とし、かつこのダイオードと
抵抗との各直列回路に対し並列に前記ダイオード
と同極性方向にサイリスタをそれぞれ設け、交流
電圧印加により前記平滑用コンデンサが充電され
た後前記サイリスタに点弧信号を継続して与えて
動作状態と成し、全位相導通形の整流ブリツジ回
路として使用し得るように構成したことを特徴と
する突入電流抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985141476U JPH0514689Y2 (ja) | 1985-09-18 | 1985-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985141476U JPH0514689Y2 (ja) | 1985-09-18 | 1985-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251927U JPS6251927U (ja) | 1987-03-31 |
| JPH0514689Y2 true JPH0514689Y2 (ja) | 1993-04-19 |
Family
ID=31049293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985141476U Expired - Lifetime JPH0514689Y2 (ja) | 1985-09-18 | 1985-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514689Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2842896B2 (ja) * | 1989-07-15 | 1999-01-06 | 中部電力株式会社 | 異なるバンク間の変圧器の低圧側負荷切替方法 |
| JP6291432B2 (ja) * | 2015-02-04 | 2018-03-14 | 矢崎総業株式会社 | 突入電流抑制回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4915688U (ja) * | 1972-05-13 | 1974-02-08 |
-
1985
- 1985-09-18 JP JP1985141476U patent/JPH0514689Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4915688U (ja) * | 1972-05-13 | 1974-02-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251927U (ja) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514689Y2 (ja) | ||
| JPH03872Y2 (ja) | ||
| JP2522426B2 (ja) | インバ―タ装置 | |
| JP2599623B2 (ja) | 充電装置 | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JPH0724950Y2 (ja) | トランジスタ・コンバ−タ | |
| JPH034127Y2 (ja) | ||
| JP3063136B2 (ja) | ランプ点灯装置およびこれを用いた露光装置 | |
| JPH0127440Y2 (ja) | ||
| JPS6341288B2 (ja) | ||
| JPS6013278Y2 (ja) | 双対形サイリスタ整流装置 | |
| JPH0231914Y2 (ja) | ||
| JPS5828439Y2 (ja) | 断線検出装置 | |
| JPS63187589U (ja) | ||
| JPS60234474A (ja) | インバータ装置 | |
| JPS6138889U (ja) | 整流回路の突入電流抑制回路 | |
| JPS6232380U (ja) | ||
| JPS60132140U (ja) | スイツチング電源の保護回路 | |
| JPH03111143U (ja) | ||
| JPS60174492U (ja) | インバ−タの突入電流抑制装置 | |
| JPS61132079A (ja) | 直流電源装置 | |
| JPS6214983U (ja) | ||
| JPS61161968A (ja) | 整流回路装置 | |
| JPH0744823B2 (ja) | 直流負荷装置 | |
| JPS5911266B2 (ja) | インバ−タ装置 |