JPH0514421A - ビツト同期通信方式及び装置 - Google Patents
ビツト同期通信方式及び装置Info
- Publication number
- JPH0514421A JPH0514421A JP16117891A JP16117891A JPH0514421A JP H0514421 A JPH0514421 A JP H0514421A JP 16117891 A JP16117891 A JP 16117891A JP 16117891 A JP16117891 A JP 16117891A JP H0514421 A JPH0514421 A JP H0514421A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- bit
- transmission line
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】ビット同期通信方式における伝送路上の信号電
流の直流分の小さいパルス幅変調通信方式及び通信装置
を得る。 【構成】極性選択回路２はパルス幅変調信号ｂを極性選
択信号ｅに応じて正極性の変調信号と負極性の変調信号
に分離して出力し、バスドライバ３は正極性の変調信号
により一方向、負極性の変調信号により逆方向の電流を
出力し、バスレシーバ５は双極性の信号を受信して単極
性のビット同期パルス幅信号を出力し、選択信号発生回
路６はバスレシーバ５の出力を予め符号毎に定められた
ビット同期信号のパルス幅に応じて伝送路上に信号電流
の累積値が０に近づくように１ビット毎に変化する選択
信号ｅを出力する。 【効果】各通信装置を伝送路に対し直流的に絶縁するこ
とができ、ノイズに対し強い通信システムを構成でき、
また伝送路を介して各通信装置に直流電源を供給でき
る。
流の直流分の小さいパルス幅変調通信方式及び通信装置
を得る。 【構成】極性選択回路２はパルス幅変調信号ｂを極性選
択信号ｅに応じて正極性の変調信号と負極性の変調信号
に分離して出力し、バスドライバ３は正極性の変調信号
により一方向、負極性の変調信号により逆方向の電流を
出力し、バスレシーバ５は双極性の信号を受信して単極
性のビット同期パルス幅信号を出力し、選択信号発生回
路６はバスレシーバ５の出力を予め符号毎に定められた
ビット同期信号のパルス幅に応じて伝送路上に信号電流
の累積値が０に近づくように１ビット毎に変化する選択
信号ｅを出力する。 【効果】各通信装置を伝送路に対し直流的に絶縁するこ
とができ、ノイズに対し強い通信システムを構成でき、
また伝送路を介して各通信装置に直流電源を供給でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、ビット同期通信方式及
び装置に関し、特に単一伝送路により複数装置間で通信
を行なうＣＳＭＡ通信方式に関する。
び装置に関し、特に単一伝送路により複数装置間で通信
を行なうＣＳＭＡ通信方式に関する。
【０００２】
【従来の技術】従来のビット同期通信方式における通信
装置は、図６に示すように、ディジタルデータａを入力
して、ビット同期パルス幅変調信号ｂを出力するパルス
幅変調器１と、伝送路に接続され、他の通信装置の出力
と布線論理和されるように変調信号を出力するバスドラ
イバ３ａと、伝送路上の送信信号ｃを受信，増幅して、
ビット同期パルス幅受信信号ｄを出力するバスレシーバ
５ａと、受信信号ｄを入力して復調受信データｈを出力
するパルス幅復調器７と、入力データａと出力データｈ
とを比較する比較器８とを有していた。例えば「通信シ
ステム及び装置」特公平１−４５２５９号参照。
装置は、図６に示すように、ディジタルデータａを入力
して、ビット同期パルス幅変調信号ｂを出力するパルス
幅変調器１と、伝送路に接続され、他の通信装置の出力
と布線論理和されるように変調信号を出力するバスドラ
イバ３ａと、伝送路上の送信信号ｃを受信，増幅して、
ビット同期パルス幅受信信号ｄを出力するバスレシーバ
５ａと、受信信号ｄを入力して復調受信データｈを出力
するパルス幅復調器７と、入力データａと出力データｈ
とを比較する比較器８とを有していた。例えば「通信シ
ステム及び装置」特公平１−４５２５９号参照。
【０００３】次に、図６の動作を図７の波形図を参照し
て説明する。同一伝送路に接続する２つの通信装置が同
時に送信を開始した場合、第１の装置はデータ「１０」
ａ１，第２の装置はデータ「１１」ａ２を送信するとす
ると、パルス幅変調器１は、図の信号ｂ１，ｂ２に示す
ように、幅Ｔ１及びＴ２をもつ負のパルス信号を出力す
る。このパルス幅変調信号ｂ１，ｂ２は、布線論理和が
とられ、伝送路上には、パルス幅変調信号ｃが発生す
る。
て説明する。同一伝送路に接続する２つの通信装置が同
時に送信を開始した場合、第１の装置はデータ「１０」
ａ１，第２の装置はデータ「１１」ａ２を送信するとす
ると、パルス幅変調器１は、図の信号ｂ１，ｂ２に示す
ように、幅Ｔ１及びＴ２をもつ負のパルス信号を出力す
る。このパルス幅変調信号ｂ１，ｂ２は、布線論理和が
とられ、伝送路上には、パルス幅変調信号ｃが発生す
る。
【０００４】伝送路に接続するすべての通信装置は、バ
スレシーバ５ａを介して、パルス幅変調信号ｃの立下り
を検出することにより、パルス幅復調器７で予め定めら
れたパルス幅Ｔ３をもつ受信用ビットクロックＲＸＣを
生成し、このクロックＲＸＣの立下りにおいてパルス幅
変調信号をラッチすることによって、復調データｈを得
ている。なお、第２の通信装置は、送信データａ２と復
調データｈとを比較器８により比較し、これが異なって
いるので、次のビット以降の送信を中断する。第１の通
信装置は比較の結果一致するので、送信を継続し通信を
完了させている。
スレシーバ５ａを介して、パルス幅変調信号ｃの立下り
を検出することにより、パルス幅復調器７で予め定めら
れたパルス幅Ｔ３をもつ受信用ビットクロックＲＸＣを
生成し、このクロックＲＸＣの立下りにおいてパルス幅
変調信号をラッチすることによって、復調データｈを得
ている。なお、第２の通信装置は、送信データａ２と復
調データｈとを比較器８により比較し、これが異なって
いるので、次のビット以降の送信を中断する。第１の通
信装置は比較の結果一致するので、送信を継続し通信を
完了させている。
【０００５】
【発明が解決しようとする課題】上述した従来のビット
同期通信方式では、通信信号が図７の信号ｃのように直
流分をもつため、各通信装置を伝送路に対して直流的に
絶縁することができなかった。このため装置間のグラン
ド（接地）電位の変動や、電源ノイズに対して通信の信
頼度が悪化し易いという問題点があった。また、伝送路
を介して各通信装置に電源を供給する、給電型のＣＳＭ
Ａ通信システムを構成できないという問題点があった。
同期通信方式では、通信信号が図７の信号ｃのように直
流分をもつため、各通信装置を伝送路に対して直流的に
絶縁することができなかった。このため装置間のグラン
ド（接地）電位の変動や、電源ノイズに対して通信の信
頼度が悪化し易いという問題点があった。また、伝送路
を介して各通信装置に電源を供給する、給電型のＣＳＭ
Ａ通信システムを構成できないという問題点があった。
【０００６】本発明の目的は、このような問題を解決
し、信号線を直流的に絶縁し、通信の信頼度を高めたビ
ット同期通信方式およびその装置を提供することにあ
る。
し、信号線を直流的に絶縁し、通信の信頼度を高めたビ
ット同期通信方式およびその装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明のビット同期通信
方式の構成は、ビット同期パルス幅変調方式による変調
及び復調機能を有する複数の通信装置と、これら通信装
置が接続されている単一の伝送路とを備え、前記各通信
装置からの送信信号は前記伝送路によって布線論理和が
とられると共に、前記送信信号の極性は前記伝送路上に
電流の累積値が０に近づくように１ビット毎に変化する
ようにしたことを特徴とする。
方式の構成は、ビット同期パルス幅変調方式による変調
及び復調機能を有する複数の通信装置と、これら通信装
置が接続されている単一の伝送路とを備え、前記各通信
装置からの送信信号は前記伝送路によって布線論理和が
とられると共に、前記送信信号の極性は前記伝送路上に
電流の累積値が０に近づくように１ビット毎に変化する
ようにしたことを特徴とする。
【０００８】本発明のビット同期通信装置の構成は、デ
ィジタルデータを入力してビット同期パルス幅変調信号
を出力するパルス幅変調器と、このパルス幅変調器の出
力を極性選択信号に応じて正極性の変調信号および負極
性の変調信号に分離して出力する極性選択回路と、前記
正極性の変調信号により一方向の電流を出力し前記負極
性の変調信号により逆方向の電流を出力するバスドライ
バと、このバスドライバの出力の布線論理和をとるよう
に伝送路に結合する結合器と、前記布線論理和のとられ
た双極性の信号を受信して単極性のビット同期パルス幅
受信信号を出力するバスレシーバと、このバスレジーバ
からのビット同期パルス幅受信信号を入力して予め符号
毎に定められたビット同期信号のパルス幅に応じて前記
伝送路上の信号電流の累積値が０に近づくように１ビッ
ト毎に変化する選択信号を出力する選択信号発生回路
と、前記ビット同期パルス幅受信信号を入力して復調受
信データを出力するパルス幅復調器とを備えることを特
徴とする。
ィジタルデータを入力してビット同期パルス幅変調信号
を出力するパルス幅変調器と、このパルス幅変調器の出
力を極性選択信号に応じて正極性の変調信号および負極
性の変調信号に分離して出力する極性選択回路と、前記
正極性の変調信号により一方向の電流を出力し前記負極
性の変調信号により逆方向の電流を出力するバスドライ
バと、このバスドライバの出力の布線論理和をとるよう
に伝送路に結合する結合器と、前記布線論理和のとられ
た双極性の信号を受信して単極性のビット同期パルス幅
受信信号を出力するバスレシーバと、このバスレジーバ
からのビット同期パルス幅受信信号を入力して予め符号
毎に定められたビット同期信号のパルス幅に応じて前記
伝送路上の信号電流の累積値が０に近づくように１ビッ
ト毎に変化する選択信号を出力する選択信号発生回路
と、前記ビット同期パルス幅受信信号を入力して復調受
信データを出力するパルス幅復調器とを備えることを特
徴とする。
【０００９】
【実施例】図１は本発明の一実施例のビット同期通信装
置のブロック図、図２は図１の実施例のビット同期通信
装置における信号波形を説明するタイミング図である。
置のブロック図、図２は図１の実施例のビット同期通信
装置における信号波形を説明するタイミング図である。
【００１０】パルス幅変調器１に入力された送信データ
ａは、パルス幅変調を受け出力される。この変調信号
は、各ビットの先頭時刻で立下る２種類の幅をもった負
パルスであり、データ「０１」に対応して２対１のパル
ス幅比を有している。このパルス幅変調信号は、極性選
択回路２により、極性選択信号ｅに応じて正極性の変調
信号ｆと、負極性の変調信号ｇとに分離される。バスド
ライバ３は、正極性の変調信号ｆがアクティブ（ローレ
ベル）の場合一方向に、負極性の変調信号ｇがアクティ
ブ（ローレベル）の場合逆方向に、結合器４を介して伝
送路を電流駆動する。この時の伝送路上の信号電流ｃ
は、０及び正・負の３値を有する信号となる。
ａは、パルス幅変調を受け出力される。この変調信号
は、各ビットの先頭時刻で立下る２種類の幅をもった負
パルスであり、データ「０１」に対応して２対１のパル
ス幅比を有している。このパルス幅変調信号は、極性選
択回路２により、極性選択信号ｅに応じて正極性の変調
信号ｆと、負極性の変調信号ｇとに分離される。バスド
ライバ３は、正極性の変調信号ｆがアクティブ（ローレ
ベル）の場合一方向に、負極性の変調信号ｇがアクティ
ブ（ローレベル）の場合逆方向に、結合器４を介して伝
送路を電流駆動する。この時の伝送路上の信号電流ｃ
は、０及び正・負の３値を有する信号となる。
【００１１】伝送路によって他の通信装置の出力と布線
論理和がとられた双極性の信号ｃは、結合器４を介して
バスレシーバ５に入力され、単極性のパルス幅変調受信
信号ｄに変換される。受信信号ｄは更に、選択信号発生
回路６とパルス幅復調器７に入力される。パルス幅復調
された受信データｈは比較器８によって送信データａと
比較され、一致していれば更に送信を継続する。
論理和がとられた双極性の信号ｃは、結合器４を介して
バスレシーバ５に入力され、単極性のパルス幅変調受信
信号ｄに変換される。受信信号ｄは更に、選択信号発生
回路６とパルス幅復調器７に入力される。パルス幅復調
された受信データｈは比較器８によって送信データａと
比較され、一致していれば更に送信を継続する。
【００１２】同一伝送路上に接続された他の通信装置も
同様に送信または受信動作を行ない、ＣＳＭＡ通信シス
テムを構成している。
同様に送信または受信動作を行ない、ＣＳＭＡ通信シス
テムを構成している。
【００１３】次に選択信号発生回路６の動作について説
明する。図３は図１における選択信号発生回路６の回路
を示すブロック図、図４はその動作タイミングを示す波
形図である。受信信号ｄはインバータ２０を介して累算
器２１に入力する。この累算器２１は、クロックＣＬＫ
の立上りに同期して、入力Ｉが０であれば１を１であれ
ば２を累算する。この累算の符号は入力ＵＰＤＮが０で
あれば減算、１であれば加算される。入力ＣＬＲは累算
器２１の初期化を行なう。
明する。図３は図１における選択信号発生回路６の回路
を示すブロック図、図４はその動作タイミングを示す波
形図である。受信信号ｄはインバータ２０を介して累算
器２１に入力する。この累算器２１は、クロックＣＬＫ
の立上りに同期して、入力Ｉが０であれば１を１であれ
ば２を累算する。この累算の符号は入力ＵＰＤＮが０で
あれば減算、１であれば加算される。入力ＣＬＲは累算
器２１の初期化を行なう。
【００１４】受信信号ｄ，クロックｉ，初期化信号ｊに
より、累算器２１、ゲート２２〜２４，Ｔタイプフィリ
ップフロップ２５により、累算値Ｋが計算される。この
累算値Ｋは、伝送路上の信号電流と符号及び値が対応し
ており、累算値を−２〜＋２の範囲にするように選択信
号ｅを発生させることにより、伝送路上の信号電流の累
積値（直流分）を０に近づけている。
より、累算器２１、ゲート２２〜２４，Ｔタイプフィリ
ップフロップ２５により、累算値Ｋが計算される。この
累算値Ｋは、伝送路上の信号電流と符号及び値が対応し
ており、累算値を−２〜＋２の範囲にするように選択信
号ｅを発生させることにより、伝送路上の信号電流の累
積値（直流分）を０に近づけている。
【００１５】図５は本発明の第２の実施例を用いたビッ
ト同期通信方式による通信システムの構成を示すブロッ
ク図である。伝送路１４には、給電装置１０，通信装置
１１〜１３，終端装置１５が接続されている。給電装置
１０は伝送路１４を介して通信装置１１〜１３に直流電
源を供給している。電源回路は、伝送路上の信号電流に
対して、充分インピーダンスが高くなるように、それぞ
れインダクタンスＬが挿入されている。
ト同期通信方式による通信システムの構成を示すブロッ
ク図である。伝送路１４には、給電装置１０，通信装置
１１〜１３，終端装置１５が接続されている。給電装置
１０は伝送路１４を介して通信装置１１〜１３に直流電
源を供給している。電源回路は、伝送路上の信号電流に
対して、充分インピーダンスが高くなるように、それぞ
れインダクタンスＬが挿入されている。
【００１６】通信装置１１〜１３は、図１の実施例と同
様の構成であるが、パルス幅変調におけるパルス幅比は
データ０とデータ１に対してＮ対Ｍ（Ｎ〉Ｍの整数）と
している。更に、本実施例では選択信号発生回路６の累
算器２１は、受信データが０のときはＮ，１ではＭを累
算するように構成している。通信装置１１〜１３の送信
出力信号電流は、終端装置１５により伝送路インピーダ
ンスで終端子信号の反射を防いでいる。
様の構成であるが、パルス幅変調におけるパルス幅比は
データ０とデータ１に対してＮ対Ｍ（Ｎ〉Ｍの整数）と
している。更に、本実施例では選択信号発生回路６の累
算器２１は、受信データが０のときはＮ，１ではＭを累
算するように構成している。通信装置１１〜１３の送信
出力信号電流は、終端装置１５により伝送路インピーダ
ンスで終端子信号の反射を防いでいる。
【００１７】
【発明の効果】以上説明したように本発明は、ビット幅
変調方式における伝送路上の信号電流を双極性とし、更
に信号電流の累積値が０に近づくように１ビット毎に極
性を変化させているので、各通信装置を伝送路に対して
直流的に絶縁することができ、そのため装置間のグラン
ド電位の変動や、電源ノイズに対して通信の信頼度を高
くできるという効果を有する。また、本発明によれば、
伝送路を介して各通信装置に電源を供給する給電型ＣＳ
ＭＡ通信システムを構成することができる。
変調方式における伝送路上の信号電流を双極性とし、更
に信号電流の累積値が０に近づくように１ビット毎に極
性を変化させているので、各通信装置を伝送路に対して
直流的に絶縁することができ、そのため装置間のグラン
ド電位の変動や、電源ノイズに対して通信の信頼度を高
くできるという効果を有する。また、本発明によれば、
伝送路を介して各通信装置に電源を供給する給電型ＣＳ
ＭＡ通信システムを構成することができる。
【図１】本発明の一実施例のブロック図。
【図２】図１の動作波形を示すタイムチャート。
【図３】図１の選択信号発生回路６のブロック図。
【図４】図３の動作波形を示すタイムチャート。
【図５】本発明の実施例を適用した通信システムの構成
を示すブロック図。
を示すブロック図。
【図６】従来のビット同期通信装置のブロック図。
【図７】図６の動作波形を示すタイムチャート。
１ パルス幅変調器
２ 極性選択回路
３，３ａ バスドライバ
４ 結合器
５，５ａ バスレシーバ
６ 選択信号発生回路
７ パルス幅復調器
８ 比較器
１０ 給電装置
１５ 終端装置
１１〜１３ 通信装置
２０ インバータ
２１ 累算器
２２〜２４ ゲート
２５ Ｔタイプフリップフロップ
Claims (2)
- 【請求項１】 ビット同期パルス幅変調方式による変調
及び復調機能を有する複数の通信装置と、これら通信装
置が接続されている単一の伝送路とを備え、前記各通信
装置からの送信信号は前記伝送路によって布線論理和が
とられると共に、前記送信信号の極性は前記伝送路上に
電流の累積値が０に近づくように１ビット毎に変化する
ようにしたことを特徴とするビット同期通信方式。 - 【請求項２】 ディジタルデータを入力してビット同期
パルス幅変調信号を出力するパルス幅変調器と、このパ
ルス幅変調器の出力を極性選択信号に応じて正極性の変
調信号および負極性の変調信号に分離して出力する極性
選択回路と、前記正極性の変調信号により一方向の電流
を出力し前記負極性の変調信号により逆方向の電流を出
力するバスドライバと、このバスドライバの出力の布線
論理和をとるように伝送路に結合する結合器と、前記布
線論理和のとられた双極性の信号を受信して単極性のビ
ット同期パルス幅受信信号を出力するバスレシーバと、
このバスレジーバからのビット同期パルス幅受信信号を
入力して予め符号毎に定められたビット同期信号のパル
ス幅に応じて前記伝送路上の信号電流の累積値が０に近
づくように１ビット毎に変化する選択信号を出力する選
択信号発生回路と、前記ビット同期パルス幅受信信号を
入力して復調受信データを出力するパルス幅復調器とを
備えることを特徴とするビット同期通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161178A JP3038997B2 (ja) | 1991-07-02 | 1991-07-02 | ビット同期通信方式及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161178A JP3038997B2 (ja) | 1991-07-02 | 1991-07-02 | ビット同期通信方式及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514421A true JPH0514421A (ja) | 1993-01-22 |
| JP3038997B2 JP3038997B2 (ja) | 2000-05-08 |
Family
ID=15730068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161178A Expired - Lifetime JP3038997B2 (ja) | 1991-07-02 | 1991-07-02 | ビット同期通信方式及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038997B2 (ja) |
-
1991
- 1991-07-02 JP JP3161178A patent/JP3038997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038997B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448828B2 (en) | Apparatus and method for edge based duty cycle conversion | |
| US4497060A (en) | Self-clocking binary receiver | |
| JP2656734B2 (ja) | 光受信回路 | |
| US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US5822104A (en) | Digital optical receiving apparatus | |
| KR101054227B1 (ko) | 다중 채널 신호들을 교환하는 데이터 송신 시스템 | |
| WO2006069353A1 (en) | Mechanism to aid a phase interpolator in recovering a clock signal | |
| US6314151B1 (en) | Phase comparator operable at half frequency of input signal | |
| EP0452317B1 (en) | A method of adjusting the phase of a clock generator with respect to a data signal | |
| KR19980042440A (ko) | 디지탈신호링크 | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| JP2962218B2 (ja) | ディジタル光受信回路 | |
| JPH0393063A (ja) | パルス検出回路 | |
| JPH0514421A (ja) | ビツト同期通信方式及び装置 | |
| HU197134B (en) | Circuit arrangement for resynchronizing digital signals | |
| JPH01136430A (ja) | 通信装置 | |
| JP3157029B2 (ja) | データ受信装置 | |
| JP3344530B2 (ja) | デジタル信号伝送方法およびデジタル信号復調装置 | |
| EP1191691B1 (en) | Extremely short pulse generator | |
| JP3523636B2 (ja) | データ通信システムおよびコントロール装置 | |
| JP3160907B2 (ja) | 位相同期回路 | |
| JPS6138663B2 (ja) | ||
| JPH0687286B2 (ja) | デジタルデ−タ生成装置 | |
| US6498818B1 (en) | Method and system for transmitting information by means of phase modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |