JPH0514359Y2 - - Google Patents
Info
- Publication number
- JPH0514359Y2 JPH0514359Y2 JP1983136121U JP13612183U JPH0514359Y2 JP H0514359 Y2 JPH0514359 Y2 JP H0514359Y2 JP 1983136121 U JP1983136121 U JP 1983136121U JP 13612183 U JP13612183 U JP 13612183U JP H0514359 Y2 JPH0514359 Y2 JP H0514359Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- magnetic
- cpu
- cls
- magnetic card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006386 memory function Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案は磁気カードに書かれたデータを再生す
る磁気カードリーダに関する。
る磁気カードリーダに関する。
従来、磁気カードの両面に設けられている磁気
ストライプにJIS型とISO型の各データフオー
マツトで書かれたデータを再生して処理するデー
タ再生処理方式は第１図に示すようになつてい
る。すなわち磁気カードリーダ１１において磁気
カード１２の両面に設けられている磁気ストライ
プJIS型、ISO型という２種類のデータフオー
マツトで書かれたデータを磁気ヘツド１３，１４
により同時に再生し、それらのデータを増幅器１
５，１６を介してF2F復調回路１７，１８で復調
してデータ処理装置１９へ送る。データ処理装置
１９ではF2F復調回路１７，１８からのデータを
シリアル・パラレル変換回路２０，２１でパラレ
ルなデータに変換してマイクロコンピユータ（以
下CPUという）２２により所定のプログラムに
従つて処理する。
ストライプにJIS型とISO型の各データフオー
マツトで書かれたデータを再生して処理するデー
タ再生処理方式は第１図に示すようになつてい
る。すなわち磁気カードリーダ１１において磁気
カード１２の両面に設けられている磁気ストライ
プJIS型、ISO型という２種類のデータフオー
マツトで書かれたデータを磁気ヘツド１３，１４
により同時に再生し、それらのデータを増幅器１
５，１６を介してF2F復調回路１７，１８で復調
してデータ処理装置１９へ送る。データ処理装置
１９ではF2F復調回路１７，１８からのデータを
シリアル・パラレル変換回路２０，２１でパラレ
ルなデータに変換してマイクロコンピユータ（以
下CPUという）２２により所定のプログラムに
従つて処理する。
しかしこのデータ再生処理方式にあつてはシリ
アル・パラレル変換回路２０，２１から同時に出
力されるデータをCPU２２で処理するので、困
難な問題が多くデータ処理装置１９が複雑にな
り、又シリアル・パラレル変換回路が２回路必要
になる。さらにCPU２２のソフトウエアも複雑
になる。
アル・パラレル変換回路２０，２１から同時に出
力されるデータをCPU２２で処理するので、困
難な問題が多くデータ処理装置１９が複雑にな
り、又シリアル・パラレル変換回路が２回路必要
になる。さらにCPU２２のソフトウエアも複雑
になる。
また、１つの磁気ヘツドでJISのデータフオ
ーマツトで書かれたデータを再生するようになさ
れたカードリーダ用のデータ再生装置を、複数の
磁気ヘツドで同時にJISとISOの２つのフオー
マツトで記録されたデータの再生を行なうように
なされたカードリーダ用のデータ再生装置として
使用する場合には、上記シリアル・パラレル変換
回路２１を付加する必要があるが、これは大がか
りなシステム変更をもたらすものであつて採用す
ることが難しい。
ーマツトで書かれたデータを再生するようになさ
れたカードリーダ用のデータ再生装置を、複数の
磁気ヘツドで同時にJISとISOの２つのフオー
マツトで記録されたデータの再生を行なうように
なされたカードリーダ用のデータ再生装置として
使用する場合には、上記シリアル・パラレル変換
回路２１を付加する必要があるが、これは大がか
りなシステム変更をもたらすものであつて採用す
ることが難しい。
本考案はソフトウエア及びハードウエアの簡素
化を計るために磁気ヘツドからのリードデータを
記憶することができるようにした磁気カードリー
ダを提供することを目的とする。
化を計るために磁気ヘツドからのリードデータを
記憶することができるようにした磁気カードリー
ダを提供することを目的とする。
以下図面を参照しながら本考案について詳細に
説明する。
説明する。
本考案の構成を第２図で説明すると、磁気カー
ド２３から磁気ヘツド２５によりデータを再生し
てこのデータを復調回路２７により復調し、この
復調回路２７からのデータを制御回路２８に入力
する。この制御回路２８はメモリ機能を有し復調
回路２７からのデータを記憶することができるよ
うに構成されている。
ド２３から磁気ヘツド２５によりデータを再生し
てこのデータを復調回路２７により復調し、この
復調回路２７からのデータを制御回路２８に入力
する。この制御回路２８はメモリ機能を有し復調
回路２７からのデータを記憶することができるよ
うに構成されている。
第３図は本考案を応用したデータ再生処理装置
の一例を示す。磁気カード３１は両面に磁気スト
ライプが設けてあり、その一方の磁気ストライプ
はJIS型のデータフオーマツトでデータが記録
されたものであり、他方の磁気ストライプはISO
型のデータフオーマツトでデータが記録されたも
のである。この磁気カード３１は磁気カードリー
ダ３２に挿入されると、それが図示しないセンサ
ーで検知されこの装置の電源が投入されて動作が
開始される。まず磁気カード３１が図示しない走
行駆動手段により駆動されて一定の速度で走行
し、１対の相対向して配置された磁気ヘツド３
３，３４の間を通過する。この磁気ヘツド３３，
３４は磁気カード３１の両面に設けられている磁
気ストライプからそれぞれデータを同時に再生
し、これらのデータが各々増幅器３５，３６を介
してF2F復調回路３７，３８で復調されることに
よりリードデータRDT1，RDT2、リードクロツ
クパルスRCP1，RCP2、カードロード信号（磁気
カードリーダ内に磁気カードが入つていることを
示す信号）CLS1，CLS2がそれぞれ得られる。
F2F復調回路３７の出力信号RDT1，RCP1，
CLS1はそのままゲート回路３９〜４１を通して
データ処理装置４２内のシリアル・パラレル変換
回路４３に送られてパラレル信号に変換される
（シリアルに送られていたデータが１文字蓄積さ
れてパラレルデータとして出力される）。このデ
ータ処理装置４２はシステム（コントローラ）で
あり、シリアル・パラレル変換回路４３の出力信
号はCPU４４に送り込まれて所定のプログラム
に従つて処理される。ここにゲート回路３９〜４
１は上記信号RDT1，RDT2，RCP1，RCP2，
CLS1，CLS2がノーマルハイであるためにアンド
回路が用いられている。一方、F2F復調回路３８
の出力信号は一旦CPUよりなる制御回路４５内
にストアされる。そしてCPU４５はF2F復調回
路３７からのカードロード信号CLS1を監視して
これがオフになつたことを検知したのち、上記ス
トアした信号をF2F復調回路３７の出力信号と同
じデータフオーマツトの信号に変換しゲート回路
３９〜４１を介してシステム側に送り出す。シス
テム側ではその信号をシリアル・パラレル変換回
路４３でパラレル信号に変換しCPU４４で所定
のプログラムに従つて処理する。
の一例を示す。磁気カード３１は両面に磁気スト
ライプが設けてあり、その一方の磁気ストライプ
はJIS型のデータフオーマツトでデータが記録
されたものであり、他方の磁気ストライプはISO
型のデータフオーマツトでデータが記録されたも
のである。この磁気カード３１は磁気カードリー
ダ３２に挿入されると、それが図示しないセンサ
ーで検知されこの装置の電源が投入されて動作が
開始される。まず磁気カード３１が図示しない走
行駆動手段により駆動されて一定の速度で走行
し、１対の相対向して配置された磁気ヘツド３
３，３４の間を通過する。この磁気ヘツド３３，
３４は磁気カード３１の両面に設けられている磁
気ストライプからそれぞれデータを同時に再生
し、これらのデータが各々増幅器３５，３６を介
してF2F復調回路３７，３８で復調されることに
よりリードデータRDT1，RDT2、リードクロツ
クパルスRCP1，RCP2、カードロード信号（磁気
カードリーダ内に磁気カードが入つていることを
示す信号）CLS1，CLS2がそれぞれ得られる。
F2F復調回路３７の出力信号RDT1，RCP1，
CLS1はそのままゲート回路３９〜４１を通して
データ処理装置４２内のシリアル・パラレル変換
回路４３に送られてパラレル信号に変換される
（シリアルに送られていたデータが１文字蓄積さ
れてパラレルデータとして出力される）。このデ
ータ処理装置４２はシステム（コントローラ）で
あり、シリアル・パラレル変換回路４３の出力信
号はCPU４４に送り込まれて所定のプログラム
に従つて処理される。ここにゲート回路３９〜４
１は上記信号RDT1，RDT2，RCP1，RCP2，
CLS1，CLS2がノーマルハイであるためにアンド
回路が用いられている。一方、F2F復調回路３８
の出力信号は一旦CPUよりなる制御回路４５内
にストアされる。そしてCPU４５はF2F復調回
路３７からのカードロード信号CLS1を監視して
これがオフになつたことを検知したのち、上記ス
トアした信号をF2F復調回路３７の出力信号と同
じデータフオーマツトの信号に変換しゲート回路
３９〜４１を介してシステム側に送り出す。シス
テム側ではその信号をシリアル・パラレル変換回
路４３でパラレル信号に変換しCPU４４で所定
のプログラムに従つて処理する。
この例ではCPU４５がF2F復調回路３８の出
力信号を一旦記憶してF2F復調回路３７の出力信
号送出後に送出するので、システム側ではF2F復
調回路３７，３８の両出力信号に対してハードウ
エア構成を変更することなく順次に受け入れるこ
とができ、ハードウエア及びソフトウエアの簡素
化を計ることができる。
力信号を一旦記憶してF2F復調回路３７の出力信
号送出後に送出するので、システム側ではF2F復
調回路３７，３８の両出力信号に対してハードウ
エア構成を変更することなく順次に受け入れるこ
とができ、ハードウエア及びソフトウエアの簡素
化を計ることができる。
CPU４５は第４図に示すようにコントローラ
４６、シフトレジスタ４７、ランダムアクセスメ
モリ（RAM）４８、８ビツトカウンタ４９、
ISO・JIS変換テーブル５０、入出力ポート５１
により構成されている。８ビツトカウンタ４９は
リードクロツクパルスRCP2をカウントしてその
カウント値をコントローラ４６に与える。コント
ローラ４６は内部のメモリに記憶されている第５
図及び第６図に示すプログラムに従つて動作す
る。すなわちコントローラ４６はまずF2F復調回
路３８からのカードロード信号CLS2がオンにな
つたかどうかをみる。カードロード信号CLS2が
オンになると（データの再生が開始されると）、
F2F復調回路３８からのリードクロツクパルス
RCP2をみてその立ち下がりでF2F復調回路３８
からのデータRDT2をとり込んで一旦シフトレジ
スタ４７にセツトし、このデータRDT2が８ビツ
ト分（１文字分）シフトレジスタ４７に格納され
たことを８ビツトカウンタ４９の値より検知して
その８ビツト分のデータをシフトレジスタ４７か
らRAM４８に移す。この動作カードロード信号
CLS2がオフするまで繰り返す。次にRAM４８に
移したデータRDT2をシステム側に送り出す。こ
の場合磁気ヘツド３３からのデータRDT1のシス
テム側への送り出しが終了しているかどうかを
F2F復調回路３７からのカードロード信号CLS1
がオフになつているかどうかで判断する。カード
ロード信号CLS1がCLS1がオフであればRAM４
８より１文字分ずつデータを取り出す。このデー
タはISO型のデータフオーマツトであるから、
ISO・JIS変換テーブル（JOS型のデータに対応
したアドレスにJIS型のデータが入れてあるテ
ーブル）５０を用いてJIS型のデータフオーマ
ツトに変換し、これを入出力ポート５１を介して
１ビツトずつ送り出す。この時データ送り出しの
タイミングはコントローラ４６の内部クロツクを
用いて適当なタイミングに作る。
４６、シフトレジスタ４７、ランダムアクセスメ
モリ（RAM）４８、８ビツトカウンタ４９、
ISO・JIS変換テーブル５０、入出力ポート５１
により構成されている。８ビツトカウンタ４９は
リードクロツクパルスRCP2をカウントしてその
カウント値をコントローラ４６に与える。コント
ローラ４６は内部のメモリに記憶されている第５
図及び第６図に示すプログラムに従つて動作す
る。すなわちコントローラ４６はまずF2F復調回
路３８からのカードロード信号CLS2がオンにな
つたかどうかをみる。カードロード信号CLS2が
オンになると（データの再生が開始されると）、
F2F復調回路３８からのリードクロツクパルス
RCP2をみてその立ち下がりでF2F復調回路３８
からのデータRDT2をとり込んで一旦シフトレジ
スタ４７にセツトし、このデータRDT2が８ビツ
ト分（１文字分）シフトレジスタ４７に格納され
たことを８ビツトカウンタ４９の値より検知して
その８ビツト分のデータをシフトレジスタ４７か
らRAM４８に移す。この動作カードロード信号
CLS2がオフするまで繰り返す。次にRAM４８に
移したデータRDT2をシステム側に送り出す。こ
の場合磁気ヘツド３３からのデータRDT1のシス
テム側への送り出しが終了しているかどうかを
F2F復調回路３７からのカードロード信号CLS1
がオフになつているかどうかで判断する。カード
ロード信号CLS1がCLS1がオフであればRAM４
８より１文字分ずつデータを取り出す。このデー
タはISO型のデータフオーマツトであるから、
ISO・JIS変換テーブル（JOS型のデータに対応
したアドレスにJIS型のデータが入れてあるテ
ーブル）５０を用いてJIS型のデータフオーマ
ツトに変換し、これを入出力ポート５１を介して
１ビツトずつ送り出す。この時データ送り出しの
タイミングはコントローラ４６の内部クロツクを
用いて適当なタイミングに作る。
なおデータフオーマツトとしてはJIS型、
ISO型の他にABA、NTTなどがあり、本考案は
磁気カードの両面に互いに異なつたデータフオー
マツトで記録されたデータを再生し処理するいず
れの場合にも上述の例と同様に実施することがで
きる。また上述の例においてシステム側が多少複
雑になるが、CPU４５でデータフオーマツトの
変換をせずにデータをそのまま送り出すようにし
てもよい。
ISO型の他にABA、NTTなどがあり、本考案は
磁気カードの両面に互いに異なつたデータフオー
マツトで記録されたデータを再生し処理するいず
れの場合にも上述の例と同様に実施することがで
きる。また上述の例においてシステム側が多少複
雑になるが、CPU４５でデータフオーマツトの
変換をせずにデータをそのまま送り出すようにし
てもよい。
以上のように本考案によれば磁気ヘツドからの
リードデータを磁気カードリーダ内に記憶するこ
とができるように構成したので、磁気ヘツドから
のデータを一旦記憶して任意のタイミングで送り
出すことができ、そのデータを受け取つて処理す
る側のハードウエア及びソフトウエアを簡素化す
ることができる。
リードデータを磁気カードリーダ内に記憶するこ
とができるように構成したので、磁気ヘツドから
のデータを一旦記憶して任意のタイミングで送り
出すことができ、そのデータを受け取つて処理す
る側のハードウエア及びソフトウエアを簡素化す
ることができる。
第１図は従来装置を示すブロツク図、第２図は
本考案の構成を示すブロツク図、第３図は本考案
の応用例を示すブロツク図、第４図は同応用例の
CPUを示すブロツク図、第５図及び第６図は同
CPUのプログラムを示すフローチヤートである。 ４５……CPU。
本考案の構成を示すブロツク図、第３図は本考案
の応用例を示すブロツク図、第４図は同応用例の
CPUを示すブロツク図、第５図及び第６図は同
CPUのプログラムを示すフローチヤートである。 ４５……CPU。
Claims (1)
- 磁気カードからデータを再生するための磁気ヘ
ツドと、この磁気ヘツドに接続された復調回路
と、該復調回路に接続されたメモリ機能を有する
制御回路とを有し、磁気ヘツドからのリードデー
タを磁気カードリーダ内に記憶することができる
ように構成してなる磁気カードリーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13612183U JPS6044268U (ja) | 1983-09-01 | 1983-09-01 | 磁気カ−ドリ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13612183U JPS6044268U (ja) | 1983-09-01 | 1983-09-01 | 磁気カ−ドリ−ダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6044268U JPS6044268U (ja) | 1985-03-28 |
| JPH0514359Y2 true JPH0514359Y2 (ja) | 1993-04-16 |
Family
ID=30306157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13612183U Granted JPS6044268U (ja) | 1983-09-01 | 1983-09-01 | 磁気カ−ドリ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6044268U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2636226B2 (ja) * | 1987-02-04 | 1997-07-30 | 富士通株式会社 | 記録媒体読取装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640946A (en) * | 1979-09-12 | 1981-04-17 | Omron Tateisi Electronics Co | Reading device of magnetic recording medium |
-
1983
- 1983-09-01 JP JP13612183U patent/JPS6044268U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640946A (en) * | 1979-09-12 | 1981-04-17 | Omron Tateisi Electronics Co | Reading device of magnetic recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6044268U (ja) | 1985-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828053B2 (ja) | データ記録方法 | |
| JPH0514359Y2 (ja) | ||
| JPS6012893U (ja) | テ−プレコ−ダ | |
| JPH0142860Y2 (ja) | ||
| JPS59180577U (ja) | 時間軸補正装置 | |
| JPS6121057U (ja) | 情報記録装置 | |
| JPS60126850U (ja) | パリテイエラ−検出識別回路 | |
| JPH0544749B2 (ja) | ||
| JPS58133849U (ja) | デ−タ処理装置 | |
| JPS6145770U (ja) | 情報記録カ−ド | |
| JPS59113893U (ja) | 異常監視システム | |
| JPS614245U (ja) | デ−タ読取装置 | |
| JPS59192755U (ja) | エラステイツク・ストア回路 | |
| JPS5995500U (ja) | 記憶装置 | |
| JPH0482735U (ja) | ||
| JPS60175334U (ja) | テ−プレコ−ダ | |
| JPS613588U (ja) | カウンタ回路 | |
| JPH0255782U (ja) | ||
| JPS6082354U (ja) | カ−ド読取装置 | |
| JPS61253673A (ja) | 磁気デイスク装置のコ−ド変換方式 | |
| JPS6077016U (ja) | カセツトデツキ | |
| JPS61382U (ja) | 自動編集装置 | |
| JPS585162U (ja) | 有料道路用端末機 | |
| JPS5828891U (ja) | Ｃｒｔ表示装置 | |
| JPS5937643U (ja) | デ−タ収録装置 |