JPS59113893U - 異常監視システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の一例を示すブロック図、第２図は本考案
の一実施例を示すブロック図、第３図ａ。 ｂは第２図に示した入力回路の詳細を示すブロック図お
よび第３図ａに示す各部の波形図、第４図ａ、　　ｂ、
　　ｃは第２図に示す異常検出回路の一例を説明するた
めのブロック図および第４図ａに示す異常検出部をさら
に詳細に説明するための回路図および第４図すに示す入
出力信号の論理関係を表わした論理関係説明図、第５図
は第２図に示す記憶回路の詳細説明図である。 １．１′・・・・・・データ入力装置、２・・・・・・
制御部、３・・・・・・出力部、４・・・・・・時計回
路、５・・・・・・入力部、６・・・・・・通信回線、
７・・・・・・処理装置、８・・・・・・記憶装置、９
・・・・・・被監視データ、１０．１０’・・・・・・
上位制御装置、１１・・・・・・入力回路、１２・・・
・・・異常検出回路、１３・・・・・・時計回路、１４
・・・・・・記憶回路、１５・・・・・・通信回路、１
６・・・・・・入力データ、１７・・・・・・入力整形
回路、１８・・・・・・サンプリング回路、Ｘｎ・・・
・・・サンプリングデータ、φ亡・・・・サンプリング
パルス、２１・・・・・・シフトタイミング、２２・・
・・・・シフトレジスタ、２３・・・・・・排他的論理
和回路、Ｙｎ・・・・・・異常検出信号、２５・・・・
・・サンプリングデータ、２６・・・・・・サンプリン
グデータ、２７−・・・・・時計回路、２８・・・・・
・異常検出部、２９・・・・・・時刻ラッチレジスタ、
３０・・・・・・サンプリングデータラッチレジスタ、
３１・・・・・・論理和回路、Ｓｎ・・・・・・ラッチ
タイミング信号、３３・・・・・・異常発生時データラ
ッチ用レジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 多数点の被監視データを逐次入力し整形する入力回路と
   整形され符号化した入力データより被監視データの異常
   発生を検出する異常検出回路と時刻を計測する時計回路
   と異常発生時刻データと入力データとを順次記憶してお
   く記憶回路と記憶しているデータを伝送するための通信
   回路を１つのパネル内に構成したデータ入力装置と、伝
   送されてきた入力データおよび異常検出時刻データとに
   より監視制御を行なう上位制御装置とを含むことを特徴
   とする異常監視システム。