JPH05143562A - リンク型マルチプロセツサー監視方法 - Google Patents

リンク型マルチプロセツサー監視方法

Info

Publication number
JPH05143562A
JPH05143562A JP3303157A JP30315791A JPH05143562A JP H05143562 A JPH05143562 A JP H05143562A JP 3303157 A JP3303157 A JP 3303157A JP 30315791 A JP30315791 A JP 30315791A JP H05143562 A JPH05143562 A JP H05143562A
Authority
JP
Japan
Prior art keywords
monitoring
cpu
multiprocessor
link
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3303157A
Other languages
English (en)
Inventor
Satoshi Yazawa
諭 矢沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3303157A priority Critical patent/JPH05143562A/ja
Publication of JPH05143562A publication Critical patent/JPH05143562A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】 監視用に共用メモリを使用することなくマル
チプロセッサーを構成する各CPUの動作を監視し、動
作の正常なCPUのみによって常にマルチプロセッサー
の監視リンクを形成維持することができるリンク型マル
チプロセッサー監視方法の提供。 【構成】 複数のプロセッサー11,12,13,14
を同一のバスライン15に接続したマルチプロセッサー
10において、マルチプロセッサー10中の各プロセッ
サーは他のプロセッサーの動作が正常であることを監視
する監視手段16と監視用データを格納する監視手段用
メモリ17を備え、マルチプロセッサー10中の各プロ
セッサーの動作が正常であることをプロセッサーごとに
マルチプロセッサー10中の他のプロセッサーの何れか
によって監視する監視リンクを形成し、動作が正常でな
いプロセッサーは監視リンクから外して監視リンクを再
形成することを特徴とする構成。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、複数のプロセッサー
を同一のバスラインに接続したマルチプロセッサーにお
いて、構成するプロセッサーの動作が正常であることを
監視するリンク型マルチプロセッサー監視方法に関する
ものである。
【0002】
【従来の技術】従来、この種のマルチプロセッサー監視
方法として、例えば特開平2−59955号公報に開示
された『マルチプロセッサシステムにおける動作監視方
法』がある。
【0003】図9は、上記公報に開示されたマルチプロ
セッサシステムの構成図である。11,12,13,1
4はプロセッサー(以下CPUという)、15は共有バ
ス、25は共有メモリ、26はバス調停回路である。そ
して共有メモリ25内にリンク情報格納領域を設け、シ
ステム立ち上げ時に先着順にデータをセットすることに
より各CPUが相互に監視を行うリンク型監視機構(以
下監視リンクという)を構築し、CPUの起動タイミン
グに関係なく監視動作が行え、さらに、監視リンク中の
共有メモリ25内のリンク情報から一部のCPUの異常
を検出したときは異常と見なしたCPUを除外して監視
リンクを再構築することが可能となっている。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来のマルチプロセッサにおける動作監視方法は、監視リ
ンク内のCPUの動作情報の格納に共用メモリ25を使
用しているため、共用メモリに何らかの障害が発生した
場合、システムに影響がない程度の障害であっても全て
のCPUに対する監視が続行できなくなるという問題が
あった。
【0005】この発明は、上記従来技術の問題点を解消
するためになされたもので、CPUの動作監視に共用メ
モリを使用することなくマルチプロセッサーを構成する
各CPUの動作を監視し、動作の正常なCPUのみによ
って常にマルチプロセッサーの監視リンクを形成維持す
ることができるリンク型マルチプロセッサー監視方法を
提供することを目的とするものである。
【0006】
【課題を解決するための手段】このため、この発明に係
るリンク型マルチプロセッサー監視方法は、複数のCP
Uを同一のバスラインに接続したマルチプロセッサーに
おいて、前記マルチプロセッサー中の各CPUは他のC
PUの動作が正常であることを監視する監視手段と監視
用データを格納する監視手段用メモリを備え、前記マル
チプロセッサー中の各CPUの動作が正常であることを
CPUごとにマルチプロセッサー中の他のCPUの何れ
かによって監視する監視リンクを形成し、動作が正常で
ないプロセッサーは監視リンクから外して監視リンクを
再形成することを特徴とする構成によって、前記の目的
を達成しようとするものである。
【0007】
【作用】以上の構成により、複数のCPUを同一のバス
ラインに接続したマルチプロセッサーにおいて、前記マ
ルチプロセッサー中の各CPUは、他のCPUの動作が
正常であることを監視することができる監視手段と監視
手段用メモリを備えていることによって、マルチプロセ
ッサー中のCPUの動作をマルチプロセッサー中の他の
CPUの何れかによって正常であることを監視する監視
リンクを形成することができる。
【0008】動作が正常でないCPUが発生したときは
前記監視リンク中のCPUが検出し、該正常でないCP
Uは監視リンクから外して監視リンクを再形成すること
により、動作が正常なCPUのみによって常にマルチプ
ロセッサーを形成維持して運用することができる。
【0009】
【実施例】以下、この発明に係るリンク型マルチプロセ
ッサー監視方法を実施例により説明する。図1は、この
発明の一実施例を構成しているマルチプロセッサーのブ
ロック図であり、図9に示す従来例と同一または相当す
る部分は同一符号で示す。
【0010】複数のCPU11,12,13,14は同
一のバスライン15に接続されてマルチプロセッサー1
0を形成しており、各CPU11,12,13,14
は、他のCPUの動作が正常であることを監視する監視
手段16、監視用データを格納する監視手段用メモリ1
7、そして動作が正常でないときバスライン15との接
続を切り離しできる不図示の機構を備えている。
【0011】図2は、監視手段用メモリ17に記録する
監視手段用記録の構成説明図である。即ち、監視手段用
メモリ17には図示のように、監視対象CPUのID、
監視対象CPUから送られてくるCPUのID、監視対
象CPUから送られてくる監視用データ等の格納場所、
および自分を監視しているCPUのID、自分を監視し
ているCPUに送る監視用データ等の格納場所を有して
いる。
【0012】図3は、マルチプロセッサーの起動時に、
この発明に係るリンク型マルチプロセッサー監視方法の
一実施例の監視リンクを形成する手順を示すフローチャ
ートであり、図4および図5は、上記監視リンクを形成
するときの各CPUの監視手段用メモリの記録説明図で
ある。
【0013】上記各図を参照して、マルチプロセッサー
10が起動時に監視リンクを形成する動作について説明
する。まず、マルチプロセッサー10に電源を投入する
と、各CPUは自己の持つ初期化プログラムにより、自
己の監視手段用メモリ17の初期化を行なう(ステップ
S1)。
【0014】初期化が終了したCPU(例えばCPU1
1)は、他のCPUの初期化が終了するのを待ち(ステ
ップS2)、他のCPU(例えばCPU12)から初期
化終了の連絡を受けると、CPU11はCPU12に対
して自分の動作が正常であることを監視するように自分
のIDデータを送る(ステップS3)。
【0015】CPU11からIDを受け取ったCPU
(本例ではCPU12)は、自己が監視する対象CPU
はCPU11であることを記録し(ステップS4)、C
PU11に自己(CPU12)のIDを送り返し(ステ
ップS5)、以後送ってくる監視用データはCPU11
からのものとして監視用メモリ17に格納し、CPU1
1の動作が正常であることを自己の監視手段16によっ
て監視する。
【0016】なお、上記ステップS5で送り返されたI
Dにより、CPU11は自己の動作を監視するCPUは
CPU12であることの記録としてCPU12のIDを
自己の監視手段用メモリ17に記録し、以後自己の運転
状態を監視されるためのデータをCPU12に送る。
【0017】上記の監視リンク形成の途中段階でのCP
U11,12,13,14の各監視手段用メモリ17へ
の記録状態を示したのが図4である。
【0018】監視する対象CPUを持ったCPU12
は、上記ステップS5に続いて、自己の動作を監視して
くれるCPUを探す(ステップS6)。その手順は監視
手段用メモリ17の初期化が終了し、かつ監視する対象
CPUを持たないCPUを検索し、前記のCPU11と
CPU12との間で行なったステップS3ないしステッ
プS6と同様の手順により順次監視リンクを形成してい
く。
【0019】CPU11,12,13,14によって監
視リンクを形成したときのCPU11,12,13,1
4の各監視手段用メモリ17への記録状態を示したのが
図5であり、図5に示す例では、CPU11の動作はC
PU12によって監視され、CPU12の動作はCPU
13によって監視され、CPU13の動作はCPU14
によって監視され、CPU14の動作はCPU11によ
って監視されるよう監視リンクが形成されている。
【0020】次に、上記のように形成された監視リンク
の監視動作について説明する。図6は、各CPU、例え
ばCPU11が自分を監視しているCPU(CPU1
2)に対する動作を示すフローチャートである。
【0021】即ち、CPU11は自分を監視しているC
PU12に、自分が監視しているCPU14のIDと、
常に1ずつ増加する監視用のインクリメントデータを一
定時間ごとに送る(ステップS10)。従って、この監
視されているCPU11が正常に動作していれば、CP
U11からCPU12に送る監視用データの内容は一定
の時間ごとに変化し続ける。
【0022】図7は、各CPU、例えばCPU12が監
視している対象のCPU(CPU11)の動作が正常で
あることを監視するフローチャートである。
【0023】CPU12は、前記CPU11から一定時
間ごとに送られてきた監視用データを監視用メモリ17
に格納し、該格納監視用データを一定時間ごとに取出し
(ステップS11)、その内容が常に変化していること
を確認する(ステップS12)。変化していれば、CP
U11が正常に動作していると判断し、該監視用データ
を監視用メモリに格納する(ステップS13)。
【0024】ステップS12で、もし監視用データの内
容が一定時間経過しても変化しない場合は、CPU11
になんらかの異常が発生したものとして、監視リンクの
再構成処理を行ない異常が発生したCPU、即ちCPU
11を監視リンクから除外すると共にバスライン15か
らCPU11を切り離し監視リンクとマルチプロセッサ
ーを再構成する。
【0025】図8は、上記監視リンクを再形成するフロ
ーチャートである。CPU、上記例ではCPU12がC
PU11の動作が異常であることを検出したときは、C
PU12がCPU11から前記ステップS10で通知を
受けていたCPU11が監視していたCPU14のID
データによって、CPU14に対し自分のIDを送り以
後CPU動作の監視用データはCPU12に送るよう指
示する(ステップS15)。CPU14は送られてきた
CPU12のIDを自分を監視するCPUとして監視用
メモリにセットし、以後はCPU動作の監視用データは
CPU12に送る(ステップS16)。
【0026】上記説明のように、複数のCPU11,1
2,13,14を同一のバスライン15に接続したマル
チプロセッサー10において、各CPUが備えている、
他のCPUの動作が正常であることを監視することがで
きる監視手段16と監視手段用メモリ17によって、マ
ルチプロセッサー10中のCPUの動作を同一マルチプ
ロセッサー中の他のCPUの何れかによって正常である
ことを監視する監視リンクを形成することができる。
【0027】そして、動作が正常でないCPUが発生し
たときは前記監視リンク中のCPUが検出し、動作が異
常なCPUは監視リンクから外し動作が正常なCPUの
みによって監視リンクを再形成し、また該異常なCPU
はマルチプロセッサー10のバスライン15から外し
て、正常なCPUのみによってマルチプロセッサー10
を構成維持して運用することができる。
【0028】
【発明の効果】以上説明したように、この発明によれ
ば、複数のCPUを同一のバスラインに接続したマルチ
プロセッサーにおいて、各CPUが備えている、他のC
PUの動作が正常であることを監視することができる監
視手段と監視手段用メモリによって、マルチプロセッサ
ー中のCPUの動作をマルチプロセッサー中の他のCP
Uの何れかによって正常であることを監視する監視リン
クを形成することができ、正常なCPUのみによってマ
ルチプロセッサーを構成維持して運用することができ
る。
【0029】なお、CPUの動作監視には、全CPUに
共通する共用メモリを使用していないので、CPUの動
作は正常であるにもかかわらず共用メモリの異常により
マルチプロセッサの監視が不能となるような事態を防止
することができる。
【図面の簡単な説明】
【図1】一実施例を構成しているマルチプロセッサーの
ブロック図である。
【図2】監視手段用記録の構成説明図である。
【図3】一実施例の監視リンクを形成するフローチャー
トである。
【図4】監視手段用メモリの記録説明図である(監視リ
ンク形成途中)。
【図5】監視手段用メモリの記録説明図である(監視リ
ンク形成完了)。
【図6】被監視側のCPU動作フローチャートである。
【図7】他のCPUの動作を監視するフローチャートで
ある。
【図8】監視リンクを再形成するフローチャートであ
る。
【図9】従来のマルチプロセッサシステムの構成図であ
る。
【符号の説明】
10 マルチプロセッサー 11,12,13,14 プロセッサー(CPU) 15 バスライン 16 監視手段 17 監視手段用メモリ 25 共用メモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサーを同一のバスライン
    に接続したマルチプロセッサーにおいて、前記マルチプ
    ロセッサー中の各プロセッサーは他のプロセッサーの動
    作が正常であることを監視する監視手段と監視用データ
    を格納する監視手段用メモリを備え、前記マルチプロセ
    ッサー中の各プロセッサーの動作が正常であることをプ
    ロセッサーごとにマルチプロセッサー中の他のプロセッ
    サーの何れかによって監視する監視リンクを形成し、動
    作が正常でないプロセッサーは監視リンクから外して監
    視リンクを再形成することを特徴とするリンク型マルチ
    プロセッサー監視方法。
JP3303157A 1991-11-19 1991-11-19 リンク型マルチプロセツサー監視方法 Pending JPH05143562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3303157A JPH05143562A (ja) 1991-11-19 1991-11-19 リンク型マルチプロセツサー監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3303157A JPH05143562A (ja) 1991-11-19 1991-11-19 リンク型マルチプロセツサー監視方法

Publications (1)

Publication Number Publication Date
JPH05143562A true JPH05143562A (ja) 1993-06-11

Family

ID=17917570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3303157A Pending JPH05143562A (ja) 1991-11-19 1991-11-19 リンク型マルチプロセツサー監視方法

Country Status (1)

Country Link
JP (1) JPH05143562A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114941A (ja) * 2005-10-19 2007-05-10 Nec Corp 相互監視システム、相互監視装置、相互監視方法およびプログラム
JP2011107910A (ja) * 2009-11-16 2011-06-02 Fujitsu Ltd マルチプロセッサシステム及びその障害検出方法
WO2023145391A1 (ja) * 2022-01-26 2023-08-03 株式会社オートネットワーク技術研究所 中継装置、プログラム及び、中継方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007114941A (ja) * 2005-10-19 2007-05-10 Nec Corp 相互監視システム、相互監視装置、相互監視方法およびプログラム
JP2011107910A (ja) * 2009-11-16 2011-06-02 Fujitsu Ltd マルチプロセッサシステム及びその障害検出方法
WO2023145391A1 (ja) * 2022-01-26 2023-08-03 株式会社オートネットワーク技術研究所 中継装置、プログラム及び、中継方法

Similar Documents

Publication Publication Date Title
US6785678B2 (en) Method of improving the availability of a computer clustering system through the use of a network medium link state function
JPH09168015A (ja) データ通信網端末のデータバックアップ方法とその装置
JP2687927B2 (ja) 外部バスの障害検出方法
JPH05143562A (ja) リンク型マルチプロセツサー監視方法
JPH0259955A (ja) マルチプロセッサシステムにおける動作監視方法
JPH10116261A (ja) 並列計算機システムのチェックポイントリスタート方法
JP3536293B2 (ja) 二重化コンピュータ装置
JPH0934852A (ja) クラスタシステム
JPH04369735A (ja) 計算機システムのバックアップ方式
JPH07141308A (ja) 情報処理システムにおけるバックアップ方法
JP2000148709A (ja) マルチcpu構成システムおよびシステム再構成方法
JPH064354A (ja) マルチプロセッサ間相互監視方式
JP2005115472A (ja) 運行管理装置
JPH05216855A (ja) マルチcpu制御方式
WO2008072350A1 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2578908B2 (ja) 再立ち上げ方式
JP2954040B2 (ja) 割込監視装置
JPH11306153A (ja) 分散システムのネットワーク管理方式
JP3318926B2 (ja) 時刻同期方式
JPS5870670A (ja) 二重系の交換機の障害情報転送方式
JPH03111962A (ja) マルチプロセッサ・システム
JPH0619744A (ja) マルチプロセッサシステムの動作監視方式
JPH10275090A (ja) 基本処理装置の二重化方式
JPS62280937A (ja) オフライン診断方式
JPH07319837A (ja) 多重系計算機