JPH0514330A - 遅延時間変動補償システム - Google Patents
遅延時間変動補償システムInfo
- Publication number
- JPH0514330A JPH0514330A JP3189300A JP18930091A JPH0514330A JP H0514330 A JPH0514330 A JP H0514330A JP 3189300 A JP3189300 A JP 3189300A JP 18930091 A JP18930091 A JP 18930091A JP H0514330 A JPH0514330 A JP H0514330A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- transmission information
- information
- delay time
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 受信局内の基準位相の変化に対する送信側か
らの伝送情報の遅延時間の変動を吸収すること。 【構成】 伝送情報４を所定時間遅延させて送出する遅
延回路部１と、伝送情報４と基準信号との位相差を検出
する手段たる比較器３と、この位相差に応じて遅延回路
部１における遅延時間を制御する手段たる遅延量制御回
路２とを設ける。
らの伝送情報の遅延時間の変動を吸収すること。 【構成】 伝送情報４を所定時間遅延させて送出する遅
延回路部１と、伝送情報４と基準信号との位相差を検出
する手段たる比較器３と、この位相差に応じて遅延回路
部１における遅延時間を制御する手段たる遅延量制御回
路２とを設ける。
Description
【０００１】
【技術分野】本発明は遅延時間変動補償システムに関
し、特に通信装置内の現用系線路と予備系線路との切換
リレー制御用のキャリアリレー信号等、常に一定の遅延
量をかける必要のある信号についての遅延時間補償シス
テムに関する。
し、特に通信装置内の現用系線路と予備系線路との切換
リレー制御用のキャリアリレー信号等、常に一定の遅延
量をかける必要のある信号についての遅延時間補償シス
テムに関する。
【０００２】
【従来技術】従来、キャリアリレー信号のような遅延時
間変動に対する許容量の少ない情報を伝送する場合、同
期網では、基準位相の変化により遅延時間が変動してし
まいシステムに影響を及ぼす可能性がある。すなわち、
図３に示されているような同期網では、情報受信側の伝
送路インタフェース部にメモリ８が設けられており、装
置内クロックである書込みクロック９で図示せぬ伝送側
からの伝送情報４をメモリ８に書込み、局内基準クロッ
クと同期している読出しクロック１０で、メモリ８より
伝送情報４０として読出すのが従来の方式である。
間変動に対する許容量の少ない情報を伝送する場合、同
期網では、基準位相の変化により遅延時間が変動してし
まいシステムに影響を及ぼす可能性がある。すなわち、
図３に示されているような同期網では、情報受信側の伝
送路インタフェース部にメモリ８が設けられており、装
置内クロックである書込みクロック９で図示せぬ伝送側
からの伝送情報４をメモリ８に書込み、局内基準クロッ
クと同期している読出しクロック１０で、メモリ８より
伝送情報４０として読出すのが従来の方式である。
【０００３】この場合、局内基準クロック（＝読出しク
ロック１０）の位相変化は、メモリ８により吸収できる
のだが、遅延時間に変動が生じてしまうのである。
ロック１０）の位相変化は、メモリ８により吸収できる
のだが、遅延時間に変動が生じてしまうのである。
【０００４】このため、現状ではこのように遅延変動の
許さない情報は同期網に収容せず伝送装置対向で同期を
とって伝送している。
許さない情報は同期網に収容せず伝送装置対向で同期を
とって伝送している。
【０００５】しかし、上述した従来の方式では、局内基
準位相の変化に対し遅延時間の変動を吸収することがで
きず、今後のディジタルネットワークにおいても常に独
立した網を構成しなければならないという欠点があっ
た。
準位相の変化に対し遅延時間の変動を吸収することがで
きず、今後のディジタルネットワークにおいても常に独
立した網を構成しなければならないという欠点があっ
た。
【０００６】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は基準位相の変化
に対する伝送情報の遅延時間の変動を吸収することので
きる遅延時間変動補償システムを提供することである。
ためになされたものであり、その目的は基準位相の変化
に対する伝送情報の遅延時間の変動を吸収することので
きる遅延時間変動補償システムを提供することである。
【０００７】
【発明の構成】本発明による遅延時間変動補償システム
は、伝送情報を所定時間遅延させて送出する遅延回路部
と、前記伝送情報と基準信号との位相差を検出する手段
と、この位相差に応じて前記遅延回路部における遅延時
間を制御する手段とを有することを特徴とする。
は、伝送情報を所定時間遅延させて送出する遅延回路部
と、前記伝送情報と基準信号との位相差を検出する手段
と、この位相差に応じて前記遅延回路部における遅延時
間を制御する手段とを有することを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明による遅延時間変動補償シス
テムの一実施例の構成を示すブロック図であり、図３と
同等部分は同一符号により示されている。図において、
本発明の一実施例による遅延時間変動補償システムは、
伝送情報位相（伝送情報４の位相）５と局内基準位相６
とを比較し、その位相差を出力する比較器３と、この比
較器３の出力がオン状態となっている時間を計測し、そ
の計測値と前回の計測値とを比較してその変動量を出力
する遅延量制御回路２と、その変動量をもとに伝送情報
４０の出力タイミングを調整する可変遅延回路部１とを
含んで構成されている。すなわち、伝送情報位相５と局
内基準位相６との位相誤差を、可変遅延回路部１におい
て吸収する構成である。
テムの一実施例の構成を示すブロック図であり、図３と
同等部分は同一符号により示されている。図において、
本発明の一実施例による遅延時間変動補償システムは、
伝送情報位相（伝送情報４の位相）５と局内基準位相６
とを比較し、その位相差を出力する比較器３と、この比
較器３の出力がオン状態となっている時間を計測し、そ
の計測値と前回の計測値とを比較してその変動量を出力
する遅延量制御回路２と、その変動量をもとに伝送情報
４０の出力タイミングを調整する可変遅延回路部１とを
含んで構成されている。すなわち、伝送情報位相５と局
内基準位相６との位相誤差を、可変遅延回路部１におい
て吸収する構成である。
【００１０】比較器３は、フリップフロップ等によって
構成され、伝送情報位相５の入力タイミングから局内基
準位相６の入力タイミングまでの期間のみ、出力がオン
状態（ハイレベル）となる。その出力は遅延量制御回路
２に入力される。
構成され、伝送情報位相５の入力タイミングから局内基
準位相６の入力タイミングまでの期間のみ、出力がオン
状態（ハイレベル）となる。その出力は遅延量制御回路
２に入力される。
【００１１】遅延量制御回路２は、まず比較器３の出力
がオン状態となっている時間がどれ程かを計測する。そ
して、その計測値と前回の計測値とを比較し、変動量を
求め、その変動量を可変遅延回路部１へ出力する。
がオン状態となっている時間がどれ程かを計測する。そ
して、その計測値と前回の計測値とを比較し、変動量を
求め、その変動量を可変遅延回路部１へ出力する。
【００１２】その内部構成としては、例えば高精度の発
振器を設け、さらに図４に示されているように、比較器
３の出力がオン状態となっている間に、何個のパルスが
発生するかカウントするカウンタをも設けておけば良
い。そして、前回のカウント値（図４中ののパルス
数）と今回のカウント値（図４中ののパルス数）との
変動量を、可変遅延回路部１へ出力すれば良い。
振器を設け、さらに図４に示されているように、比較器
３の出力がオン状態となっている間に、何個のパルスが
発生するかカウントするカウンタをも設けておけば良
い。そして、前回のカウント値（図４中ののパルス
数）と今回のカウント値（図４中ののパルス数）との
変動量を、可変遅延回路部１へ出力すれば良い。
【００１３】可変遅延回路部１は、メモリ等を含んで構
成され、遅延量制御回路２から受けた変動量をもとに、
読出しパルス発生間隔を調整する等して、伝送情報４０
の出力タイミングを調整する機能を有する。
成され、遅延量制御回路２から受けた変動量をもとに、
読出しパルス発生間隔を調整する等して、伝送情報４０
の出力タイミングを調整する機能を有する。
【００１４】伝送情報位相５については、送信側におい
て伝送情報４の他に伝送情報位相５を付加して送出する
か、又は図示せぬ処理部において伝送情報４から伝送情
報位相５を抽出する処理を行うことにより、得られる。
て伝送情報４の他に伝送情報位相５を付加して送出する
か、又は図示せぬ処理部において伝送情報４から伝送情
報位相５を抽出する処理を行うことにより、得られる。
【００１５】局内基準位相６については、受信側で作成
される。
される。
【００１６】かかる構成とされた本実施例のシステムの
動作について図２を参照して説明する。図２は、図１の
システムを用いた場合における伝送情報４と４０とのフ
レーム構成を示すタイムチャートである。図において
は、伝送情報４及び４０の他、伝送情報位相５と、局内
基準位相６と、比較器３の出力とが示されている。
動作について図２を参照して説明する。図２は、図１の
システムを用いた場合における伝送情報４と４０とのフ
レーム構成を示すタイムチャートである。図において
は、伝送情報４及び４０の他、伝送情報位相５と、局内
基準位相６と、比較器３の出力とが示されている。
【００１７】上述したように、伝送情報４に位相が一致
した伝送情報位相５と局内基準位相６との差分量に応じ
て比較器３は図のような波形を出力する。この出力をも
とに、可変遅延回路部１において伝送情報４に対して遅
延をかける。よって、伝送情報４と伝送情報４０とは、
常に一定の遅延時間が保たれるのである。すなわち、伝
送情報４の「Ａ」に対して伝送情報４０の「Ａ」が１フ
レーム分だけ遅れ、同様に、「Ｂ」，「Ｃ」についても
１フレーム分の遅れが生じ、その遅延量は常に一定とな
るのである。
した伝送情報位相５と局内基準位相６との差分量に応じ
て比較器３は図のような波形を出力する。この出力をも
とに、可変遅延回路部１において伝送情報４に対して遅
延をかける。よって、伝送情報４と伝送情報４０とは、
常に一定の遅延時間が保たれるのである。すなわち、伝
送情報４の「Ａ」に対して伝送情報４０の「Ａ」が１フ
レーム分だけ遅れ、同様に、「Ｂ」，「Ｃ」についても
１フレーム分の遅れが生じ、その遅延量は常に一定とな
るのである。
【００１８】
【発明の効果】以上説明したように本発明は、送信側か
らの伝送情報に対して、受信側の局内基準位相との位相
差に応じた遅延をかけることにより、局内基準位相に変
動があった場合にも、伝送情報には遅延時間変動がおこ
らないという効果を有する。
らの伝送情報に対して、受信側の局内基準位相との位相
差に応じた遅延をかけることにより、局内基準位相に変
動があった場合にも、伝送情報には遅延時間変動がおこ
らないという効果を有する。
【図１】本発明の実施例による遅延時間変動補償システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図２】図１のシステムの動作を示すタイムチャートで
ある。
ある。
【図３】従来の同期回路網における位相差を吸収するシ
ステムの構成を示すブロック図である。
ステムの構成を示すブロック図である。
【図４】図１中の遅延量制御回路の動作を示すタイムチ
ャートである。
ャートである。
１ 可変遅延回路部 ２ 遅延量制御回路 ３ 比較器 ４ 伝送情報 ５ 伝送情報位相 ６ 局内基準位相
Claims (1)
- 【特許請求の範囲】 【請求項１】 伝送情報を所定時間遅延させて送出する
遅延回路部と、前記伝送情報と基準信号との位相差を検
出する手段と、この位相差に応じて前記遅延回路部にお
ける遅延時間を制御する手段とを有することを特徴とす
る遅延時間変動補償システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189300A JPH0514330A (ja) | 1991-07-03 | 1991-07-03 | 遅延時間変動補償システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189300A JPH0514330A (ja) | 1991-07-03 | 1991-07-03 | 遅延時間変動補償システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514330A true JPH0514330A (ja) | 1993-01-22 |
Family
ID=16239029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189300A Pending JPH0514330A (ja) | 1991-07-03 | 1991-07-03 | 遅延時間変動補償システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514330A (ja) |
-
1991
- 1991-07-03 JP JP3189300A patent/JPH0514330A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11061432B2 (en) | Data handoff between two clock domains sharing a fundamental beat | |
| US4227251A (en) | Clock pulse regenerator | |
| JPS594900B2 (ja) | クロック再生回路 | |
| CA1090888A (en) | Data buffer retiming circuit | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
| US4163946A (en) | Noise-immune master timing generator | |
| US3114109A (en) | Self-clocking system for binary data signal | |
| JP3278621B2 (ja) | データ伝送装置 | |
| JPH0514330A (ja) | 遅延時間変動補償システム | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JP2626905B2 (ja) | 移動無線装置 | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| US4327442A (en) | Clock recovery device | |
| JP2661590B2 (ja) | 情報処理装置の内蔵時計 | |
| JP2648097B2 (ja) | 位相変動吸収回路 | |
| US3965293A (en) | Circuit arrangement for varying the phase of a reference signal in transmission path distortion measuring apparatus | |
| JPH0423637A (ja) | データ受信装置 | |
| JPH022235A (ja) | クロックデューティ補正回路 | |
| JP3403501B2 (ja) | 受信データタイミング決定方法及びその回路 | |
| JPS6138894B2 (ja) | ||
| JP2959505B2 (ja) | データ送出回路 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JPH08316944A (ja) | 位相調整回路 | |
| JPH05102882A (ja) | 冗長系選択回路 |