JPH0514214Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、交流電源電圧をその周波数よりも高
い周波数でスイツチングして負荷に供給し、負荷
に並列接続されたフライホイール回路に負荷のフ
ライホイール電流を流すようにした交流電圧回路
に適用される単相交流電圧検出回路に関するもの
である。

（従来技術） 従来、交流電源と負荷との間に正負両方向への
スイツチングを行うスイツチ用ブリツジ回路を直
列接続し、このブリツジ回路のスイツチ素子を電
源の周波数より高い周波数でスイツチングさせ、
このスイツチ素子の通流率を制御することにより
負荷電圧を制御する交流電圧制御装置がある（た
とえば特公昭56−33724号）。この場合、負荷のフ
ライホイール電流は負荷に並列接続され正負両方
向への電流の流れ方向を制御されるフライホイー
ル回路に流れる。

（考案が解決しようとする問題点） このような交流電源回路においては、出力電圧
を制御する場合は、出力電圧を検出してスイツチ
ング用ブリツジ回路のスイツチ素子の通流率を制
御する。この場合出力電圧を制御回路に正確にフ
イードバツクさせるためには、制御回路を主回路
から絶縁する必要があつた。このために高価な絶
縁トランスやフオトカツプラなどを使用しなけれ
ばならず、回路が複雑になると共に、高価なもの
になるという問題があつた。

本考案はこのような事情に鑑みなされたもので
あり、絶縁トランスやフオトカツプラなどを用い
ることなく正確に出力電圧を制御回路にフイード
バツクすることが出来る単相交流電圧検出回路を
提供するものである。

（問題点を解決する為の手段） 本考案の単相交流電圧検出回路は、このような
問題点を解決するために、交流電源と負荷との間
に接続され１つのスイツチ素子により正負両方向
へのスイツチングを行うスイツチ用ブリツジ回路
と、負荷に並列接続され正負両方向にフライホイ
ーリングを行うフライホイール回路と、前記スイ
ツチ素子を電源より高い周波数でスイツチングす
る制御回路とを備えるものにおいて、前記スイツ
チ素子のコモン側が前記制御回路のコモン側に接
続される一方、このコモン側には他端が整流素子
を介して前記負荷の前記スイツチ用ブリツジ回路
と反対の一端に接続されたコンデンサが接続さ
れ、このコンデンサの両端電圧を差動増幅器によ
り検出して前記スイツチ素子の通流率を制御する
ことにより達成される。

（実施例） 図面は本考案の一実施例を示す回路図である。
単相交流電源のＵ相とＶ相には、負荷としてのモ
ータＭとスイツチング用ブリツジ回路SWとが直
列に接続されている。このブリツジ回路SWはダ
イオードＤ１〜Ｄ４からなるブリツジにスイツチ
素子としてのＮチヤンネル・エンハンスメント・
電界効果トランジスタFET１とで構成されてい
る。モータＭにはフライホイール回路FWが並列
接続されている。このフライホイール回路FWは
４個のダイオードＤ５〜Ｄ８と、１個のＮチヤン
ネル・エンハンスメント・電界効果トランジスタ
FET２とで構成されている。

スイツチ回路SWは、本考案にかかる第１の制
御回路Ａにより、電源周波数より高い周波数でオ
ン・オフ制御される。この制御回路Ａは定電圧回
路Aaと、出力電圧検出回路Abと、ゲート回路
Acとを備える。定電圧回路Aaは、ダイオードＤ
９，Ｄ１０と、定電圧ダイオードZD１および平
滑コンデンサＣ１で構成される。コンデンサＣ１
のマイナス側がこの制御回路Ａのコモンとなり、
ここには前記スイツチング用ブリツジ回路SWの
トランジスタFET１のコモン側の点Ｐが接続さ
れている。このコモン側にはコンデンサＣ２の一
端が接続されている。このコンデンサＣ２の他端
は、抵抗Ｒ１，ダイオードＤ１１を介し電源のＶ
相すなはち負荷のスイツチング用ブリツジ回路
SWと反対側の一端Ｑに接続されている。OP１
はオペアンプからなる差動増幅器であり、その正
相入力端は可変抵抗VR、分圧抵抗Ｒ２，Ｒ３を
介して定電圧回路Aaのプラス側およびマイナス
側（コモン側）に接続されている。差動増幅器
OPの逆相入力端は分圧抵抗Ｒ４，Ｒ５を介し定
電圧回路Aaのプラス側およびコンデンサＣ２の
マイナス側（反コモン側）に接続されている。ゲ
ート回路Acはこの差動増幅器OPの出力電圧に基
ずいてデユーテイ比が変化する電源より高い周波
数の矩形波を出力し、前記トランジスタFET１
をオン・オフ制御する。

Ｂはフライホイール回路FWを制御する第２の
制御回路である。このフライホイール回路FWは
第２の制御回路Ｂ、定電圧回路Baと、比較器
CMPとを備える。定電圧回路Baは、ダイオード
Ｄ１２，Ｄ１３、ツエナーダイオードZD２，コ
ンデンサＣ２等で構成される。比較器CMPは、
前記ブリツジ回路SWのFET１の両端電圧の変化
からトランジスタFET１のオン・オフを判別し、
フライホイール回路FWのFET２をオン・オフ制
御する。

次に本実施例の動作を説明する。

電源のＵ相が正、Ｖ相が負となる正の半周期で
は、FET１がゲート回路Acによつてオンとされ
ると、電流はダイオードＤ１，トランジスタ
FET１，ダイオードＤ２，モータＭに流れる。
またトランジスタFET１がオフされると、比較
器CMPはトランジスタFET２をオンさせ負荷の
フライホイール電流に対応してこの動作を繰り返
す。電源のＵ，Ｖ相が反転する負の半周期では、
電流が通るダイオードがＤ３，Ｄ４，Ｄ７，Ｄ８
に変わる点を除き以上の動作は同じである。

電源の前記正の半周期では、電圧検出回路Ab
のコンデンサＣ２は図示の極性に充電され、その
両端電圧は高い周波数でオン・オフ変化する負荷
電圧の平均電圧となる。差動増幅器OPではこの
コンデンサＣ２の充電電圧に基づき負荷電圧の対
応した直流電圧Ｖ１を出力する。この電圧Ｖ１は
電源の負の半周期でも保持されるように、この出
力電圧検出回路Abの各部の時定数は決められて
いる。従つて、ゲート回路Acは、この電圧Ｖ１
に基づき、電源の正および負の半周期にわたつて
所定のデユーテイ比の矩形波のゲート信号を出力
し、前記トランジスタFET１の通流率を制御す
る。この結果、負荷電圧は所定電圧に保たれる。

なお、Ｕ相が正となる正の半周期では点ＰとＱ
との間の電圧、Ｖ（Ｐ，Ｑ）は、 Ｖ（Ｐ，Ｑ）＝Ｖ（Ｍ）＋Ｖ（Ｄ２） となる。ここにＶ（Ｍ）はモータ電圧、Ｖ（Ｄ２）
はダイオードＤ２の降下電圧を示す。

これに対し、Ｖ相が正となる負の半周期では Ｖ（Ｐ，Ｑ）＝Ｖ（Ｍ）＋Ｖ（Ｄ３）＋Ｖ（FET１） ここにＶ（FET１）はトランジスタFET１の両
端電圧である。

このように電源の正負の半周期で点Ｐ，Ｑ間電
圧にはＶ（FET１）の差が生じる。しかし本考案
によればダイオードＤ１１で半波整流して正の半
波のみでコンデンサＣ２を充電しているので、検
出精度が向上する。

本実施例では、ブリツジ回路SWのトランジス
タFET１の両端電圧の変化を検出してフライホ
イール回路FWのトランジスタFET２の制御を行
う。従つて絶縁トランスやフオトカツプラなどの
絶縁手段は全く不要となつている。しかし本考案
はこの第２の制御回路に絶縁手段を用いたものも
包含するものである。

（考案の効果） 本考案は以上のように、ブリツジ回路のスイツ
チ素子のコモン側を制御回路のコモン側に接続
し、コンデンサの一端をこのコモンに、このコン
デンサの他端を整流素子を介して負荷のブリツジ
回路と反対側の一端にそれぞれ接続したから、絶
縁トランスやフオトカツプラなどの絶縁手段を用
いることなく正確にかつ高精度に出力電圧を検出
でき、回路構成も簡単で安価にもなる。

また通流率一定の制御では、電源電圧が変動し
たときにも同様に出力電圧の変動が発生するが、
本考案によれば簡単な構成で出力電圧をフイード
バツクさせて通流率を制御するので、電源電圧の
変動の影響を受けることなく、出力電圧を一定に
制御することができる。

【図面の簡単な説明】

図面は本考案の一実施例の回路図である。 Ｍ……負荷としてのモータ、SW……ブリツジ
回路、FW……フライホイール回路、FET１……
スイツチ素子としてのトランジスタ、Ａ……制御
回路、Ab……出力電圧検出回路、Ｄ１１……ダ
イオード、Ｃ２……コンデンサ、OP……差動増
幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 交流電源と負荷との間に接続され１つのスイツ
   チ素子により正負両方向へのスイツチングを行う
   スイツチ用ブリツジ回路と、負荷に並列接続され
   正負両方向にフライホイーリングを行うフライホ
   イール回路と、前記スイツチ素子を電源より高い
   周波数でスイツチングする制御回路とを備えるも
   のにおいて、 前記スイツチ素子のコモン側が前記制御回路の
   コモン側に接続される一方、このコモン側には他
   端が整流素子を介して前記負荷の前記スイツチ用
   ブリツジ回路と反対の一端に接続されたコンデン
   サが接続され、このコンデンサの両端電圧を差動
   増幅器により検出して前記スイツチ素子の通流率
   を制御することを特徴とする単相交流電圧検出回
   路。