JPH0343868B2 - - Google Patents
Info
- Publication number
- JPH0343868B2 JPH0343868B2 JP59193879A JP19387984A JPH0343868B2 JP H0343868 B2 JPH0343868 B2 JP H0343868B2 JP 59193879 A JP59193879 A JP 59193879A JP 19387984 A JP19387984 A JP 19387984A JP H0343868 B2 JPH0343868 B2 JP H0343868B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- switch element
- circuit
- flywheeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、交流電源電圧をその周波数よりも高
い周波数でスイツチングして誘導性負荷に供給
し、さらに負荷に並列に接続したフライホイール
素子に対しスイツチング素子のオフ時に流れる誘
導電流を流して負荷電流を均一化するようにした
交流電圧制御装置に関するものである。
い周波数でスイツチングして誘導性負荷に供給
し、さらに負荷に並列に接続したフライホイール
素子に対しスイツチング素子のオフ時に流れる誘
導電流を流して負荷電流を均一化するようにした
交流電圧制御装置に関するものである。
（従来の技術）
従来において、交流電源と負荷との間にスイツ
チング素子を直列接続し、このスイツチング素子
を電源周波数よりも高い周波数でスイツチングさ
せ、かつ、スイツチング素子のオン時間を制御す
ることにより負荷に供給する電圧を制御するよう
にした交流電圧制御装置がある。ここに負荷がモ
ータなどの誘導性負荷である場合には、スイツチ
ング素子のオフ時に誘導電流が流れ、負荷の端子
間電圧が大きく変動してしまう。
チング素子を直列接続し、このスイツチング素子
を電源周波数よりも高い周波数でスイツチングさ
せ、かつ、スイツチング素子のオン時間を制御す
ることにより負荷に供給する電圧を制御するよう
にした交流電圧制御装置がある。ここに負荷がモ
ータなどの誘導性負荷である場合には、スイツチ
ング素子のオフ時に誘導電流が流れ、負荷の端子
間電圧が大きく変動してしまう。
そこで、誘導性負荷に正・負両方向のフライホ
イーリングを行うフライホイール回路を並列接続
し、このフライホイール回路のフライホイール素
子を交流電圧スイツチング用のスイツチング素子
と同期してオン・オフさせ、スイツチング素子の
オフ時に流れる誘導電流をフライホイール素子を
介して流すことにより、負荷の端子間電圧を平均
化するようにした交流電圧制制御装置が提案され
ている（特公昭56−33724号）。
イーリングを行うフライホイール回路を並列接続
し、このフライホイール回路のフライホイール素
子を交流電圧スイツチング用のスイツチング素子
と同期してオン・オフさせ、スイツチング素子の
オフ時に流れる誘導電流をフライホイール素子を
介して流すことにより、負荷の端子間電圧を平均
化するようにした交流電圧制制御装置が提案され
ている（特公昭56−33724号）。
（発明が解決しようとする問題点）
ところが、この交流電圧制御装置ではフライホ
イール素子のオン・オフ制御をフオトカプラ等の
絶縁手段を介して行つているため、交流電圧のス
イツチング周波数が高くなると、このフオトカプ
ラが追従しなくなり、フライホイール素子のオ
ン・オフ制御が不可能になつてフライホイーリン
グ機能が正常に発揮されなくなるという欠点があ
つた。
イール素子のオン・オフ制御をフオトカプラ等の
絶縁手段を介して行つているため、交流電圧のス
イツチング周波数が高くなると、このフオトカプ
ラが追従しなくなり、フライホイール素子のオ
ン・オフ制御が不可能になつてフライホイーリン
グ機能が正常に発揮されなくなるという欠点があ
つた。
本発明は、交流電圧のスイツチング周波数が高
くなつた場合にフライホイーリング機能が正常に
発揮されなくなるという従来装置の問題点を解決
しようとするものであり、これにより高速での交
流電圧スイツチングが可能な交流電圧制御装置を
提供しようとするものである。
くなつた場合にフライホイーリング機能が正常に
発揮されなくなるという従来装置の問題点を解決
しようとするものであり、これにより高速での交
流電圧スイツチングが可能な交流電圧制御装置を
提供しようとするものである。
（問題点を解決するための手段および作用）
本発明によればこの目的は、
４個のダイオードと１個のスイツチ素子からな
り電源と負荷との間に直列接続されて電源周波数
より高い周波数で正負方向のスイツチングを行う
スイツチング用ブリツジ回路と； ４個のダイオードと１個のスイツチ素子からな
り負荷に並列接続されて正負方向のフライホイー
リングを行うフライホイーリング用ブリツジ回路
と； 前記スイツチング用スイツチ素子のオン・オフ
に同期して前記フライホイーリング用スイツチ素
子をオフ・オンさせる制御回路とを備え； 前記制御回路は電源を整流して定電圧を得る定
電圧回路と、この定電圧を分圧して高低２つの基
準電圧を求める分圧抵抗と、これら２つの基準電
圧の電圧範囲が所定範囲以外になると前記フライ
ホイーリング用スイツチ素子をオンさせる判別回
路とを備え、前記各基準電圧点を前記スイツチン
グ用スイツチ素子の端子に直接接続したことを特
徴とする交流電圧制御装置。
り電源と負荷との間に直列接続されて電源周波数
より高い周波数で正負方向のスイツチングを行う
スイツチング用ブリツジ回路と； ４個のダイオードと１個のスイツチ素子からな
り負荷に並列接続されて正負方向のフライホイー
リングを行うフライホイーリング用ブリツジ回路
と； 前記スイツチング用スイツチ素子のオン・オフ
に同期して前記フライホイーリング用スイツチ素
子をオフ・オンさせる制御回路とを備え； 前記制御回路は電源を整流して定電圧を得る定
電圧回路と、この定電圧を分圧して高低２つの基
準電圧を求める分圧抵抗と、これら２つの基準電
圧の電圧範囲が所定範囲以外になると前記フライ
ホイーリング用スイツチ素子をオンさせる判別回
路とを備え、前記各基準電圧点を前記スイツチン
グ用スイツチ素子の端子に直接接続したことを特
徴とする交流電圧制御装置。
により達成される。
（実施例）
第１図は本発明の一実施例を示す回路図であ
り、単相交流電源ｅと誘導性負荷としてのモータ
Ｍとの間には、ダイオードＤ１〜Ｄ４から成るダ
イオードブリツジにＮチヤンネル型の電界効果ト
ランジスタFET１からなるスイツチング用スイ
ツチ素子を接続したスイツチング用ブリツジ回路
が直列に接続されている。また、モータＭには４
個のダイオードＤ５〜Ｄ８と１個のＮチヤンネル
型の電界効果トランジスタFET２からなるフラ
イホイーリング用スイツチ素子とで構成されるフ
ライホイール用ブリツジ回路が並列接続されてい
る。制御回路は、トランジスタTR２のベースと
コレクタとの間に接続されたNPN型トランジス
タTR３とPNP型トランジスタTR４の直列回路
からなる判別回路Ａと、交流電源ｅの出力をダイ
オードＤ１１，Ｄ１２で整流し、定電圧ダイオー
ドZD１で定電圧を得る定電圧回路Ｂと、この定
電圧を高低２つの基準電圧に分圧する分圧抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ４とを有する。これら２つの
基準電圧となる点（基準電圧点）はそれぞれ
FET１のアノード側及びカソード側に接続され
ている。従つて判別回路ＡのトランジスタTR３
はダイオードＤ１とＤ３との接続点電圧が分圧抵
抗Ｒ１，Ｒ２間の第１の基準電圧を越えたならば
トランジスタTR３をオンとし、またダイオード
Ｄ２とＤ４との接続点電圧が第２の基準電圧より
低くなつたならばトランジスタTR４をオンと
し、これらオン状態のトランジスタTR３，TR
４を介して電界効果トランジスタFET２のゲー
トに正電圧を印加してオン状態に制御する。すな
わちこの判別回路Ａは、第１、第２の基準電圧の
電圧範囲が所定の範囲外になるのを監視する。
り、単相交流電源ｅと誘導性負荷としてのモータ
Ｍとの間には、ダイオードＤ１〜Ｄ４から成るダ
イオードブリツジにＮチヤンネル型の電界効果ト
ランジスタFET１からなるスイツチング用スイ
ツチ素子を接続したスイツチング用ブリツジ回路
が直列に接続されている。また、モータＭには４
個のダイオードＤ５〜Ｄ８と１個のＮチヤンネル
型の電界効果トランジスタFET２からなるフラ
イホイーリング用スイツチ素子とで構成されるフ
ライホイール用ブリツジ回路が並列接続されてい
る。制御回路は、トランジスタTR２のベースと
コレクタとの間に接続されたNPN型トランジス
タTR３とPNP型トランジスタTR４の直列回路
からなる判別回路Ａと、交流電源ｅの出力をダイ
オードＤ１１，Ｄ１２で整流し、定電圧ダイオー
ドZD１で定電圧を得る定電圧回路Ｂと、この定
電圧を高低２つの基準電圧に分圧する分圧抵抗Ｒ
１，Ｒ２，Ｒ３，Ｒ４とを有する。これら２つの
基準電圧となる点（基準電圧点）はそれぞれ
FET１のアノード側及びカソード側に接続され
ている。従つて判別回路ＡのトランジスタTR３
はダイオードＤ１とＤ３との接続点電圧が分圧抵
抗Ｒ１，Ｒ２間の第１の基準電圧を越えたならば
トランジスタTR３をオンとし、またダイオード
Ｄ２とＤ４との接続点電圧が第２の基準電圧より
低くなつたならばトランジスタTR４をオンと
し、これらオン状態のトランジスタTR３，TR
４を介して電界効果トランジスタFET２のゲー
トに正電圧を印加してオン状態に制御する。すな
わちこの判別回路Ａは、第１、第２の基準電圧の
電圧範囲が所定の範囲外になるのを監視する。
制御回路には、スイツチング用のFET１の入
力端と出力端の電圧が、絶縁することなく直接入
力され、トランジスタTR３，TR４はフライホ
イーリング用のトランジスタTR２を直接オン・
オフ制御する。
力端と出力端の電圧が、絶縁することなく直接入
力され、トランジスタTR３，TR４はフライホ
イーリング用のトランジスタTR２を直接オン・
オフ制御する。
このような構成において、スイツチング用スイ
ツチ素子FET１は交流電源周波数より高い周波
数でスイツチングされるが、交流電源ｅの正の半
サイクルではダイオードＤ１，FET１、ダイオ
ードＤ２の経路でFET１によりスイツチングさ
れた交流電圧がモータＭに供給される。一方、交
流電源ｅの負の半サイクルではダイオードＤ３，
FET１、ダイオードＤ４の経路でFET１により
スイツチングされた交流電圧がモータＭに供給さ
れる。
ツチ素子FET１は交流電源周波数より高い周波
数でスイツチングされるが、交流電源ｅの正の半
サイクルではダイオードＤ１，FET１、ダイオ
ードＤ２の経路でFET１によりスイツチングさ
れた交流電圧がモータＭに供給される。一方、交
流電源ｅの負の半サイクルではダイオードＤ３，
FET１、ダイオードＤ４の経路でFET１により
スイツチングされた交流電圧がモータＭに供給さ
れる。
このようにしてモータＭにスイツチングされた
交流電圧が供給されている際に、FET１がオフ
の時にはダイオードＤ１とＤ３との接続点電圧は
交流電源ｅの正の半サイクル及び負の半サイクル
の両サイクルにおいて正の電圧を示し、逆にダイ
オードＤ２とＤ４との接続点電圧は負の電圧を示
す。このためFET１がオフの時、分圧抵抗Ｒ１，
Ｒ２間の第１の基準電圧点には正の電圧が与えら
れ、また分圧抵抗Ｒ３，Ｒ４間の第２の基準電圧
点には負の電圧が与えられる。これにより、トラ
ンジスタTR３，４はFET１がオフの時にはオン
し、オンの時にはオフする。トランジスタTR
３，４が共にオンとなることにより、FET２が
オンし、FET１がオフになつた時にモータＭに
流れる誘導電流はオンとなつたFET２とダイオ
ードＤ５〜Ｄ８とを介してモータＭの一方の電源
端子へ環流される。すなわち、交流電源ｅの正の
半サイクルで生じた誘導電流はダイオードＤ７，
FET２、ダイオードＤ８の経路で環流され、負
の半サイクルで生じた誘導電流はダイオードＤ
５，FET２、ダイオードＤ６の経路で環流され
る。
交流電圧が供給されている際に、FET１がオフ
の時にはダイオードＤ１とＤ３との接続点電圧は
交流電源ｅの正の半サイクル及び負の半サイクル
の両サイクルにおいて正の電圧を示し、逆にダイ
オードＤ２とＤ４との接続点電圧は負の電圧を示
す。このためFET１がオフの時、分圧抵抗Ｒ１，
Ｒ２間の第１の基準電圧点には正の電圧が与えら
れ、また分圧抵抗Ｒ３，Ｒ４間の第２の基準電圧
点には負の電圧が与えられる。これにより、トラ
ンジスタTR３，４はFET１がオフの時にはオン
し、オンの時にはオフする。トランジスタTR
３，４が共にオンとなることにより、FET２が
オンし、FET１がオフになつた時にモータＭに
流れる誘導電流はオンとなつたFET２とダイオ
ードＤ５〜Ｄ８とを介してモータＭの一方の電源
端子へ環流される。すなわち、交流電源ｅの正の
半サイクルで生じた誘導電流はダイオードＤ７，
FET２、ダイオードＤ８の経路で環流され、負
の半サイクルで生じた誘導電流はダイオードＤ
５，FET２、ダイオードＤ６の経路で環流され
る。
このような動作によつてモータＭに流れる電流
は平均化される。この場合、トランジスタTR２
〜TR４はFET１の入・出力両端の出力電圧によ
つて直接オン・オフされると共に、判別回路Ａは
定電圧回路Ｂの電圧を用いてオン・オフされるか
ら、その判別回路Ａの動作が高速になる。このた
めFET１のスイツチング周波数を高くしてもフ
ライホイール機能が追従しなくなることはなくな
り、高いスイツチング周波数での交流電圧制御が
可能になる。
は平均化される。この場合、トランジスタTR２
〜TR４はFET１の入・出力両端の出力電圧によ
つて直接オン・オフされると共に、判別回路Ａは
定電圧回路Ｂの電圧を用いてオン・オフされるか
ら、その判別回路Ａの動作が高速になる。このた
めFET１のスイツチング周波数を高くしてもフ
ライホイール機能が追従しなくなることはなくな
り、高いスイツチング周波数での交流電圧制御が
可能になる。
第２図は本発明の第２の実施例を示す回路図で
あり、第１図におけるトランジスタTR３，４か
らなる判別回路ＡをコンパレータCMPに置換し
たものである。この実施例によれば、コンパレー
タCMPの出力電圧はスイツチング用の電界効果
トランジスタFET１がオフの時に“１”となり、
フライホイール用の電界効果トランジスタFET
２をオンさせる。従つて、上記実施例と同様の効
果を得ることができる。
あり、第１図におけるトランジスタTR３，４か
らなる判別回路ＡをコンパレータCMPに置換し
たものである。この実施例によれば、コンパレー
タCMPの出力電圧はスイツチング用の電界効果
トランジスタFET１がオフの時に“１”となり、
フライホイール用の電界効果トランジスタFET
２をオンさせる。従つて、上記実施例と同様の効
果を得ることができる。
この場合、スイツチング用電界効果トランジス
タFET１のゲート電圧は、このトランジスタを
オフさせるとき“０”である。このため、コンパ
レータCMPの比較入力（−）にはトランジスタ
FET１のゲート入力電圧を入力するようにして
も同じ動作となる。
タFET１のゲート電圧は、このトランジスタを
オフさせるとき“０”である。このため、コンパ
レータCMPの比較入力（−）にはトランジスタ
FET１のゲート入力電圧を入力するようにして
も同じ動作となる。
第３図は本発明の第３の実施例を示す回路図で
あり、スイツチング用のFET１の制御入力端電
圧すなわちゲート電圧とFET１の入・出力端の
一方（図では出力端）の電圧とをコンパレータ
CMPに入力し、このコンパレータCMPの出力を
直接フライホイーリング用FET２のベースに導
くように構成したものである。
あり、スイツチング用のFET１の制御入力端電
圧すなわちゲート電圧とFET１の入・出力端の
一方（図では出力端）の電圧とをコンパレータ
CMPに入力し、このコンパレータCMPの出力を
直接フライホイーリング用FET２のベースに導
くように構成したものである。
なお、上述した実施例は単相交流電圧の制御を
対象としたものであるが、多相交流の場合には第
１図〜第３図に示したスイツチング回路およびフ
ライホイール回路を適宜に複数組合せることによ
つて構成することができる。
対象としたものであるが、多相交流の場合には第
１図〜第３図に示したスイツチング回路およびフ
ライホイール回路を適宜に複数組合せることによ
つて構成することができる。
（発明の効果）
本発明は以上のように、４個のダイオードと１
個のスイツチ素子とでスイツチング用ブリツジ回
路を、同じく４個のダイオードと１個のスイツチ
素子とでフライホイーリング用ブリツジ回路路を
形成し、スイツチング用スイツチ素子の端子電圧
を絶縁することなく直接検出してスイツチング用
スイツチ素子のオン・オフに同期してフライホイ
ーリング用スイツチ素子をオフ・オン制御する。
ここにこのオン・オフ制御を行う制御回路は、交
流電源から得た定電圧を分圧することにより第
１、第２の基準電圧を作り、これらを用いて、判
別回路を作動させる。
個のスイツチ素子とでスイツチング用ブリツジ回
路を、同じく４個のダイオードと１個のスイツチ
素子とでフライホイーリング用ブリツジ回路路を
形成し、スイツチング用スイツチ素子の端子電圧
を絶縁することなく直接検出してスイツチング用
スイツチ素子のオン・オフに同期してフライホイ
ーリング用スイツチ素子をオフ・オン制御する。
ここにこのオン・オフ制御を行う制御回路は、交
流電源から得た定電圧を分圧することにより第
１、第２の基準電圧を作り、これらを用いて、判
別回路を作動させる。
このため、交流電圧のスイツチング周波数が高
くなつてもフライホイール機能が損なわれること
はなく、高速での交流電圧スイツチングが可能に
なり、応答性と制御精度を格段に向上させること
ができるなどの効果がある。
くなつてもフライホイール機能が損なわれること
はなく、高速での交流電圧スイツチングが可能に
なり、応答性と制御精度を格段に向上させること
ができるなどの効果がある。
第１図は本発明の一実施例を示す回路図、第２
図及び第３図は本発明の他の実施例を示す回路図
である。 ｅ…交流電源、Ｄ１〜Ｄ１２…ダイオード、
TR１〜TR４…トランジスタ、FET１，FET２
…電界効果トランジスタ、CMP…コンパレータ、
Ａ…判別回路、Ｂ…定電圧回路。
図及び第３図は本発明の他の実施例を示す回路図
である。 ｅ…交流電源、Ｄ１〜Ｄ１２…ダイオード、
TR１〜TR４…トランジスタ、FET１，FET２
…電界効果トランジスタ、CMP…コンパレータ、
Ａ…判別回路、Ｂ…定電圧回路。
Claims (1)
- 【特許請求の範囲】 １ ４個のダイオードと１個のスイツチ素子から
なり電源と負荷との間に直列接続されて電源周波
数より高い周波数で正負方向のスイツチングを行
うスイツチング用ブリツジ回路と； ４個のダイオードと１個のスイツチ素子からな
り負荷に並列接続されて正負方向のフライホイー
リングを行うフライホイーリング用ブリツジ回路
と； 前記スイツチング用スイツチ素子のオン・オフ
に同期して前記フライホイーリング用スイツチ素
子をオフ・オンさせる制御回路とを備え； 前記制御回路は電源を整流して定電圧を得る定
電圧回路と、この定電圧を分圧して高低２つの基
準電圧を求める分圧抵抗と、これら２つの基準電
圧の電圧範囲が所定範囲以外になると前記フライ
ホイーリング用スイツチ素子をオンさせる判別回
路とを備え、前記各基準電圧点を前記スイツチン
グ用スイツチ素子の端子に直接接続したことを特
徴とする交流電圧制御装置。 ２ 制御回路はスイツチング用スイツチ素子の
入・出力端子に直接接続され、これら入・出力端
子電圧の変化からスイツチング用スイツチ素子の
オン・オフを検出する特許請求の範囲第１項記載
の交流電圧制御装置。 ３ 制御回路はスイツチング用スイツチ素子の制
御入力端に直接接続され、この制御入力端電圧の
変化からスイツチング用スイツチ素子のオン・オ
フを検出する特許請求の範囲第１項記載の交流電
圧制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193879A JPS6173590A (ja) | 1984-09-18 | 1984-09-18 | 交流電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193879A JPS6173590A (ja) | 1984-09-18 | 1984-09-18 | 交流電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173590A JPS6173590A (ja) | 1986-04-15 |
| JPH0343868B2 true JPH0343868B2 (ja) | 1991-07-04 |
Family
ID=16315258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193879A Granted JPS6173590A (ja) | 1984-09-18 | 1984-09-18 | 交流電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173590A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2958075B2 (ja) * | 1990-08-24 | 1999-10-06 | 芝浦メカトロニクス株式会社 | 交流電圧制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109421A (ja) * | 1974-02-06 | 1975-08-28 | ||
| JPS5649277U (ja) * | 1979-09-21 | 1981-05-01 |
-
1984
- 1984-09-18 JP JP59193879A patent/JPS6173590A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6173590A (ja) | 1986-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683438A (en) | Circuit for connecting a load to the high side of a DC power supply | |
| US4654567A (en) | Blocking protection arrangement for electronically commutated DC motors | |
| JPH0343868B2 (ja) | ||
| JPH11136939A (ja) | スイッチング電源 | |
| JPH0548592U (ja) | インバータ装置 | |
| JPH0315423B2 (ja) | ||
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JP3611039B2 (ja) | 待機電力回路 | |
| JPH0675645A (ja) | 電源装置 | |
| SE517220C2 (sv) | Synkron flybackomvandlare | |
| KR100220997B1 (ko) | 에스알 모터의 전원공급회로 | |
| SU1582348A1 (ru) | Устройство реверсировани тока в нагрузке | |
| JPH0514214Y2 (ja) | ||
| JPH03265460A (ja) | トランジスタ制御用電源回路 | |
| JP3358091B2 (ja) | 二線式電子スイッチ | |
| JPH0343867B2 (ja) | ||
| JPH09266681A (ja) | インバータ用ゲート電源回路 | |
| JPH01136585A (ja) | 直流モータ用電源装置 | |
| JPH0713438Y2 (ja) | 交流スイツチング電源の制御回路 | |
| JP3421516B2 (ja) | インバータ装置 | |
| JPH0318431B2 (ja) | ||
| JPH0475526B2 (ja) | ||
| JPH0582776B2 (ja) | ||
| JPS6322146B2 (ja) | ||
| JPH0232857B2 (ja) |