JPH05137023A - Horizontal synchronizing signal separator circuit - Google Patents

Horizontal synchronizing signal separator circuit

Info

Publication number
JPH05137023A
JPH05137023A JP29420091A JP29420091A JPH05137023A JP H05137023 A JPH05137023 A JP H05137023A JP 29420091 A JP29420091 A JP 29420091A JP 29420091 A JP29420091 A JP 29420091A JP H05137023 A JPH05137023 A JP H05137023A
Authority
JP
Japan
Prior art keywords
pulse
output
monostable multivibrator
synchronizing signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29420091A
Other languages
Japanese (ja)
Inventor
Makoto Iwashima
誠 岩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP29420091A priority Critical patent/JPH05137023A/en
Publication of JPH05137023A publication Critical patent/JPH05137023A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To always separate and output 8 horizontal synchronizing signal by providing a monostable multivibrator, an OFF, and an OR circuit and transmitting the equivalent pulses near the equivalent pulse existing at 8 position where this pulse is taken out as a horizontal synchronizing signal. CONSTITUTION:When an equivalent pulse of an input composite synchronizing signal (a) is omitted, the negative polarity pulse output (e) of a monostable multivibrator 3 that should be originally available is not availeble. In this case, the output (h) of a monostable multivibrator a is set at an H level at only a point near the equivalent pulse existing at a position where the pulse is taken out as a horizontal synchronizing signal through a 100p consisting of the monostable multivibrators 7 and a, an OFF 5 and an OR circuit 6. Then en AND circuit 9 secures an AND between the output (h) end the positive polarity output (b) of the multivibretor 3. Thus e normal horizontal synchronizing signal is obtained. In other words, the equivalent pulse part existing at the middle of the equivalent pulse of the position where the pulse is taken out as a horizontal synchronizing signal is not instructed not to answer despite the omission of the equivalent pulse.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機等
において、複合同期信号から水平同期信号を分離して出
力する水平同期信号分離回路に関し、特に、等価パルス
欠落等の影響を除去する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal synchronizing signal separation circuit for separating a horizontal synchronizing signal from a composite synchronizing signal and outputting the same in a television receiver or the like, and more particularly to a technique for eliminating the influence of missing equivalent pulses. Regarding

【0002】[0002]

【従来の技術】テレビジョン受像機等における水平同期
信号および垂直同期信号が複合して伝送される複合同期
信号は、垂直同期信号期間およびその前後の各3水平走
査期間(以下、水平走査周期をTHと記す)の期間内で
は、周知の通り、水平同期信号が通常の周期THではな
くTH/2周期の等価パルスとなり、またパルス幅も狭
くなっている。そのためそれらの等価パルスの期間も通
常の期間と同様の周期THで、かつパルス幅が等しい水
平同期信号を分離、出力する必要がある。
2. Description of the Related Art A composite synchronizing signal, which is transmitted by combining a horizontal synchronizing signal and a vertical synchronizing signal in a television receiver or the like, has a vertical synchronizing signal period and three horizontal scanning periods before and after the period (hereinafter, referred to as a horizontal scanning period). In the period (denoted as T H ), as is well known, the horizontal synchronizing signal is not the normal period T H but an equivalent pulse of T H / 2 period, and the pulse width is narrow. Therefore, it is necessary to separate and output the horizontal synchronizing signals having the same pulse duration as the period T H of the equivalent pulse and the same pulse width.

【0003】従来、一般的に用いられている水平同期信
号分離回路は、ノンリトリガラブル単安定マルチバイブ
レータと通常の単安定マルチバイブレータとを直列に接
続した回路である。この回路においては、前記のごとき
等価パルスの期間も通常の期間と同様の周期THで、か
つパルス幅が等しい水平同期信号を分離、出力すること
が出来る。しかし、前記の回路では、何らかの原因で等
価パルスが欠落した場合には、正常な水平同期信号を出
力することが出来ず、そのため水平同期が乱れてしまう
という問題があった。前記の問題を解決するため、等価
パルスの欠落があっても正常な水平同期信号を出力する
ことの出来るようにした水平同期信号分離回路として
は、特開平2−55474号公報に記載の回路や図3に
示す回路がある。
Conventionally, a generally used horizontal synchronizing signal separation circuit is a circuit in which a non-triggerable monostable multivibrator and an ordinary monostable multivibrator are connected in series. In this circuit, the period of the equivalent pulse as described above has the same period T H as the normal period, and the horizontal synchronizing signal having the same pulse width can be separated and output. However, in the circuit described above, if the equivalent pulse is lost for some reason, a normal horizontal synchronizing signal cannot be output, which causes a problem that the horizontal synchronizing is disturbed. In order to solve the above-mentioned problem, as a horizontal sync signal separation circuit capable of outputting a normal horizontal sync signal even if the equivalent pulse is missing, a circuit described in Japanese Patent Laid-Open No. 2-55474 and There is a circuit shown in FIG.

【0004】図3は前記の水平同期信号分離回路のブロ
ック図であり、図4および図5は図3における信号波形
のタイミングチャートである。図3の回路は、伝送上の
障害等によって入力複合同期信号の等価パルスに欠落が
生じても、正規の水平走査周期THの水平同期信号を分
離、出力するものであり、この場合の動作を説明する。
図3において、入力端子1から図4(A)に示す波形の
複合同期信号aが入力し、ノンリトリガブル単安定マル
チバイブレータ11に供給される。ただし、入力複合同
期信号aは、時刻t4における破線で示した等価パルス
が欠落したものとする。ノンリトリガブル単安定マルチ
バイブレータ11は、時刻t1において、図4(B)に
示すように、複合同期信号aの前縁でトリガされてHレ
ベルとなり、パルス幅T11の期間終了までは再トリガを
受け付けず、パルス幅T11の期間を過ぎるとLレベルに
なるノンリトリガブル動作を行なっている。そして時刻
2において、再びトリガされてHレベルになる出力v
が取り出され、リトリガブル単安定マルチバイブレータ
12および単安定マルチバイブレータ14に供給され
る。この時、パルス幅T11は、 (TH/2)<T11<TH の関係になるように設定されているので、ノンリトリガ
ブル単安定マルチバイブレータ11は時刻t3では再ト
リガされず、その出力vは時刻t2からパルス幅T11
けHレベルを継続した後にLレベルとなる。リトリガブ
ル単安定マルチバイブレータ12は、入力する信号vの
立ち上がりでトリガされ、本来であればパルス幅T12
けHレベルを継続した後にLレベルになるパルスを出力
する。しかし、この時のパルス幅T12は、 TH<T12<(3TH/2) の関係になるように設定されており、また、リトリガブ
ル単安定マルチバイブレータ12は、出力がHレベル期
間中でも再トリガを受け付けるため、時刻t1およびt2
において連続して再トリガされ、出力のHレベル期間が
延長される。
FIG. 3 is a block diagram of the horizontal synchronizing signal separation circuit, and FIGS. 4 and 5 are timing charts of the signal waveforms in FIG. The circuit of FIG. 3 separates and outputs the horizontal synchronizing signal of the regular horizontal scanning period T H even if the equivalent pulse of the input composite synchronizing signal is lost due to a transmission failure or the like. Operation in this case Will be explained.
In FIG. 3, the composite synchronization signal a having the waveform shown in FIG. 4A is input from the input terminal 1 and supplied to the non-retriggerable monostable multivibrator 11. However, it is assumed that the input composite synchronizing signal a lacks the equivalent pulse indicated by the broken line at time t 4 . At time t 1 , the non-retriggerable monostable multivibrator 11 is triggered by the leading edge of the composite synchronizing signal a to be at the H level, and is re-activated until the end of the pulse width T 11 as shown in FIG. 4B. A non-retriggerable operation is performed in which the trigger is not accepted and the L level is reached when the period of the pulse width T 11 has passed. Then, at time t 2 , the output v that is triggered again and becomes H level
Is taken out and supplied to the retriggerable monostable multivibrator 12 and the monostable multivibrator 14. In this case, the pulse width T 11, since (T H / 2) <is set to be in the relation of T 11 <T H, Nonritorigaburu monostable multivibrator 11 is not retriggered at time t 3 , Its output v becomes the L level after continuing the H level for the pulse width T 11 from the time t 2 . The retriggerable monostable multivibrator 12 is triggered by the rising edge of the input signal v, and normally outputs a pulse that goes to the L level after continuing the H level for the pulse width T 12 . However, the pulse width T 12 at this time is set so that T H <T 12 <(3T H / 2) is satisfied, and the retriggerable monostable multivibrator 12 has an output even during the H level period. Times t 1 and t 2 to accept retrigger
Is continuously retriggered and the H level period of the output is extended.

【0005】しかし、時刻t4においては、図4(A)
に破線で示されるように入力複合同期信号aの等価パル
スが欠落しているため、ノンリトリガブル単安定マルチ
バイブレータ11はトリガされず、出力信号vはLレベ
ルを保持する。そのためリトリガブル単安定マルチバイ
ブレータ12は、図4(C)に示すように、時刻t2
らT12時間後にLレベルになる出力xを出力し、それが
単安定マルチバイブレータ13に供給される。単安定マ
ルチバイブレータ13は、時刻t4〜t5間において、図
4(D)のように、入力する信号xの立ち下がりでトリ
ガされ、パルス幅T13だけHレベルを継続した後にLレ
ベルになるパルス信号yを出力する。前記の信号yは、
ノンリトリガブル単安定マルチバイブレータ11のクリ
ア端子CLに供給されており、信号yがHレベルの期間
中はノンリトリガブル単安定マルチバイブレータ11の
出力はクリアされる。この時のパルス幅T13は、 (3TH/2)<(T12+T13)<2TH の関係になるように設定されているので、ノンリトリガ
ブル単安定マルチバイブレータ11は、時刻t5におい
てはクリア動作のためトリガされず、時刻t6において
再びトリガされ、出力信号vはHレベルとなる。また、
単安定マルチバイブレータ14は、ノンリトリガブル単
安定マルチバイブレータ11の出力信号vの立ち上がり
でトリガされ、図4(E)に示すようなパルス幅T
14(ただし、0<T14<TH)をもつパルス信号zを出
力する。このパルス信号zが出力端子2から水平同期信
号として出力される。この図4(E)に示す出力信号v
は、時刻t4における等価パルスの欠落によって一部で
周期が2THとなり、水平同期信号が一本欠落すること
になるが、テレビジョン受像機等では、周知のごとく、
全く同期に影響を及ぼさない。
However, at time t 4 , FIG.
Since the equivalent pulse of the input composite synchronizing signal a is missing as indicated by the broken line in FIG. 5, the non-retriggerable monostable multivibrator 11 is not triggered and the output signal v holds the L level. Therefore, as shown in FIG. 4C, the retriggerable monostable multivibrator 12 outputs an output x that becomes L level after T 12 hours from time t 2 and is supplied to the monostable multivibrator 13. Monostable multivibrator 13, between time t 4 ~t 5, as shown in FIG. 4 (D), the triggered at the falling edge of the input signal x, the L level after continuing H level only pulse width T 13 Output a pulse signal y. The signal y is
The signal is supplied to the clear terminal CL of the non-retriggerable monostable multivibrator 11, and the output of the non-triggerable monostable multivibrator 11 is cleared while the signal y is at the H level. Since the pulse width T 13 at this time is set to satisfy the relationship of (3T H / 2) <(T 12 + T 13 ) <2T H , the non-retriggerable monostable multivibrator 11 operates at time t 5 At time t 6 , the output signal v is not triggered because of the clearing operation but is triggered again, and the output signal v becomes H level. Also,
The monostable multivibrator 14 is triggered by the rising edge of the output signal v of the non-retriggerable monostable multivibrator 11, and has a pulse width T as shown in FIG.
The pulse signal z having 14 (where 0 <T 14 < TH ) is output. This pulse signal z is output from the output terminal 2 as a horizontal synchronizing signal. The output signal v shown in FIG.
The period is 2T H becomes part by lack of equalizing pulse at time t 4, but the horizontal sync signal so that the missing one, in the television receiver or the like, as is well known,
Has no effect on synchronization.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図3に
示す回路では、等価パルスの欠落が複数になった場合、
その等価パルスの欠落の位置によっては、出力する水平
同期信号がTH/2期間だけ位相シフトし、テレビジョ
ン受像機等の水平同期に乱れを生じるという問題点があ
った。以下、前記の問題を図5を用いて説明する。図5
(A)に入力の複合同期信号aを示す。ただし、入力複
合同期信号aは、時刻t4、t6における破線で示した等
価パルスが欠落したものとする。時刻t6以前の動作は
前記図4と同じである。時刻t6においては、図5
(A)に破線で示されるように入力複合同期信号aの等
価パルスが欠落しているため、ノンリトリガブル単安定
マルチバイブレータ11はトリガされず、出力信号vは
Lレベルを保持し、リトリガブル単安定マルチバイブレ
ータ12の出力および単安定マルチバイブレータ13の
出力もLレベルのままである。この単安定マルチバイブ
レータ13の出力信号yは、ノンリトリガブル単安定マ
ルチバイブレータ11のクリア端子CLに供給される
が、Lレベルの期間はノンリトリガブル単安定マルチバ
イブレータ11の出力信号vには何等影響を与えない。
このため、ノンリトリガブル単安定マルチバイブレータ
11は、時刻t7において再トリガされ、図5(B)に
示すようにHレベルとなり、パルス幅T11の期間終了ま
では再トリガを受け付けず、パルス幅T11の期間を過ぎ
るとLレベルになるノンリトリガブル動作を行なう。そ
して、単安定マルチバイブレータ14は、ノンリトリガ
ブル単安定マルチバイブレータ11の出力信号vの立ち
上がりでトリガされ、パルス幅T14をもつ図5(E)に
示されるような出力信号zが得られ、それが出力端子2
から水平同期信号として出力される。この図5(E)に
示す出力信号zは、時刻t4、t6における等価パルスの
欠落によって一部で周期が5TH/2となり、水平同期
信号がTH/2だけ位相シフトする。そのため誤動作が
生じてテレビジョン受像機等では安定した同期が保持で
きなくなる。
However, in the circuit shown in FIG. 3, when there are a plurality of missing equivalent pulses,
Depending on the position where the equivalent pulse is missing, there is a problem in that the horizontal synchronizing signal to be output is phase-shifted by the T H / 2 period and the horizontal synchronizing of the television receiver or the like is disturbed. The above problem will be described below with reference to FIG. Figure 5
The input composite synchronizing signal a is shown in (A). However, it is assumed that the input composite synchronizing signal a lacks the equivalent pulse indicated by the broken line at the times t 4 and t 6 . The operation before time t 6 is the same as that in FIG. At time t 6 , FIG.
Since the equivalent pulse of the input composite synchronizing signal a is missing as shown by the broken line in (A), the non-retriggerable monostable multivibrator 11 is not triggered and the output signal v holds the L level and the retriggerable single The output of the stable multivibrator 12 and the output of the monostable multivibrator 13 also remain at L level. The output signal y of the monostable multivibrator 13 is supplied to the clear terminal CL of the non-retriggerable monostable multivibrator 11, but the output signal v of the non-retriggerable monostable multivibrator 11 has nothing during the L level period. It has no effect.
Therefore, the non-retriggerable monostable multivibrator 11 is retriggered at time t 7 , becomes H level as shown in FIG. 5B, does not accept retrigger until the end of the pulse width T 11 , and the pulse is not received. When the period of width T 11 has passed, a non-retriggerable operation is performed in which the L level is reached. Then, the monostable multivibrator 14 is triggered by the rising edge of the output signal v of the non-retriggerable monostable multivibrator 11, and an output signal z having a pulse width T 14 as shown in FIG. 5E is obtained, That is output terminal 2
Is output as a horizontal synchronizing signal. The output signal z shown in FIG. 5 (E), the period in part, by the lack of an equivalent pulse at time t 4, t 6 is 5T H / 2, and the horizontal synchronizing signal phase-shifted by T H / 2. Therefore, a malfunction occurs, and stable synchronization cannot be maintained in the television receiver or the like.

【0007】本発明は前記のごとき問題を解決するため
になされたものであり、入力複合同期信号の等価パルス
に欠落が生じても、その等価パルスの欠落の位置にかか
わらず、誤動作のない、常に正常な水平同期信号を分
離、出力することの出来る水平同期信号分離回路を提供
することを目的とする。
The present invention has been made to solve the above problems, and even if the equivalent pulse of the input composite synchronizing signal is lost, no malfunction occurs regardless of the position of the loss of the equivalent pulse. It is an object of the present invention to provide a horizontal sync signal separation circuit that can always separate and output a normal horizontal sync signal.

【0008】[0008]

【課題を解決するための手段】前記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においては、入力複
合同期信号の前縁でトリガされ、パルス幅THDの正極
性、負極性の各々のパルスを出力する第1の単安定マル
チバイブレータ(例えば後記図1の3に相当)と、デー
タ入力がHレベルに固定され、前記第1の単安定マルチ
バイブレータの負極性パルス出力の立ち上がりで前記デ
ータ入力をラッチして正極性パルスを出力し、かつクリ
ア端子入力がLレベルの期間は前記出力をクリアする第
1のDフリップフロップ(例えば後記図1の4に相当)
と、入力するパルスの立ち上がりでトリガされ、パルス
幅T2の正極性、負極性の各々のパルスを出力する第2
の単安定マルチバイブレータ(例えば後記図1の8に相
当)と、データ入力がHレベルに固定され、前記第2の
単安定マルチバイブレータの負極性パルス出力の立ち上
がりで前記データ入力をラッチして正極性パルスを出力
し、かつクリア端子入力がLレベルの期間は出力をクリ
アする第2のDフリップフロップ(例えば後記図1の5
に相当)と、前記第1、第2のDフリップフロップの各
々のパルスのオアを出力するオア回路(例えば後記図1
の6に相当)と、前記オア回路出力パルスの立ち上がり
でトリガされ、パルス幅T1の負極性パルスを出力し、
この負極性パルス出力を前記第2の単安定マルチバイブ
レータの入力および前記第1、第2のDフリップフロッ
プのクリア端子に印加する第3の単安定マルチバイブレ
ータ(例えば後記図1の7に相当)と、前記第1、第2
の単安定マルチバイブレータの各々の正極性パルス出力
のアンドを出力するアンド回路(例えば後記図1の9に
相当)と、を有し、かつ前記の各パルス幅THD、T1
2および水平走査期間THが THD<(TH/2) THD<T2 (TH/2)<T1<(TH−THD) TH<(T1+T2)<(3TH/2) の関係を有するように構成している。
In order to achieve the above object, the present invention is constructed as described in the claims. That is, according to the present invention, the first monostable multivibrator (for example, 3 in FIG. 1 to be described later) is triggered by the leading edge of the input composite sync signal and outputs each pulse of positive polarity and negative polarity of the pulse width T HD . And the data input is fixed to the H level, the data input is latched at the rising edge of the negative pulse output of the first monostable multivibrator to output the positive pulse, and the clear terminal input is at the L level. The first D flip-flop that clears the output during the period (for example, corresponds to 4 in FIG. 1 described later)
And a second pulse that is triggered by the rising edge of the input pulse and outputs positive and negative pulses having a pulse width T 2
Of the monostable multivibrator (e.g., corresponding to 8 in FIG. 1 described later) and the data input are fixed at the H level, and the data input is latched at the rising edge of the negative pulse output of the second monostable multivibrator to positively A second D flip-flop that outputs a sex pulse and clears the output while the clear terminal input is at L level (for example, 5 in FIG. 1 described later).
And an OR circuit for outputting the OR of each pulse of the first and second D flip-flops (see, for example, FIG.
6), and triggered by the rising edge of the output pulse of the OR circuit, and outputs a negative pulse having a pulse width T 1 .
A third monostable multivibrator that applies this negative pulse output to the input of the second monostable multivibrator and the clear terminals of the first and second D flip-flops (e.g., corresponding to 7 in FIG. 1 below). And the first and second
AND circuit for outputting AND of each positive pulse output of the monostable multivibrator (for example, corresponding to 9 in FIG. 1 described later), and each of the pulse widths T HD , T 1 ,
T 2 and horizontal scanning period T H is T HD <(T H / 2 ) T HD <T 2 (T H / 2) <T 1 <(T H -T HD) T H <(T 1 + T 2) < It is configured to have a (3T H / 2) relationship.

【0009】[0009]

【作用】第1の単安定マルチバイブレータは、入力複合
同期信号の前縁でトリガされ、パルス幅THDの正極性、
負極性の各々のパルスを出力する。この負極性パルス出
力は、データ入力がHレベルに固定された第1のDフリ
ップフロップにクロックパルスとして与えられ、第1の
Dフリップフロップはこのクロックパルスの立ち上がり
で前記データ入力をラッチし、Hレベルになるパルスを
出力する。この出力は、オア回路を通ったのち、第3の
単安定マルチバイブレータに与えられ、第3の単安定マ
ルチバイブレータは前記信号の立ち上がりでトリガさ
れ、パルス幅T1の負極性パルスを出力する。この負極
性パルス出力は、第1および第2のDフリップフロップ
のクリア端子に印加され、Lレベルになった瞬間に第
1、第2のDフリップフロップの出力をLレベルにする
クリア動作を行なう。すなわち、第1のDフリップフロ
ップは、出力がHレベルになった次の瞬間に第3の単安
定マルチバイブレータの動作によってLレベルになり、
以後パルス幅T1の期間中に入力する第1の単安定マル
チバイブレータの出力パルスには応答しないように動作
する。また、第3の単安定マルチバイブレータの負極性
パルス出力は、第2の単安定マルチバイブレータに与え
られ、第2の単安定マルチバイブレータは前記入力パル
スの立ち上がりでトリガされ、パルス幅T2の正極性、
負極性の各々のパルスを出力する。この負極性パルス出
力は、データ入力がHレベルに固定された第2のDフリ
ップフロップにクロックパルスとして与えられ、第2の
Dフリップフロップは前記クロックパルスの立ち上がり
で前記データ入力をラッチし、Hレベルになるパルスを
出力する。なお、第2のDフリップフロップにおいて
は、通常、第2の単安定マルチバイブレータの負極性パ
ルス出力の立ち上がり時には第3の単安定マルチバイブ
レータの負極性パルス出力によってクリア動作が行なわ
れており、出力はLレベルのままとなる。しかし、第2
の単安定マルチバイブレータの負極性パルス出力がLレ
ベル期間中に、入力複合同期信号の等価パルスが欠落し
て、本来あるべきはずの第1の単安定マルチバイブレー
タの負極性パルス出力がない場合には、第2の単安定マ
ルチバイブレータの負極性パルス出力の立ち上がりによ
って第2のDフリップフロップはHレベルになるパルス
を出力する。この出力は、オア回路を通ったのち、第3
の単安定マルチバイブレータに与えられ、第3の単安定
マルチバイブレータは前記信号の立ち上がりでトリガさ
れ、パルス幅T1の負極性パルスを出力する。この負極
性パルス出力は、第1、第2のDフリップフロップのク
リア端子に印加され、Lレベルになった瞬間に第1、第
2のDフリップフロップの出力をLレベルにするクリア
動作を行なう。すなわち、第2のDフリップフロップ
は、出力がHレベルになった次の瞬間に第3の単安定マ
ルチバイブレータの動作によってLレベルになり、以後
1の期間中はクロックを受け付けず、また、第1のD
フリップフロップも、T1の期間中に入力する第1の単
安定マルチバイブレータの出力パルスには応答しないよ
うに動作する。この第2、第3の単安定マルチバイブレ
ータ、第2のDフリップフロップ、オア回路のループに
より、入力複合同期信号の等価パルスが欠落して、本来
あるべきはずの第1の単安定マルチバイブレータの負極
性パルス出力がない場合でも、水平同期信号として取り
出される位置にある等価パルスの中間にある等価パルス
部分には応答させないことが可能となる。したがって、
第2の単安定マルチバイブレータの正極性パルス出力
は、水平同期信号として取り出される位置にある等価パ
ルス付近だけHレベルとなり、アンド回路において第1
の単安定マルチバイブレータの正極性出力との間でアン
ドを取ることにより、水平同期信号だけを出力すること
が出来る。すなわち、入力する複合同期信号の等価パル
スの欠落の位置にかかわらず、水平同期信号がTH/2
期間位相シフトするという誤動作を生じることなく、常
に正常な水平同期信号を分離、出力することが出来る。
The first monostable multivibrator is triggered at the leading edge of the input composite sync signal and has a positive polarity with a pulse width T HD ,
Each pulse of negative polarity is output. This negative polarity pulse output is given as a clock pulse to the first D flip-flop whose data input is fixed to the H level, and the first D flip-flop latches the data input at the rising edge of this clock pulse, Output the pulse that becomes level. This output, after passing through the OR circuit, is given to the third monostable multivibrator, and the third monostable multivibrator is triggered by the rising edge of the signal and outputs a negative polarity pulse having a pulse width T 1 . The negative pulse output is applied to the clear terminals of the first and second D flip-flops, and the output of the first and second D flip-flops is set to the L level at the moment when the L level is reached, and the clear operation is performed. .. That is, the first D flip-flop becomes L level by the operation of the third monostable multivibrator at the next moment when the output becomes H level,
After that, it operates so as not to respond to the output pulse of the first monostable multivibrator input during the period of the pulse width T 1 . Further, the negative pulse output of the third monostable multivibrator is given to the second monostable multivibrator, and the second monostable multivibrator is triggered by the rising edge of the input pulse and has a positive pulse width T 2 . sex,
Each pulse of negative polarity is output. This negative polarity pulse output is given as a clock pulse to the second D flip-flop whose data input is fixed at the H level, and the second D flip-flop latches the data input at the rising edge of the clock pulse, Output the pulse that becomes level. In the second D flip-flop, normally, at the rising of the negative pulse output of the second monostable multivibrator, the clear operation is performed by the negative pulse output of the third monostable multivibrator. Remains at the L level. But the second
In the case where the negative pulse output of the monostable multivibrator of (1) is in the L level period, the equivalent pulse of the input composite synchronizing signal is missing, and the negative pulse output of the first monostable multivibrator which should be supposed is not present. Causes the second D flip-flop to output a pulse which becomes H level due to the rising of the negative polarity pulse output of the second monostable multivibrator. This output goes through the OR circuit and then goes to the third
, And the third monostable multivibrator is triggered by the rising edge of the signal and outputs a negative pulse having a pulse width T 1 . This negative polarity pulse output is applied to the clear terminals of the first and second D flip-flops, and at the moment when it goes to the L level, a clear operation is performed to bring the outputs of the first and second D flip-flops to the L level. .. That is, the second D flip-flop becomes L level by the operation of the third monostable multivibrator at the next moment when the output becomes H level, and thereafter does not accept the clock during the period of T 1 , and First D
The flip-flop also operates so as not to respond to the output pulse of the first monostable multivibrator input during the period T 1 . Due to the loop of the second and third monostable multivibrators, the second D flip-flop, and the OR circuit, the equivalent pulse of the input composite synchronizing signal is lost, and the first monostable multivibrator which should be supposed to be Even if there is no negative pulse output, it is possible to not respond to the equivalent pulse portion in the middle of the equivalent pulse at the position taken out as the horizontal synchronizing signal. Therefore,
The positive pulse output of the second monostable multivibrator is at the H level only near the equivalent pulse at the position taken out as the horizontal synchronizing signal, and the first pulse in the AND circuit is used.
By taking the AND between the positive output of the monostable multivibrator and the horizontal sync signal, only the horizontal synchronizing signal can be output. That is, regardless of the position where the equivalent pulse of the input composite synchronizing signal is missing, the horizontal synchronizing signal is T H / 2.
It is possible to always separate and output a normal horizontal synchronizing signal without causing a malfunction of phase shifting for a period.

【0010】[0010]

【実施例】以下、添付図面を参照して本発明の水平同期
信号分離回路の具体的な内容を説明する。図1は本発明
の水平同期信号分離回路の一実施例のブロック図、図2
は図1の信号波形を示すタイミングチャートである。図
1において、入力端子1から図2(A)に示す波形の複
合同期信号aが入力し、単安定マルチバイブレータ3に
供給される。ただし、入力複合同期信号aは、時刻t4
とt6とにおける破線で示した等価パルスが欠落したも
のとする。まず、時刻t1においては、Dフリップフロ
ップ4、5のクリア端子CLの入力である単安定マルチ
バイブレータ7の負極性パルス出力gがHレベル、Dフ
リップフロップ4の出力dおよびDフリップフロップ5
の出力eがLレベルであるとする。この時、単安定マル
チバイブレータ3は、時刻t1において、入力複合同期
信号aの前縁でトリガされ、図2(B)、(C)に示す
ようなパルス幅THDの正極性のパルスbおよび負極性パ
ルスcをそれぞれ出力する。なお、この時のパルス幅T
HDは THD<(TH/2) に設定されている。Dフリップフロップ4は、単安定マ
ルチバイブレータ3の負極性パルス出力cの立ち上がり
で、Hレベルに固定されたデータ入力をラッチする。こ
のため出力dは、図2(D)に示すようにHレベルにな
る。この出力dはオア回路6を通ったのち、オア回路出
力信号fとして単安定マルチバイブレータ7に印加され
る。単安定マルチバイブレータ7は、オア回路6の出力
信号fの立ち上がりでトリガされ、図2(G)に示すよ
うなパルス幅T1の負極性パルスgを出力する。この単
安定マルチバイブレータ7の負極性パルスgは、Dフリ
ップフロップ4のクリア端子CLに印加されるため、D
フリップフロップ4は、クリア動作によって図2(D)
に示すように出力がLレベルに変化し、T1期間のあい
だクロックによるラッチを禁止する。この時のパルス幅
1は、 (TH/2)<T1<(TH−THD) のように設定されているため、複合同期信号a内の時刻
3のパルスのような中間のパルス、すなわち水平同期
信号として取り出されるべき位置の等価パルスの中間に
存在する等価パルスには応答しない。次に、単安定マル
チバイブレータ8は、単安定マルチバイブレータ7の出
力信号gの立ち上がりでトリガされ、図2(H)、
(I)に示すようなパルス幅T2の正極性のパルスh、
負極性のパルスiをそれぞれ出力する。この時、この負
極性パルスiはDフリップフロップ5のクロック端子に
印加されているが、この負極性パルスiのHレベルの期
間内に、Dフリップフロップ4において単安定マルチバ
イブレータ3の負極性パルス出力cが入力している場合
には、単安定マルチバイブレータ7の負極性パルスgが
Dフリップフロップ5のクリア端子CLに印加されるた
め、Dフリップフロップ5は、T1期間のあいだクロッ
クによるラッチを禁止するクリア動作を行なうので、図
2(E)に示すように出力eはLレベルのままである。
また、この時のパルス幅T2は、 THD<T2H<(T1+T2)<(3TH/2) に設定されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The specific contents of the horizontal synchronizing signal separation circuit of the present invention will be described below with reference to the accompanying drawings. 1 is a block diagram of an embodiment of a horizontal synchronizing signal separation circuit of the present invention, FIG.
2 is a timing chart showing the signal waveform of FIG. In FIG. 1, the composite synchronizing signal a having the waveform shown in FIG. 2A is input from the input terminal 1 and supplied to the monostable multivibrator 3. However, the input composite synchronizing signal a is at time t 4
It is assumed that the equivalent pulse indicated by the broken line at t 6 and t 6 is missing. First, at time t 1 , the negative pulse output g of the monostable multivibrator 7, which is an input to the clear terminals CL of the D flip-flops 4 and 5, is at the H level, the output d of the D flip-flop 4 and the D flip-flop 5 are at the same time.
The output e of is at the L level. At this time, the monostable multivibrator 3 is triggered at the leading edge of the input composite synchronizing signal a at time t 1 and has a positive pulse b with a pulse width T HD as shown in FIGS. 2B and 2C. And the negative pulse c. The pulse width T at this time
HD is set to T HD <(T H / 2). The D flip-flop 4 latches the data input fixed to the H level at the rising edge of the negative pulse output c of the monostable multivibrator 3. Therefore, the output d becomes H level as shown in FIG. This output d passes through the OR circuit 6 and is then applied to the monostable multivibrator 7 as an OR circuit output signal f. The monostable multivibrator 7 is triggered by the rising edge of the output signal f of the OR circuit 6 and outputs a negative polarity pulse g having a pulse width T 1 as shown in FIG. Since the negative pulse g of the monostable multivibrator 7 is applied to the clear terminal CL of the D flip-flop 4, D
The flip-flop 4 is cleared as shown in FIG.
The output changes to the L level, as shown in, and the latch by the clock is prohibited during the T 1 period. Pulse width T 1 of the at this time, (T H / 2) < T 1 <(T H -T HD) because they are set as the intermediate, such as at time t 3 in the composite synchronizing signal a pulse Pulse, that is, the equivalent pulse existing in the middle of the equivalent pulse at the position to be taken out as the horizontal synchronizing signal is not responded. Next, the monostable multivibrator 8 is triggered by the rising edge of the output signal g of the monostable multivibrator 7, and as shown in FIG.
A positive pulse h having a pulse width T 2 as shown in (I),
Each pulse i of negative polarity is output. At this time, the negative polarity pulse i is applied to the clock terminal of the D flip-flop 5, but within the H level period of the negative polarity pulse i, the negative polarity pulse of the monostable multivibrator 3 is generated in the D flip-flop 4. When the output c is input, the negative pulse g of the monostable multivibrator 7 is applied to the clear terminal CL of the D flip-flop 5, so that the D flip-flop 5 is latched by the clock during the period T 1. Since a clearing operation for prohibiting is carried out, the output e remains at the L level as shown in FIG.
Further, the pulse width T 2 at this time is set to T HD <T 2 TH <(T 1 + T 2 ) <(3T H / 2).

【0011】次に、時刻t4において、破線で示した等
価パルスが欠落して、本来あるべきはずの単安定マルチ
バイブレータ3の負極性パルスcの出力がない場合を考
える。この時、Dフリップフロップ5は、図2(E)に
示すように、単安定マルチバイブレータ8の負極性パル
スiの立ち上がりで、Hレベルに固定されたデータ入力
をラッチし、Hレベルになるパルスeを出力する。この
Dフリップフロップ5の出力eは、オア回路6を通り、
オア回路出力信号fとして単安定マルチバイブレータ7
に印加される。単安定マルチバイブレータ7は、オア回
路6の出力信号fの立ち上がりでトリガされ、図2
(G)に示すようなパルス幅T1の負極性パルスgを出
力する。次の瞬間、この単安定マルチバイブレータ7の
負極性パルスgは、Dフリップフロップ5のクリア端子
CLに印加されるため、Dフリップフロップ5は、クリ
ア動作によって図2(E)に示すように出力がLレベル
に変化し、T1期間のあいだクロックによるラッチを禁
止する。また、Dフリップフロップ4においても、単安
定マルチバイブレータ7の負極性パルスgがDフリップ
フロップ4のクリア端子CLに印加されるため、T1
間のあいだクロックによるラッチを禁止するクリア動作
により、図2(D)に示すように出力はLレベルのまま
である。このため、単安定マルチバイブレータ7、8、
Dフリップフロップ5、オア回路6のループにより、入
力複合同期信号の等価パルスが欠落して本来あるべきは
ずの単安定マルチバイブレータ3の負極性パルス出力が
ない場合でも、時刻t5のパルスのような中間のパル
ス、すなわち水平同期信号として取り出される位置にあ
る等価パルスの中間に存在する等価パルスには応答させ
ないことが可能である。上記のごとく、単安定マルチバ
イブレータ8の正極性パルス出力hは、水平同期信号と
して取り出される位置にある等価パルス付近だけHレベ
ルとなる。この出力hと単安定マルチバイブレータ3の
正極性出力bとのアンドをアンド回路9で求めることに
より、正常な水平同期信号が得られる。すなわち図2
(J)に示すように、時刻t4とt6で複合同期信号の等
価パルスが欠落した場合には、t1、t2、t8で水平同
期信号が取り出され、時刻t4とt6における等価パルス
の欠落によって一部で周期が3THとなる水平同期信号
が出力される。上記の例では、等価パルスの欠落によっ
て、水平同期信号が2本欠落することになるが、テレビ
ジョン受像機等では、周知のごとく、同期に全く影響を
及ぼさない。上記のように、時刻t4とt6とで入力複合
同期信号の等価パルスが欠落し、本来あるべきはずの単
安定マルチバイブレータ3の負極性パルス出力がない場
合でも、単安定マルチバイブレータ7、8、Dフリップ
フロップ5、オア回路6のループにより、時刻t5やt7
のような水平同期信号として取り出される位置にある等
価パルスの中間に存在する等価パルス部分には応答させ
ないことが可能である。そのため水平同期信号がTH
2期間シフトするという誤動作が生じることはなく、テ
レビジョン受像機等では、安定した同期が保たれる。な
お、時刻t4、t6以外の任意の等価パルスが欠落した場
合でも、上記と同様に正常に動作する。
Next, consider a case where at time t 4 , the equivalent pulse shown by the broken line is missing, and there is no output of the negative pulse c of the monostable multivibrator 3 which is supposed to be. At this time, as shown in FIG. 2 (E), the D flip-flop 5 latches the data input fixed to the H level at the rising edge of the negative pulse i of the monostable multivibrator 8 and becomes the H level pulse. Output e. The output e of the D flip-flop 5 passes through the OR circuit 6,
Monostable multivibrator 7 as the OR circuit output signal f
Applied to. The monostable multivibrator 7 is triggered by the rising edge of the output signal f of the OR circuit 6,
A negative polarity pulse g having a pulse width T 1 as shown in (G) is output. At the next moment, the negative polarity pulse g of the monostable multivibrator 7 is applied to the clear terminal CL of the D flip-flop 5, so that the D flip-flop 5 outputs the clear operation as shown in FIG. Changes to the L level, and the latch by the clock is prohibited during the T 1 period. Also in the D flip-flop 4, since the negative pulse g of the monostable multivibrator 7 is applied to the clear terminal CL of the D flip-flop 4, the clear operation for prohibiting the latch by the clock during the T 1 period is performed. The output remains at the L level as shown in 2 (D). Therefore, the monostable multivibrator 7, 8,
Due to the loop of the D flip-flop 5 and the OR circuit 6, even when the equivalent pulse of the input composite synchronizing signal is missing and the negative pulse output of the monostable multivibrator 3 which should be supposed to be is not present, the pulse at time t 5 It is possible to make no response to any intermediate pulse, that is, an equivalent pulse existing in the middle of the equivalent pulses at the position taken out as the horizontal synchronizing signal. As described above, the positive pulse output h of the monostable multivibrator 8 becomes H level only near the equivalent pulse at the position taken out as the horizontal synchronizing signal. A normal horizontal synchronizing signal can be obtained by calculating the AND of the output h and the positive output b of the monostable multivibrator 3 by the AND circuit 9. That is, FIG.
As shown in (J), when the equalizing pulse of a composite sync signal is missing at time t 4 and t 6, the horizontal synchronizing signal extracted by t 1, t 2, t 8 , the time t 4 and t 6 periodic part by lack of equivalent pulses horizontal synchronizing signal is output as a 3T H in. In the above example, two horizontal synchronizing signals are lost due to the loss of the equivalent pulse, but as is well known in television receivers and the like, it does not affect the synchronization at all. As described above, even when the equivalent pulse of the input composite synchronizing signal is lost at the times t 4 and t 6 and the negative pulse output of the monostable multivibrator 3 which should be originally present is not present, the monostable multivibrator 7, 8, the D flip-flop 5 and the OR circuit 6 loop to generate a time t 5 or t 7.
It is possible not to respond to the equivalent pulse portion existing in the middle of the equivalent pulse at the position taken out as the horizontal synchronizing signal. Therefore, the horizontal sync signal is T H /
A malfunction such as shifting for two periods does not occur, and stable synchronization is maintained in a television receiver or the like. Even if any equivalent pulse other than the times t 4 and t 6 is missing, the normal operation is performed in the same manner as above.

【0012】[0012]

【発明の効果】以上、説明したごとく、本発明において
は、特許請求の範囲に記載したように構成し、水平同期
信号として取り出される位置にある等価パルス付近での
み等価パルスを通過させるように構成しているので、水
平同期信号として取り出される位置にある等価パルスの
中間に存在する等価パルスの影響は何等受けることがな
い。そのため、伝送上の障害等によって入力複合同期信
号の等価パルスに欠落が生じても、その等価パルスの欠
落の位置にかかわらず、誤動作のない、常に正常な水平
同期信号を分離、出力することが出来る、という実用上
優れた効果が得られる。
As described above, according to the present invention, the present invention is configured as described in the claims, and the equivalent pulse is passed only in the vicinity of the equivalent pulse at the position taken out as the horizontal synchronizing signal. Therefore, there is no influence of the equivalent pulse existing in the middle of the equivalent pulse at the position taken out as the horizontal synchronizing signal. Therefore, even if the equivalent pulse of the input composite sync signal is lost due to a transmission failure, etc., regardless of the position of the drop of the equivalent pulse, a normal horizontal sync signal with no malfunction can always be separated and output. It is possible to obtain a practically excellent effect that it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の水平同期信号分離回路の一実施例のブ
ロック図。
FIG. 1 is a block diagram of an embodiment of a horizontal sync signal separation circuit of the present invention.

【図2】図1の信号波形を示すタイミングチャート。FIG. 2 is a timing chart showing the signal waveform of FIG.

【図3】先行技術の水平同期信号分離回路のブロック
図。
FIG. 3 is a block diagram of a prior art horizontal sync signal separation circuit.

【図4】図3の信号波形を示すタイミングチャート。FIG. 4 is a timing chart showing the signal waveforms of FIG.

【図5】図3の信号波形を示すタイミングチャート。5 is a timing chart showing the signal waveform of FIG.

【符号の説明】[Explanation of symbols]

1…入力端子 2…出力端子 3…単安定マルチバイブレータ 4、5…Dフリップフロップ 6…オア回路 7、8…単安定マルチバイブレータ 9…アンド回路 10…出力端子 11…ノンリトリガブル単安定マルチバイブレータ 12、14…単安定マルチバイブレータ 13…リトリガブル単安定マルチバイブレータ DESCRIPTION OF SYMBOLS 1 ... Input terminal 2 ... Output terminal 3 ... Monostable multivibrator 4, 5 ... D flip-flop 6 ... OR circuit 7, 8 ... Monostable multivibrator 9 ... AND circuit 10 ... Output terminal 11 ... Non-triggerable monostable multivibrator 12, 14 ... Monostable multivibrator 13 ... Retriggerable monostable multivibrator

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力複合同期信号の前縁でトリガされ、パ
ルス幅THDの正極性、負極性の各々のパルスを出力する
第1の単安定マルチバイブレータと、 データ入力がHレベルに固定され、前記第1の単安定マ
ルチバイブレータの負極性パルス出力の立ち上がりで前
記データ入力をラッチして正極性パルスを出力し、かつ
クリア端子入力がLレベルの期間は前記出力をクリアす
る第1のDフリップフロップと、 入力するパルスの立ち上がりでトリガされ、パルス幅T
2の正極性、負極性の各々のパルスを出力する第2の単
安定マルチバイブレータと、 データ入力がHレベルに固定され、前記第2の単安定マ
ルチバイブレータの負極性パルス出力の立ち上がりで前
記データ入力をラッチして正極性パルスを出力し、かつ
クリア端子入力がLレベルの期間は出力をクリアする第
2のDフリップフロップと、 前記第1、第2のDフリップフロップの各々のパルスの
オアを出力するオア回路と、 前記オア回路出力パルスの立ち上がりでトリガされ、パ
ルス幅T1の負極性パルスを出力し、この負極性パルス
出力を前記第2の単安定マルチバイブレータの入力およ
び前記第1、第2のDフリップフロップのクリア端子に
印加する第3の単安定マルチバイブレータと、 前記第1、第2の単安定マルチバイブレータの各々の正
極性パルス出力のアンドを出力するアンド回路と、 を有し、かつ前記の各パルス幅THD、T1、T2および水
平走査期間THが THD <(TH/2) THD < T2 (TH/2)< T1 <(TH−THD) TH <(T1+T2)<(3TH/2) の関係を有することを特徴とする水平同期信号分離回
路。
1. A first monostable multivibrator, which is triggered at the leading edge of an input composite sync signal, outputs positive and negative pulses having a pulse width T HD , and a data input fixed at an H level. A first D that latches the data input at the rising edge of the negative polarity pulse output of the first monostable multivibrator to output a positive polarity pulse and clears the output while the clear terminal input is at L level Triggered by flip-flop and rising edge of input pulse, pulse width T
The second monostable multivibrator which outputs each pulse of 2 positive polarity and the negative polarity, and the data input is fixed to the H level, and the data is output at the rising edge of the negative pulse output of the second monostable multivibrator. A second D flip-flop that latches the input, outputs a positive polarity pulse, and clears the output while the clear terminal input is at the L level, and the OR of each pulse of the first and second D flip-flops. And a negative pulse having a pulse width T 1 that is triggered by the rising edge of the output pulse of the OR circuit, and outputs the negative pulse output to the input of the second monostable multivibrator and the first pulse. A third monostable multivibrator applied to the clear terminal of the second D flip-flop, and each of the first and second monostable multivibrators. AND circuit for outputting AND of the positive polarity pulse output of the above, and each of the pulse widths T HD , T 1 , T 2 and the horizontal scanning period T H is T HD <(T H / 2) T HD <T 2 (T H / 2 ) <T 1 <(T H -T HD) T H <(T 1 + T 2) <(3T H / 2) a horizontal synchronizing signal separation circuit, characterized in that it has a relationship ..
JP29420091A 1991-11-11 1991-11-11 Horizontal synchronizing signal separator circuit Pending JPH05137023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29420091A JPH05137023A (en) 1991-11-11 1991-11-11 Horizontal synchronizing signal separator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29420091A JPH05137023A (en) 1991-11-11 1991-11-11 Horizontal synchronizing signal separator circuit

Publications (1)

Publication Number Publication Date
JPH05137023A true JPH05137023A (en) 1993-06-01

Family

ID=17804616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29420091A Pending JPH05137023A (en) 1991-11-11 1991-11-11 Horizontal synchronizing signal separator circuit

Country Status (1)

Country Link
JP (1) JPH05137023A (en)

Similar Documents

Publication Publication Date Title
CA2039309A1 (en) Odd/even field detector for video signals
JPH02143688A (en) Hetero-video-format discriminator
US4700357A (en) Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence
JPS61184942A (en) Transmission device for clock signal accompanying synchronous signal
JPH0552703B2 (en)
US4731781A (en) Receiver of a digital communication apparatus
JPH05137023A (en) Horizontal synchronizing signal separator circuit
JPH0614758B2 (en) Video signal processing method
JPH0495474A (en) Horizontal synchronizing signal separator circuit
JPH0255474A (en) Horizontal synchronizing signal separation circuit
JPS62159174A (en) Synchronous signal processing circuit
JPH05137022A (en) Vertical synchronizing signal separator circuit
JP2570452B2 (en) Clock generation circuit
DE3534081A1 (en) DATA DEMODULATOR
JPH0193266A (en) Separation device for composite synchronizing signal
KR890007495Y1 (en) Equalizing pulse detecting circuits
JPH04227164A (en) Vertical synchronizing signal separation circuit
JPH10308082A (en) Data separator
JPS60116286A (en) Device for separating video synchronizing signal
KR0183777B1 (en) Detection apparatus of color burst phase twist
SU1312748A1 (en) Device for reception of shift-difference bipulse signal
JPH01143435A (en) Data transmission equipment
JPS6318779A (en) Separating device for horizontal synchronizing signal
KR880000809Y1 (en) Step signal generating apparatus
JPS6172479A (en) Synchronous signal separating circuit