JPH05136696A - 電圧レベルシフトデジタル／アナログ変換回路 - Google Patents
電圧レベルシフトデジタル／アナログ変換回路Info
- Publication number
- JPH05136696A JPH05136696A JP4061723A JP6172392A JPH05136696A JP H05136696 A JPH05136696 A JP H05136696A JP 4061723 A JP4061723 A JP 4061723A JP 6172392 A JP6172392 A JP 6172392A JP H05136696 A JPH05136696 A JP H05136696A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- digital
- voltage level
- buffer
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 電圧レベルシフト及びオフセット電圧除去回
路を利用してバッファのオフセット電圧を除去した後、
所望のレベルの電圧を印加してキャパシタの個数を減ら
し、デジタル／アナログ変換回路の全体面積を最小化し
た電圧レベルシフトデジタル／アナログ変換回路を提供
することである。 【構成】 スイッチ、キャパシタ及びバッファを具備し
たデジタル／アナログ変換回路であって、前記バッファ
の非反転端子（＋）に、電圧レベルを決定し、バッファ
のオフセット電圧を除去する電圧レベルシフト及びオフ
セット電圧除去回路を接続すると共に、前記バッファの
反転端子（−）と出力端との間にスイッチを並列に接続
し、キャパシタの数を減らしてデジタル／アナログ変換
回路の全体面積を最小化した電圧レベルシフトデジタル
／アナログ変換回路。
路を利用してバッファのオフセット電圧を除去した後、
所望のレベルの電圧を印加してキャパシタの個数を減ら
し、デジタル／アナログ変換回路の全体面積を最小化し
た電圧レベルシフトデジタル／アナログ変換回路を提供
することである。 【構成】 スイッチ、キャパシタ及びバッファを具備し
たデジタル／アナログ変換回路であって、前記バッファ
の非反転端子（＋）に、電圧レベルを決定し、バッファ
のオフセット電圧を除去する電圧レベルシフト及びオフ
セット電圧除去回路を接続すると共に、前記バッファの
反転端子（−）と出力端との間にスイッチを並列に接続
し、キャパシタの数を減らしてデジタル／アナログ変換
回路の全体面積を最小化した電圧レベルシフトデジタル
／アナログ変換回路。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号をアナロ
グ信号に変換するデジタル／アナログ変換回路に関し、
特に電圧レベルシフト及びオフセット電圧除去回路を利
用してバッファのオフセット電圧を除去した後、所望の
レベルの電圧を印加してキャパシタの個数を減らすこと
によりデジタル／アナログ変換回路の全体面積を最小化
した電圧レベルシフトデジタル／アナログ変換回路に関
するものである。
グ信号に変換するデジタル／アナログ変換回路に関し、
特に電圧レベルシフト及びオフセット電圧除去回路を利
用してバッファのオフセット電圧を除去した後、所望の
レベルの電圧を印加してキャパシタの個数を減らすこと
によりデジタル／アナログ変換回路の全体面積を最小化
した電圧レベルシフトデジタル／アナログ変換回路に関
するものである。
【０００２】
【発明の背景】図５に、従来の一般的なデジタル／アナ
ログ変換回路（ＤＡＣ）が示されている。これは、多数
のスイッチＳA ，ＳB ，ＳＷ1 〜ＳＷn と多数のキャパ
シタＣ A ，Ｃ1 〜２n-1 Ｃ1 ，Ｃf 及びバッファ１から
構成されている。従って、ＭＳＢビットは符号を決定
し、二番目のＭＳＢビットからＬＳＢビットはスイッチ
の操作によって当該キャパシタに基準電圧を印加し、デ
ジタル／アナログ変換はキャパシタの比例によって決定
される。
ログ変換回路（ＤＡＣ）が示されている。これは、多数
のスイッチＳA ，ＳB ，ＳＷ1 〜ＳＷn と多数のキャパ
シタＣ A ，Ｃ1 〜２n-1 Ｃ1 ，Ｃf 及びバッファ１から
構成されている。従って、ＭＳＢビットは符号を決定
し、二番目のＭＳＢビットからＬＳＢビットはスイッチ
の操作によって当該キャパシタに基準電圧を印加し、デ
ジタル／アナログ変換はキャパシタの比例によって決定
される。
【０００３】ところで、このような従来のデジタル／ア
ナログ変換回路は、ｎビットからｎ＋１ビットに１ビッ
トのみを増加させることにも２n+1 個のキャパシタを追
加しなければならない為、デジタル／アナログ変換回路
の面積が増加するようになるという問題点が有る。
ナログ変換回路は、ｎビットからｎ＋１ビットに１ビッ
トのみを増加させることにも２n+1 個のキャパシタを追
加しなければならない為、デジタル／アナログ変換回路
の面積が増加するようになるという問題点が有る。
【０００４】
【発明の開示】本発明の目的は、電圧レベルシフト及び
オフセット電圧除去回路を利用してバッファのオフセッ
ト電圧を除去した後、所望のレベルの電圧を印加してキ
ャパシタの個数を減らし、デジタル／アナログ変換回路
の全体面積を最小化した電圧レベルシフトデジタル／ア
ナログ変換回路を提供することである。
オフセット電圧除去回路を利用してバッファのオフセッ
ト電圧を除去した後、所望のレベルの電圧を印加してキ
ャパシタの個数を減らし、デジタル／アナログ変換回路
の全体面積を最小化した電圧レベルシフトデジタル／ア
ナログ変換回路を提供することである。
【０００５】この本発明の目的は、スイッチ、キャパシ
タ及びバッファを具備したデジタル／アナログ変換回路
であって、前記バッファの非反転端子（＋）に、電圧レ
ベルを決定し、バッファのオフセット電圧を除去する電
圧レベルシフト及びオフセット電圧除去回路を接続する
と共に、前記バッファの反転端子（−）と出力端との間
にスイッチを並列に接続し、キャパシタの数を減らして
デジタル／アナログ変換回路の全体面積を最小化したこ
とを特徴とする電圧レベルシフトデジタル／アナログ変
換回路によって達成される。
タ及びバッファを具備したデジタル／アナログ変換回路
であって、前記バッファの非反転端子（＋）に、電圧レ
ベルを決定し、バッファのオフセット電圧を除去する電
圧レベルシフト及びオフセット電圧除去回路を接続する
と共に、前記バッファの反転端子（−）と出力端との間
にスイッチを並列に接続し、キャパシタの数を減らして
デジタル／アナログ変換回路の全体面積を最小化したこ
とを特徴とする電圧レベルシフトデジタル／アナログ変
換回路によって達成される。
【０００６】又、上記の電圧レベルシフトデジタル／ア
ナログ変換回路において、デジタル／アナログ変換回路
（ＤＡＣ）が下位ｎ−ｍ−１ビットから最下位ビットＬ
ＳＢまでのデジタル信号をアナログ信号に変換し、上位
ｎ−１ビットからｎ−ｍビットまでのデジタル信号を電
圧レベルシフト及びオフセット電圧除去回路を介してバ
ッファの非反転端子（＋）に印加して電圧レベルを調整
することにより、ｎビットのデジタル信号をアナログ信
号に変換するよう構成したことを特徴とする電圧レベル
シフトデジタル／アナログ変換回路によって達成され
る。
ナログ変換回路において、デジタル／アナログ変換回路
（ＤＡＣ）が下位ｎ−ｍ−１ビットから最下位ビットＬ
ＳＢまでのデジタル信号をアナログ信号に変換し、上位
ｎ−１ビットからｎ−ｍビットまでのデジタル信号を電
圧レベルシフト及びオフセット電圧除去回路を介してバ
ッファの非反転端子（＋）に印加して電圧レベルを調整
することにより、ｎビットのデジタル信号をアナログ信
号に変換するよう構成したことを特徴とする電圧レベル
シフトデジタル／アナログ変換回路によって達成され
る。
【０００７】
【実施例】図１〜図４は本発明に係る電圧レベルシフト
デジタル／アナログ変換回路の一実施例を示すもので、
図１は電圧レベルシフトデジタル／アナログ変換回路の
概略図、図２は電圧レベルシフトデジタル／アナログ変
換回路の詳細回路図、図３は電圧レベルシフトデジタル
／アナログ変換回路のビット増加による出力電圧と各レ
ベルを示すグラフ、図４は電圧レベルシフトデジタル／
アナログ変換回路の一例を示す図である。
デジタル／アナログ変換回路の一実施例を示すもので、
図１は電圧レベルシフトデジタル／アナログ変換回路の
概略図、図２は電圧レベルシフトデジタル／アナログ変
換回路の詳細回路図、図３は電圧レベルシフトデジタル
／アナログ変換回路のビット増加による出力電圧と各レ
ベルを示すグラフ、図４は電圧レベルシフトデジタル／
アナログ変換回路の一例を示す図である。
【０００８】本発明の電圧レベルシフトデジタル／アナ
ログ変換回路は、多数のスイッチと多数のキャパシタ及
びバッファ１からなるデジタル／アナログ変換回路（Ｄ
ＡＣ）において、前記バッファ１の非反転端子（＋）
に、電圧レベルを決定し、バッファ１のオフセット電圧
を除去する電圧レベルシフト及びオフセット電圧除去回
路２を接続すると共に、前記バッファ１の反転端子
（−）と出力端ＯＵＴとの間にスイッチＳ1 〜Ｓ4 を並
列に連結する構成を有する。この電圧レベルシフト及び
オフセット電圧除去回路２は、一端が接地されたスイッ
チＳ5 と、一端に基準電圧Ｖｒｅｆ’が印加されるスイ
ッチＳ6 とから構成される。
ログ変換回路は、多数のスイッチと多数のキャパシタ及
びバッファ１からなるデジタル／アナログ変換回路（Ｄ
ＡＣ）において、前記バッファ１の非反転端子（＋）
に、電圧レベルを決定し、バッファ１のオフセット電圧
を除去する電圧レベルシフト及びオフセット電圧除去回
路２を接続すると共に、前記バッファ１の反転端子
（−）と出力端ＯＵＴとの間にスイッチＳ1 〜Ｓ4 を並
列に連結する構成を有する。この電圧レベルシフト及び
オフセット電圧除去回路２は、一端が接地されたスイッ
チＳ5 と、一端に基準電圧Ｖｒｅｆ’が印加されるスイ
ッチＳ6 とから構成される。
【０００９】ｎビット２k レベルデジタル／アナログ変
換回路からみれば、図３に示す２K 個のレベルの中で、
つまりレベル１〜レベルｎの中で上位ｋビットにより選
択されたレベルの電圧が基準電圧Ｖｒｅｆ’としてスイ
ッチＳ6 に印加される。この際、下位ｎ−ｋビットのデ
ジタル信号はスイッチＳA ，ＳB ，ＳＷ1 〜ＳＷn とキ
ャパシタＣA ，Ｃ1 〜２n-1 Ｃ1 ，Ｃf 及びバッファ１
からなるデジタル／アナログ変換回路（ＤＡＣ）により
アナログ信号に変換され、ＭＳＢビットは符号を決定す
る。
換回路からみれば、図３に示す２K 個のレベルの中で、
つまりレベル１〜レベルｎの中で上位ｋビットにより選
択されたレベルの電圧が基準電圧Ｖｒｅｆ’としてスイ
ッチＳ6 に印加される。この際、下位ｎ−ｋビットのデ
ジタル信号はスイッチＳA ，ＳB ，ＳＷ1 〜ＳＷn とキ
ャパシタＣA ，Ｃ1 〜２n-1 Ｃ1 ，Ｃf 及びバッファ１
からなるデジタル／アナログ変換回路（ＤＡＣ）により
アナログ信号に変換され、ＭＳＢビットは符号を決定す
る。
【００１０】上位ｋビットにより電圧レベルが決定され
ると、スイッチＳ1，Ｓ3 ，Ｓ6 をオンさせ、スイッチ
Ｓ2 ，Ｓ4 ，Ｓ5 ，ＳB をオフさせて、キャパシタＣf
にバッファ１のオフセット電圧とレベル電圧である基準
電圧Ｖｒｅｆ’とを合わせた電圧を充電させる。その
後、スイッチＳ1 ，Ｓ3 ，Ｓ6 をオフさせ、スイッチＳ
2 ，Ｓ5 をオンさせて、キャパシタＣf にレベル電圧で
ある基準電圧Ｖｒｅｆ’のみが充電されるようにする。
ると、スイッチＳ1，Ｓ3 ，Ｓ6 をオンさせ、スイッチ
Ｓ2 ，Ｓ4 ，Ｓ5 ，ＳB をオフさせて、キャパシタＣf
にバッファ１のオフセット電圧とレベル電圧である基準
電圧Ｖｒｅｆ’とを合わせた電圧を充電させる。その
後、スイッチＳ1 ，Ｓ3 ，Ｓ6 をオフさせ、スイッチＳ
2 ，Ｓ5 をオンさせて、キャパシタＣf にレベル電圧で
ある基準電圧Ｖｒｅｆ’のみが充電されるようにする。
【００１１】一方、ｎ−ｋビットはスイッチとキャパシ
タを利用した従来のデジタル／アナログ変換回路（ＤＡ
Ｃ）により充電され、スイッチＳB によりデジタル信号
がアナログ信号に変換される。図３において、レベル１
であればスイッチＳ1 ，Ｓ5 がオンされ、スイッチＳ 6
がオフされた後、スイッチＳ1 がオフ、スイッチＳ2が
オンされてバッファ１のオフセット電圧が除去され、ス
イッチとキャパシタを利用した従来のデジタル／アナロ
グ変換回路（ＤＡＣ）により充電され、スイッチＳB に
よりデジタル信号がアナログ信号に変換される。このよ
うにして、デジタル信号のアナログ信号への変換が完了
するようになると、スイッチＳ4 よりキャパシタＣf に
充電された電圧は放電されるようになる。
タを利用した従来のデジタル／アナログ変換回路（ＤＡ
Ｃ）により充電され、スイッチＳB によりデジタル信号
がアナログ信号に変換される。図３において、レベル１
であればスイッチＳ1 ，Ｓ5 がオンされ、スイッチＳ 6
がオフされた後、スイッチＳ1 がオフ、スイッチＳ2が
オンされてバッファ１のオフセット電圧が除去され、ス
イッチとキャパシタを利用した従来のデジタル／アナロ
グ変換回路（ＤＡＣ）により充電され、スイッチＳB に
よりデジタル信号がアナログ信号に変換される。このよ
うにして、デジタル信号のアナログ信号への変換が完了
するようになると、スイッチＳ4 よりキャパシタＣf に
充電された電圧は放電されるようになる。
【００１２】図４は本発明の電圧レベルシフトデジタル
／アナログ変換回路の一例を示すものであり、Ｋ＝１の
場合、すなわちＶｒｅｆ＝Ｖｒｅｆ’＝ＦＳ／２であ
る。スイッチ制御部である従来のデジタル／アナログ変
換回路（ＤＡＣ）において、二番目のＭＳＢビットがハ
イレベル”Ｈ”の場合には、スイッチＳ1 ，Ｓ6 をオン
させた後にスイッチＳ1 ，Ｓ6をオフさせ、又、スイッ
チＳ2 ，Ｓ5 をオンさせてキャパシタＣf にＶｒｅｆ／
２を印加する。これと同時に、スイッチとキャパシタを
利用した従来のデジタル／アナログ変換回路では、三番
目のＭＳＢビットからＬＳＢビットまでをキャパシタに
充電させる。
／アナログ変換回路の一例を示すものであり、Ｋ＝１の
場合、すなわちＶｒｅｆ＝Ｖｒｅｆ’＝ＦＳ／２であ
る。スイッチ制御部である従来のデジタル／アナログ変
換回路（ＤＡＣ）において、二番目のＭＳＢビットがハ
イレベル”Ｈ”の場合には、スイッチＳ1 ，Ｓ6 をオン
させた後にスイッチＳ1 ，Ｓ6をオフさせ、又、スイッ
チＳ2 ，Ｓ5 をオンさせてキャパシタＣf にＶｒｅｆ／
２を印加する。これと同時に、スイッチとキャパシタを
利用した従来のデジタル／アナログ変換回路では、三番
目のＭＳＢビットからＬＳＢビットまでをキャパシタに
充電させる。
【００１３】一方、二番目のＭＳＢビットがローレベ
ル”Ｌ”の場合は、バッファ１のオフセット電圧のみを
除去し、その後の動作は上記したデジタル／アナログ変
換動作と同様である。
ル”Ｌ”の場合は、バッファ１のオフセット電圧のみを
除去し、その後の動作は上記したデジタル／アナログ変
換動作と同様である。
【００１４】
【効果】本発明によれば、ｎビットからｎ＋１ビットに
１ビット増加したデジタル信号をアナログ信号に変換さ
せることに２n+1 個の追加キャパシタが要求されない
為、デジタル／アナログ変換回路の面積が大幅に減少す
る特長を有する。
１ビット増加したデジタル信号をアナログ信号に変換さ
せることに２n+1 個の追加キャパシタが要求されない
為、デジタル／アナログ変換回路の面積が大幅に減少す
る特長を有する。
【図１】本発明の電圧レベルシフトデジタル／アナログ
変換回路の概略図
変換回路の概略図
【図２】本発明の電圧レベルシフトデジタル／アナログ
変換回路の詳細回路図
変換回路の詳細回路図
【図３】本発明の電圧レベルシフトデジタル／アナログ
変換回路のビット増加による出力電圧と各レベルを示す
グラフ
変換回路のビット増加による出力電圧と各レベルを示す
グラフ
【図４】本発明の電圧レベルシフトデジタル／アナログ
変換回路の一例を示す図
変換回路の一例を示す図
【図５】従来のデジタル／アナログ変換回路の回路図
ＤＡＣ デジタル／アナログ変換回路 １ バッファ ２ 電圧レベルシフト及びオフセット電
圧除去回路 Ｓ1 〜Ｓ6 スイッチ ＣA ，Ｃ1 ，Ｃf キャパシタ
圧除去回路 Ｓ1 〜Ｓ6 スイッチ ＣA ，Ｃ1 ，Ｃf キャパシタ
Claims (2)
- 【請求項１】 スイッチ、キャパシタ及びバッファを具
備したデジタル／アナログ変換回路であって、前記バッ
ファの非反転端子（＋）に、電圧レベルを決定し、バッ
ファのオフセット電圧を除去する電圧レベルシフト及び
オフセット電圧除去回路を接続すると共に、前記バッフ
ァの反転端子（−）と出力端との間にスイッチを並列に
接続し、キャパシタの数を減らしてデジタル／アナログ
変換回路の全体面積を最小化したことを特徴とする電圧
レベルシフトデジタル／アナログ変換回路。 - 【請求項２】 デジタル／アナログ変換回路が下位ｎ−
ｍ−１ビットから最下位ビットまでのデジタル信号をア
ナログ信号に変換し、上位ｎ−１ビットからｎ−ｍビッ
トまでのデジタル信号を電圧レベルシフト及びオフセッ
ト電圧除去回路を介してバッファの非反転端子（＋）に
印加して電圧レベルを調整することにより、ｎビットの
デジタル信号をアナログ信号に変換するよう構成したこ
とを特徴とする請求項１記載の電圧レベルシフトデジタ
ル／アナログ変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017111A KR930007104A (ko) | 1991-09-30 | 1991-09-30 | 전압레벨쉬프트 디지탈/아날로그 변환회로 |
| KR199117111 | 1991-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136696A true JPH05136696A (ja) | 1993-06-01 |
Family
ID=19320568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061723A Pending JPH05136696A (ja) | 1991-09-30 | 1992-03-18 | 電圧レベルシフトデジタル／アナログ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05136696A (ja) |
| KR (1) | KR930007104A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323798B1 (en) | 1999-10-05 | 2001-11-27 | Nec Corporation | Switched capacitor type digital-analog converter which generates an analog driving signal from a digital signal by activation of a capacitor |
| US6873312B2 (en) | 1995-02-21 | 2005-03-29 | Seiko Epson Corporation | Liquid crystal display apparatus, driving method therefor, and display system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210304A (ja) * | 1985-06-28 | 1987-01-19 | フランツ・プレ−ゼル・バ−ンボ−マシ−ネン・インダストリ−ゲゼルシヤフト・ミツト・ベシユレンクテルハフツンク | 自走式軌道保守機械 |
| JPS6276822A (ja) * | 1985-09-30 | 1987-04-08 | Kenzo Watanabe | デイジタル・アナログ変換方法 |
| JPS62160824A (ja) * | 1985-12-30 | 1987-07-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デイジタル−アナログ変換装置 |
-
1991
- 1991-09-30 KR KR1019910017111A patent/KR930007104A/ko not_active Application Discontinuation
-
1992
- 1992-03-18 JP JP4061723A patent/JPH05136696A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6210304A (ja) * | 1985-06-28 | 1987-01-19 | フランツ・プレ−ゼル・バ−ンボ−マシ−ネン・インダストリ−ゲゼルシヤフト・ミツト・ベシユレンクテルハフツンク | 自走式軌道保守機械 |
| JPS6276822A (ja) * | 1985-09-30 | 1987-04-08 | Kenzo Watanabe | デイジタル・アナログ変換方法 |
| JPS62160824A (ja) * | 1985-12-30 | 1987-07-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デイジタル−アナログ変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873312B2 (en) | 1995-02-21 | 2005-03-29 | Seiko Epson Corporation | Liquid crystal display apparatus, driving method therefor, and display system |
| US6323798B1 (en) | 1999-10-05 | 2001-11-27 | Nec Corporation | Switched capacitor type digital-analog converter which generates an analog driving signal from a digital signal by activation of a capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007104A (ko) | 1993-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4875099B2 (ja) | ディザを有するアナログ・ディジタル変換器 | |
| JP4806021B2 (ja) | アナログ・ディジタル変換器 | |
| CN105391451A (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
| US7796079B2 (en) | Charge redistribution successive approximation analog-to-digital converter and related operating method | |
| JP2010045723A (ja) | デジタルアナログコンバータ | |
| JPS6326926B2 (ja) | ||
| CN111934688A (zh) | 逐次逼近型模数转换器及方法 | |
| US11349492B2 (en) | Analog-to-digital converter | |
| JP2003124809A (ja) | 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器（ａｄｃ） | |
| US20070194964A1 (en) | Digital-to-analog converter using capacitors and operational amplifier | |
| CN108111171B (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
| JPH03184424A (ja) | アナログ／デジタルコンバータ | |
| CN110113051B (zh) | 模数转换器误差整形电路和逐次逼近型模数转换器 | |
| JPH05136696A (ja) | 電圧レベルシフトデジタル／アナログ変換回路 | |
| JP2001267925A (ja) | 逐次比較型ａｄ変換器 | |
| WO2001041311A1 (fr) | Convertisseur numerique-analogique | |
| KR20050117321A (ko) | 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치 | |
| JP2001053612A (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
| EP0952672A2 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| KR900005464B1 (ko) | 언트림된 12비트 단조 전 용량성 아날로그/디지탈 변환기 | |
| JPH1070463A (ja) | アナログ／ディジタル変換回路 | |
| JP3792363B2 (ja) | Ａ／ｄ変換器 | |
| US20240097698A1 (en) | Successive approximation register (sar) analog-to-digital converter (adc) with input-dependent least significant bit (lsb) size | |
| JPH0879078A (ja) | 直並列型アナログ／ディジタル変換器 |