JPH05133964A - レゾルバ速度検出回路 - Google Patents
レゾルバ速度検出回路Info
- Publication number
- JPH05133964A JPH05133964A JP30062891A JP30062891A JPH05133964A JP H05133964 A JPH05133964 A JP H05133964A JP 30062891 A JP30062891 A JP 30062891A JP 30062891 A JP30062891 A JP 30062891A JP H05133964 A JPH05133964 A JP H05133964A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- resolver
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】 信頼性の高いレゾルバの出力を用いて安定に
かつ高精度に速度検出しうるレゾルバ速度検出回路を提
供すること。 【構成】 レゾルバ二次正弦波信号が入力され、矩形状
の整形信号を出力する波形整形回路１と、この整形信号
を分周しゲ−ト信号を出力する分周回路１１、レゾルバ
の励磁周期を分周回路１１の分周比倍した基準周期信号
を出力する基準周期設定回路８を設け、ラッチ回路７に
ラッチされるラッチ結果から基準周期設定回路８から出
力される基準周期信号を減算する減算回路９と、この減
算回路９の減算結果を第２のパルス信号にてラッチし、
レゾルバ速度信号をアナログ値として変換するＤ／Ａ変
換回路１０とを具備する。
かつ高精度に速度検出しうるレゾルバ速度検出回路を提
供すること。 【構成】 レゾルバ二次正弦波信号が入力され、矩形状
の整形信号を出力する波形整形回路１と、この整形信号
を分周しゲ−ト信号を出力する分周回路１１、レゾルバ
の励磁周期を分周回路１１の分周比倍した基準周期信号
を出力する基準周期設定回路８を設け、ラッチ回路７に
ラッチされるラッチ結果から基準周期設定回路８から出
力される基準周期信号を減算する減算回路９と、この減
算回路９の減算結果を第２のパルス信号にてラッチし、
レゾルバ速度信号をアナログ値として変換するＤ／Ａ変
換回路１０とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は電動サ−ボ装置における
電動機の回転速度をレゾルバの出力に基づいて検出する
ことができるレゾルバ速度検出回路に関する。
電動機の回転速度をレゾルバの出力に基づいて検出する
ことができるレゾルバ速度検出回路に関する。
【０００２】
【従来の技術】一般的に、電動機の速度制御を行うため
には、電動機の回転速度を検出する必要がある。そし
て、電動機の回転速度を検出するために、タコジュネレ
ータ、光学式エンコーダ等が用いられて来ていた。例え
ば、タコジェネレータは一種の発電機であるからしてブ
ラシ等の摩耗部品を構成部品として持っている。従っ
て、タコジェネレータを長年使用すると経時変化すると
共に、火花等によってノイズが発生するという欠点があ
る。また、光学式エンコーダにおいてもフォトダイオー
ド等を使用している。フォトバイオードも経時変化する
ため、光学式エンコードの信頼性も充分ではなかった。
このため、経時変化に対しても充分な信頼性が得られ電
動機の回転速度を検出する方法が望まれていた。
には、電動機の回転速度を検出する必要がある。そし
て、電動機の回転速度を検出するために、タコジュネレ
ータ、光学式エンコーダ等が用いられて来ていた。例え
ば、タコジェネレータは一種の発電機であるからしてブ
ラシ等の摩耗部品を構成部品として持っている。従っ
て、タコジェネレータを長年使用すると経時変化すると
共に、火花等によってノイズが発生するという欠点があ
る。また、光学式エンコーダにおいてもフォトダイオー
ド等を使用している。フォトバイオードも経時変化する
ため、光学式エンコードの信頼性も充分ではなかった。
このため、経時変化に対しても充分な信頼性が得られ電
動機の回転速度を検出する方法が望まれていた。
【０００３】次に、従来においてレゾルバの出力を用い
て電動機の回転速度を検出する方法について説明する。
まず、レゾルバについて説明する。レゾルバは図４に示
すように２相励磁１相出力のものが用いられる。図４に
おいて、レゾルバの励磁信号を固定位相ωｔなる２相正
弦波信号Ｖ1 sin ωｔ、Ｖ1 cos ωｔとすると、レゾル
バの出力Ｘは下式のようになる。 Ｘ＝ＫＶ1 （sin ωｔ・cos θｒ＋cos ωｔ・cos θｒ） ＝ＫＶ1 sin （ωｔ＋θｒ） …（１） ただし、Ｋは巻線比 ところで、レゾルバの出力巻線の位置情報であるθｒは
下式のように表される。 θｒ＝ωｒ・ｔ …（２） ただし、ωｒはレゾルバ軸角速度 すなわち、レゾルバの出力Ｘは下式のように変形され
る。つまり、 Ｘ＝ＫＶ1 sin ｛（ω＋ωｒ）ｔ｝ …（３）
て電動機の回転速度を検出する方法について説明する。
まず、レゾルバについて説明する。レゾルバは図４に示
すように２相励磁１相出力のものが用いられる。図４に
おいて、レゾルバの励磁信号を固定位相ωｔなる２相正
弦波信号Ｖ1 sin ωｔ、Ｖ1 cos ωｔとすると、レゾル
バの出力Ｘは下式のようになる。 Ｘ＝ＫＶ1 （sin ωｔ・cos θｒ＋cos ωｔ・cos θｒ） ＝ＫＶ1 sin （ωｔ＋θｒ） …（１） ただし、Ｋは巻線比 ところで、レゾルバの出力巻線の位置情報であるθｒは
下式のように表される。 θｒ＝ωｒ・ｔ …（２） ただし、ωｒはレゾルバ軸角速度 すなわち、レゾルバの出力Ｘは下式のように変形され
る。つまり、 Ｘ＝ＫＶ1 sin ｛（ω＋ωｒ）ｔ｝ …（３）
【０００４】次ぎに、図３を参照して従来のレゾルバ速
度検出回路について説明する。図３において、１はレゾ
ルバ二次正弦波信号が入力される波形整形回路である。
この波形整形回路１は入力される信号が正の状態では論
理“１”、負の状態では論理“０”のゲート信号２００
を出力する。また、２は基準クロックパルス３００を出
力する基準クロック回路である。上記波形整形回路１及
び基準クロック回路２の出力はそれぞれゲート回路３の
入力端子に接続される。さらに、このゲート回路３は上
記ゲート信号２００の立下がりを検出し、立下がり微分
パルス信号５００を第１のディレイ回路４及び第２のデ
ィレイ回路５に出力する。この第２のディレイ回路５の
遅延時間は第１のディレイ回路４の遅延時間より長く設
定されている。上記第１のディレイ回路４の出力はカウ
ンタ回路６のクリア端子に入力される。このカウンタ回
路６のカウント入力端子には上記ゲート回路３から出力
される被カウントパルス４００が入力される。このカウ
ンタ回路６は上記被カウントパルス４００を計数する。
度検出回路について説明する。図３において、１はレゾ
ルバ二次正弦波信号が入力される波形整形回路である。
この波形整形回路１は入力される信号が正の状態では論
理“１”、負の状態では論理“０”のゲート信号２００
を出力する。また、２は基準クロックパルス３００を出
力する基準クロック回路である。上記波形整形回路１及
び基準クロック回路２の出力はそれぞれゲート回路３の
入力端子に接続される。さらに、このゲート回路３は上
記ゲート信号２００の立下がりを検出し、立下がり微分
パルス信号５００を第１のディレイ回路４及び第２のデ
ィレイ回路５に出力する。この第２のディレイ回路５の
遅延時間は第１のディレイ回路４の遅延時間より長く設
定されている。上記第１のディレイ回路４の出力はカウ
ンタ回路６のクリア端子に入力される。このカウンタ回
路６のカウント入力端子には上記ゲート回路３から出力
される被カウントパルス４００が入力される。このカウ
ンタ回路６は上記被カウントパルス４００を計数する。
【０００５】上記カウンタ回路６の出力はラッチ回路７
に入力される。このラッチ回路７には上記ゲート回路３
から出力される立下がり微分パルス信号５００がラッチ
タイミング信号として入力される。
に入力される。このラッチ回路７には上記ゲート回路３
から出力される立下がり微分パルス信号５００がラッチ
タイミング信号として入力される。
【０００６】また、８はレゾルバの励磁信号の周期Ｔ1
に相当する励磁周期信号を設定する励磁周期設定回路で
ある。上記ラッチ回路７の出力は減算器９の＋端子に入
力され、励磁周期設定回路８から出力される励磁周期信
号は減算器９の−端子に入力される。この減算器９から
出力される減算結果はＤ／Ａ（デジタル／アナログ）変
換回路１０に出力される。このＤ／Ａ変換回路１０には
上記第２のディレイ回路５から出力される第２のパルス
信号７００がタイミング信号として入力される。そし
て、このＤ／Ａ変換回路１０は上記第２のパルス信号７
００に同期してアナログのゾルバ速度信号を出力する。
に相当する励磁周期信号を設定する励磁周期設定回路で
ある。上記ラッチ回路７の出力は減算器９の＋端子に入
力され、励磁周期設定回路８から出力される励磁周期信
号は減算器９の−端子に入力される。この減算器９から
出力される減算結果はＤ／Ａ（デジタル／アナログ）変
換回路１０に出力される。このＤ／Ａ変換回路１０には
上記第２のディレイ回路５から出力される第２のパルス
信号７００がタイミング信号として入力される。そし
て、このＤ／Ａ変換回路１０は上記第２のパルス信号７
００に同期してアナログのゾルバ速度信号を出力する。
【０００７】次ぎに、動作について説明する。まず、レ
ゾルバ二次励磁信号１００が波形整形回路１に入力され
ると、波形整形回路１は上記レゾルバ二次励磁信号１０
０のレベルが正の時には論理“１”の信号を、上記レゾ
ルバ二次励磁信号１００のレベルが負の時には論理
“０”の信号であるゲート信号２００をゲート回路３に
出力する。従って、基準クロック回路２から出力される
クロックパルス３００は上記ゲート信号２００が論理
“１”の状態のときに、ゲート回路３を介してカウンタ
回路６のカウンタ入力端子に被カウントパルス４００と
して出力される。このカウンタ回路６にはレゾルバ二次
励磁信号１００が正の状態のときにのみ被カウントパル
ス４００によりカウント動作が行われる。
ゾルバ二次励磁信号１００が波形整形回路１に入力され
ると、波形整形回路１は上記レゾルバ二次励磁信号１０
０のレベルが正の時には論理“１”の信号を、上記レゾ
ルバ二次励磁信号１００のレベルが負の時には論理
“０”の信号であるゲート信号２００をゲート回路３に
出力する。従って、基準クロック回路２から出力される
クロックパルス３００は上記ゲート信号２００が論理
“１”の状態のときに、ゲート回路３を介してカウンタ
回路６のカウンタ入力端子に被カウントパルス４００と
して出力される。このカウンタ回路６にはレゾルバ二次
励磁信号１００が正の状態のときにのみ被カウントパル
ス４００によりカウント動作が行われる。
【０００８】また、ゲート回路３は上記ゲート信号２０
０の立下がりを検出し、立下がり微分パルス信号５００
を第１のディレイ回路４及び第２のディレイ回路５に出
力し、立下がり微分パルス信号５００はラッチ回路７に
ラッチタイミング信号として出力する。従って、上記カ
ウンタ回路６は第１のディレイ回路４から出力される第
１のパルス信号６００がクリア端子に入力されてから、
次の第１のパルス信号６００が入力されるまでに入力さ
れた上記被カウントパルス４００を計数する。その計数
値は立下がり微分パルス信号５００のタイミングでラッ
チ回路７にラッチされる。従って、カウンタ回路６の計
数値はレゾルバ二次正弦波信号１００の周期Ｔ2 に比例
する。
０の立下がりを検出し、立下がり微分パルス信号５００
を第１のディレイ回路４及び第２のディレイ回路５に出
力し、立下がり微分パルス信号５００はラッチ回路７に
ラッチタイミング信号として出力する。従って、上記カ
ウンタ回路６は第１のディレイ回路４から出力される第
１のパルス信号６００がクリア端子に入力されてから、
次の第１のパルス信号６００が入力されるまでに入力さ
れた上記被カウントパルス４００を計数する。その計数
値は立下がり微分パルス信号５００のタイミングでラッ
チ回路７にラッチされる。従って、カウンタ回路６の計
数値はレゾルバ二次正弦波信号１００の周期Ｔ2 に比例
する。
【０００９】そして、減算器９において、上記ラッチ回
路７に保持されたレゾルバ二次正弦波信号１００の周期
Ｔ2 に比例する計数値からレゾルバの励磁信号の周期Ｔ
1 に相当する値が減算される。従って、減算器９は（レ
ゾルバ二次正弦波信号１００の周期Ｔ2 ）−（レゾルバ
の励磁信号の周期Ｔ1 ）に相当し、かつ軸角速度ωｒに
比例した減算結果を出力する。この減算器９から出力さ
れる減算結果は第２のパルス信号７００のタイミングて
Ｄ／Ａ（デジタル／アナログ）変換回路１０に出力され
る。つまり、上記第２のパルス信号７００に同期してア
ナログのゾルバ速度信号がＤ／Ａ変換回路１０から出力
される。
路７に保持されたレゾルバ二次正弦波信号１００の周期
Ｔ2 に比例する計数値からレゾルバの励磁信号の周期Ｔ
1 に相当する値が減算される。従って、減算器９は（レ
ゾルバ二次正弦波信号１００の周期Ｔ2 ）−（レゾルバ
の励磁信号の周期Ｔ1 ）に相当し、かつ軸角速度ωｒに
比例した減算結果を出力する。この減算器９から出力さ
れる減算結果は第２のパルス信号７００のタイミングて
Ｄ／Ａ（デジタル／アナログ）変換回路１０に出力され
る。つまり、上記第２のパルス信号７００に同期してア
ナログのゾルバ速度信号がＤ／Ａ変換回路１０から出力
される。
【００１０】
【発明が解決しようとする課題】従来のレゾルバ速度検
出回路では、レゾルバの二次正弦波信号の周期を正確に
計測することにより、レゾルバ速度信号を得ようとする
ものであった。このため、レゾルバ速度信号を精度良く
検出するためには、基準クロック回路のクロックパルス
周波数を高くする必要があった。しかし、クロックパル
ス周波数を高めることは、信号伝幡遅延や演算素子の処
理速度の点等から限界があった。
出回路では、レゾルバの二次正弦波信号の周期を正確に
計測することにより、レゾルバ速度信号を得ようとする
ものであった。このため、レゾルバ速度信号を精度良く
検出するためには、基準クロック回路のクロックパルス
周波数を高くする必要があった。しかし、クロックパル
ス周波数を高めることは、信号伝幡遅延や演算素子の処
理速度の点等から限界があった。
【００１１】本発明は上記の点に鑑みてなされたもの
で、その目的は信頼性の高いレゾルバの出力を用いて安
定にかつ高精度に速度検出しうるレゾルバ速度検出回路
を提供することにある。
で、その目的は信頼性の高いレゾルバの出力を用いて安
定にかつ高精度に速度検出しうるレゾルバ速度検出回路
を提供することにある。
【００１２】
【課題を解決するための手段】本発明はレゾルバ二次正
弦波信号が入力され、矩形状の整形信号を出力する波形
整形回路と、この整形信号を分周しゲ−ト信号を出力す
る分周回路と、クロックパルスを出力する基準クロック
回路と、上記クロックパルスと上記ゲート信号が入力さ
れ、上記ゲート信号が正論理の時のみ上記クロックパル
スを通過させて被カウントパルスとして出力すると共
に、上記ゲート信号の立下がり微分パルス信号を出力す
るゲート回路と、上記立下がり微分パルス信号を遅延さ
せて第１のパルス信号を出力する第１の遅延回路と、上
記立下がり微分パルス信号を遅延させて第２のパルス信
号を出力する第２の遅延回路と、上記被カウントパルス
を計数し、上記第１のパルス信号により計数結果がクリ
アされる計数回路と、上記計数回路の計数結果を上記立
下がり微分パルス信号にてラッチ記憶するラッチ回路
と、レゾルバの励磁周期を上記分周回路の分周比倍した
基準周期信号を出力する基準周期設定回路と、上記ラッ
チ回路にラッチされるラッチ結果から上記基準周期設定
回路から出力される基準周期信号を減算する減算回路
と、上記減算回路の減算結果を上記第２のパルス信号に
てラッチし、レゾルバ速度信号をアナログ値として変換
するＤ／Ａ変換回路とを具備する。
弦波信号が入力され、矩形状の整形信号を出力する波形
整形回路と、この整形信号を分周しゲ−ト信号を出力す
る分周回路と、クロックパルスを出力する基準クロック
回路と、上記クロックパルスと上記ゲート信号が入力さ
れ、上記ゲート信号が正論理の時のみ上記クロックパル
スを通過させて被カウントパルスとして出力すると共
に、上記ゲート信号の立下がり微分パルス信号を出力す
るゲート回路と、上記立下がり微分パルス信号を遅延さ
せて第１のパルス信号を出力する第１の遅延回路と、上
記立下がり微分パルス信号を遅延させて第２のパルス信
号を出力する第２の遅延回路と、上記被カウントパルス
を計数し、上記第１のパルス信号により計数結果がクリ
アされる計数回路と、上記計数回路の計数結果を上記立
下がり微分パルス信号にてラッチ記憶するラッチ回路
と、レゾルバの励磁周期を上記分周回路の分周比倍した
基準周期信号を出力する基準周期設定回路と、上記ラッ
チ回路にラッチされるラッチ結果から上記基準周期設定
回路から出力される基準周期信号を減算する減算回路
と、上記減算回路の減算結果を上記第２のパルス信号に
てラッチし、レゾルバ速度信号をアナログ値として変換
するＤ／Ａ変換回路とを具備する。
【００１３】
【作用】レゾルバ二次正弦波信号の周期を正確に計測す
るため、分周回路を用いてゲ−ト回路から出力されるゲ
−ト信号のパルス幅を拡張した。
るため、分周回路を用いてゲ−ト回路から出力されるゲ
−ト信号のパルス幅を拡張した。
【００１４】
【実施例】以下、図面を参照して本発明の一実施例に係
わるレゾルバ速度検出回路について説明する。図１はレ
ゾルバ速度検出回路を示す構成図である。図１におい
て、１はレゾルバ二次正弦波信号が入力される波形整形
回路である。この波形整形回路１は入力される信号が正
の状態では論理“１”、負の状態では論理“０”の波形
整形信号１５０を分周回路１１に出力する。この分周回
路１１は入力される波形整形信号１５０を分周出力す
る。
わるレゾルバ速度検出回路について説明する。図１はレ
ゾルバ速度検出回路を示す構成図である。図１におい
て、１はレゾルバ二次正弦波信号が入力される波形整形
回路である。この波形整形回路１は入力される信号が正
の状態では論理“１”、負の状態では論理“０”の波形
整形信号１５０を分周回路１１に出力する。この分周回
路１１は入力される波形整形信号１５０を分周出力す
る。
【００１５】また、２は基準クロックパルス３００を出
力する基準クロック回路である。上記分周回路１１及び
基準クロック回路２の出力はそれぞれゲート回路３の入
力端子に接続される。さらに、このゲート回路３は上記
ゲート信号２００の立下がりを検出し、立下がり微分パ
ルス信号５００を第１のディレイ回路４及び第２のディ
レイ回路５に出力する。この第２のディレイ回路５の遅
延時間は第１のディレイ回路４の遅延時間より長く設定
されている。上記第１のディレイ回路４の出力はカウン
タ回路６のクリア端子に入力される。このカウンタ回路
６のカウント入力端子には上記ゲート回路３から出力さ
れる被カウントパルス４００が入力される。このカウン
タ回路６は上記被カウントパルス４００を計数する。
力する基準クロック回路である。上記分周回路１１及び
基準クロック回路２の出力はそれぞれゲート回路３の入
力端子に接続される。さらに、このゲート回路３は上記
ゲート信号２００の立下がりを検出し、立下がり微分パ
ルス信号５００を第１のディレイ回路４及び第２のディ
レイ回路５に出力する。この第２のディレイ回路５の遅
延時間は第１のディレイ回路４の遅延時間より長く設定
されている。上記第１のディレイ回路４の出力はカウン
タ回路６のクリア端子に入力される。このカウンタ回路
６のカウント入力端子には上記ゲート回路３から出力さ
れる被カウントパルス４００が入力される。このカウン
タ回路６は上記被カウントパルス４００を計数する。
【００１６】上記カウンタ回路６の出力はラッチ回路７
に入力される。このラッチ回路７には上記ゲート回路３
から出力される立下がり微分パルス信号５００がラッチ
タイミング信号として入力される。
に入力される。このラッチ回路７には上記ゲート回路３
から出力される立下がり微分パルス信号５００がラッチ
タイミング信号として入力される。
【００１７】また、８はレゾルバの励磁信号の周期Ｔ1
に分周回路１１の分周比倍した基準周期信号を設定出力
する基準周期設定回路である。上記ラッチ回路７の出力
は減算器９の＋端子に入力され、励磁周期設定回路８か
ら出力される励磁周期信号は減算器９の−端子に入力さ
れる。この減算器９から出力される減算結果はＤ／Ａ
（デジタル／アナログ）変換回路１０に出力される。こ
のＤ／Ａ変換回路１０には上記第２のディレイ回路５か
ら出力される第２のパルス信号７００がタイミング信号
として入力される。そして、このＤ／Ａ変換回路１０は
上記第２のパルス信号７００に同期してアナログのゾル
バ速度信号を出力する。次に、上記のように構成れた本
発明の一実施例の動作について説明する。
に分周回路１１の分周比倍した基準周期信号を設定出力
する基準周期設定回路である。上記ラッチ回路７の出力
は減算器９の＋端子に入力され、励磁周期設定回路８か
ら出力される励磁周期信号は減算器９の−端子に入力さ
れる。この減算器９から出力される減算結果はＤ／Ａ
（デジタル／アナログ）変換回路１０に出力される。こ
のＤ／Ａ変換回路１０には上記第２のディレイ回路５か
ら出力される第２のパルス信号７００がタイミング信号
として入力される。そして、このＤ／Ａ変換回路１０は
上記第２のパルス信号７００に同期してアナログのゾル
バ速度信号を出力する。次に、上記のように構成れた本
発明の一実施例の動作について説明する。
【００１８】本発明はレゾルバの励磁信号角速度ωと二
次側出力巻線に発生する二次正弦波信号角速度（ω＋ω
ｒ）との差に注目し、これらの角速度の差を演算するこ
とにより、軸角速度ωｒを求めている。 つまり、レゾ
ルバの励磁信号の周期をＴ１とすると、 Ｔ1 ＝２π／ω(sec) …（４） となる。 一方、二次正弦波信号の観測された周期をＴ2 とすると Ｔ2 ＝２π／（ω＋ωｒ）(sec) …（５） となる。 上記（４）式及び（５）式より ωｒ＝２π／Ｔ2 −ω＝２π／Ｔ2 −２π／Ｔ1 ＝２π（１／Ｔ2 −１／Ｔ1 ） …（６） となる。ここで、ｔ＝Ｔ2 −Ｔ1 とすると上記(8) 式は ωｒ＝２π｛１／（ｔ＋Ｔ1 ）−１／Ｔ1 ｝ …（７） となる。ここで、｜ｔ｜《Ｔ1 の領域ではωｒはｔの関
数となり、ｔに比例した値となる。
次側出力巻線に発生する二次正弦波信号角速度（ω＋ω
ｒ）との差に注目し、これらの角速度の差を演算するこ
とにより、軸角速度ωｒを求めている。 つまり、レゾ
ルバの励磁信号の周期をＴ１とすると、 Ｔ1 ＝２π／ω(sec) …（４） となる。 一方、二次正弦波信号の観測された周期をＴ2 とすると Ｔ2 ＝２π／（ω＋ωｒ）(sec) …（５） となる。 上記（４）式及び（５）式より ωｒ＝２π／Ｔ2 −ω＝２π／Ｔ2 −２π／Ｔ1 ＝２π（１／Ｔ2 −１／Ｔ1 ） …（６） となる。ここで、ｔ＝Ｔ2 −Ｔ1 とすると上記(8) 式は ωｒ＝２π｛１／（ｔ＋Ｔ1 ）−１／Ｔ1 ｝ …（７） となる。ここで、｜ｔ｜《Ｔ1 の領域ではωｒはｔの関
数となり、ｔに比例した値となる。
【００１９】以下、図２に示すタイミングチャートを参
照しながら図１の回路の動作について説明する。まず、
レゾルバ二次励磁信号１００が波形整形回路１に入力さ
れると、波形整形回路１は上記レゾルバ二次励磁信号１
００のレベルが正の時には論理“１”の信号を、上記レ
ゾルバ二次励磁信号１００のレベルが負の時には論理
“０”の信号である波形整形信号１５０を分周回路１１
に出力する。この分周回路１１は波形整形信号１５０を
分周してゲ−ト信号２００として出力する。
照しながら図１の回路の動作について説明する。まず、
レゾルバ二次励磁信号１００が波形整形回路１に入力さ
れると、波形整形回路１は上記レゾルバ二次励磁信号１
００のレベルが正の時には論理“１”の信号を、上記レ
ゾルバ二次励磁信号１００のレベルが負の時には論理
“０”の信号である波形整形信号１５０を分周回路１１
に出力する。この分周回路１１は波形整形信号１５０を
分周してゲ−ト信号２００として出力する。
【００２０】従って、基準クロック回路２から出力され
るクロックパルス３００は上記ゲート信号２００が論理
“１”の状態のときに、ゲート回路３を介してカウンタ
回路６のカウンタ入力端子に被カウントパルス４００と
して出力される。このカウンタ回路６にはレゾルバ二次
励磁信号１００が正の状態のときにのみ被カウントパル
ス４００によりカウント動作が行われる。
るクロックパルス３００は上記ゲート信号２００が論理
“１”の状態のときに、ゲート回路３を介してカウンタ
回路６のカウンタ入力端子に被カウントパルス４００と
して出力される。このカウンタ回路６にはレゾルバ二次
励磁信号１００が正の状態のときにのみ被カウントパル
ス４００によりカウント動作が行われる。
【００２１】また、ゲート回路３は上記ゲート信号２０
０の立下がりを検出し、立下がり微分パルス信号５００
を第１のディレイ回路４及び第２のディレイ回路５に出
力し、立下がり微分パルス信号５００はラッチ回路７に
ラッチタイミング信号として出力する。従って、上記カ
ウンタ回路６は第１のディレイ回路４から出力される第
１のパルス信号６００がクリア端子に入力されてから、
次の第１のパルス信号６００が入力されるまでに入力さ
れた上記被カウントパルス４００を計数する。その計数
値は立下がり微分パルス信号５００のタイミングでラッ
チ回路７にラッチされる。従って、カウンタ回路６の計
数値はレゾルバ二次正弦波信号１００の周期Ｔ2 に比例
する。
０の立下がりを検出し、立下がり微分パルス信号５００
を第１のディレイ回路４及び第２のディレイ回路５に出
力し、立下がり微分パルス信号５００はラッチ回路７に
ラッチタイミング信号として出力する。従って、上記カ
ウンタ回路６は第１のディレイ回路４から出力される第
１のパルス信号６００がクリア端子に入力されてから、
次の第１のパルス信号６００が入力されるまでに入力さ
れた上記被カウントパルス４００を計数する。その計数
値は立下がり微分パルス信号５００のタイミングでラッ
チ回路７にラッチされる。従って、カウンタ回路６の計
数値はレゾルバ二次正弦波信号１００の周期Ｔ2 に比例
する。
【００２２】そして、減算器９において、上記ラッチ回
路７に保持されたレゾルバ二次正弦波信号１００の周期
Ｔ2 に比例する計数値からレゾルバの励磁信号の周期Ｔ
1 にに分周回路１１の分周比倍に相当する値が減算され
る。従って、減算器９は（レゾルバ二次正弦波信号１０
０の周期Ｔ2 ）−（レゾルバの励磁信号の周期Ｔ1 ）に
相当し、かつ軸角速度ωｒに比例した減算結果を出力す
る。この減算器９から出力される減算結果は第２のパル
ス信号７００のタイミングてＤ／Ａ（デジタル／アナロ
グ）変換回路１０に出力される。つまり、上記第２のパ
ルス信号７００に同期してアナログのゾルバ速度信号が
Ｄ／Ａ変換回路１０から出力される。
路７に保持されたレゾルバ二次正弦波信号１００の周期
Ｔ2 に比例する計数値からレゾルバの励磁信号の周期Ｔ
1 にに分周回路１１の分周比倍に相当する値が減算され
る。従って、減算器９は（レゾルバ二次正弦波信号１０
０の周期Ｔ2 ）−（レゾルバの励磁信号の周期Ｔ1 ）に
相当し、かつ軸角速度ωｒに比例した減算結果を出力す
る。この減算器９から出力される減算結果は第２のパル
ス信号７００のタイミングてＤ／Ａ（デジタル／アナロ
グ）変換回路１０に出力される。つまり、上記第２のパ
ルス信号７００に同期してアナログのゾルバ速度信号が
Ｄ／Ａ変換回路１０から出力される。
【００２３】
【発明の効果】以上詳述したように本発明によれば、レ
ゾルバ二次正弦波信号の周期を正確に計測するため分周
回路１１を用いて計測対象となるゲ−ト信号のパルス幅
を拡張したので、従来と同様のクロックパルス信号を用
いても計測分解性能を高めることが可能なレゾルバ速度
検出回路を提供することができる。
ゾルバ二次正弦波信号の周期を正確に計測するため分周
回路１１を用いて計測対象となるゲ−ト信号のパルス幅
を拡張したので、従来と同様のクロックパルス信号を用
いても計測分解性能を高めることが可能なレゾルバ速度
検出回路を提供することができる。
【図１】本発明の一実施例に係わるレゾルバ速度検出回
路の構成を示す図。
路の構成を示す図。
【図２】動作を説明するためのタイミングチャート。
【図３】レゾルバの構成を示す図。
【図４】従来のレゾルバ速度検出回路の構成を示す図。
１…波形整形回路、２…基準クロック回路、３…ゲート
回路、４…第１のディレイ回路、５…第２のディレイ回
路、６…カウンタ回路、７…ラッチ回路、８…励磁周期
設定回路、９…減算回路、１０…Ｄ／Ａ変換回路、１１
…分周回路。
回路、４…第１のディレイ回路、５…第２のディレイ回
路、６…カウンタ回路、７…ラッチ回路、８…励磁周期
設定回路、９…減算回路、１０…Ｄ／Ａ変換回路、１１
…分周回路。
Claims (1)
- 【請求項１】 レゾルバ二次正弦波信号が入力され、矩
形状の整形信号を出力する波形整形回路と、この整形信
号を分周しゲ−ト信号を出力する分周回路と、クロック
パルスを出力する基準クロック回路と、上記クロックパ
ルスと上記ゲート信号が入力され、上記ゲート信号が正
論理の時のみ上記クロックパルスを通過させて被カウン
トパルスとして出力すると共に、上記ゲート信号の立下
がり微分パルス信号を出力するゲート回路と、上記立下
がり微分パルス信号を遅延させて第１のパルス信号を出
力する第１の遅延回路と、上記立下がり微分パルス信号
を遅延させて第２のパルス信号を出力する第２の遅延回
路と、上記被カウントパルスを計数し、上記第１のパル
ス信号により計数結果がクリアされる計数回路と、上記
計数回路の計数結果を上記立下がり微分パルス信号にて
ラッチ記憶するラッチ回路と、レゾルバの励磁周期を上
記分周回路の分周比倍した基準周期信号を出力する基準
周期設定回路と、上記ラッチ回路にラッチされるラッチ
結果から上記基準周期設定回路から出力される基準周期
信号を減算する減算回路と、上記減算回路の減算結果を
上記第２のパルス信号にてラッチし、レゾルバ速度信号
をアナログ値として変換するＤ／Ａ変換回路とを具備し
たことを特徴とするレゾルバ速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30062891A JPH05133964A (ja) | 1991-11-15 | 1991-11-15 | レゾルバ速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30062891A JPH05133964A (ja) | 1991-11-15 | 1991-11-15 | レゾルバ速度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05133964A true JPH05133964A (ja) | 1993-05-28 |
Family
ID=17887153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30062891A Withdrawn JPH05133964A (ja) | 1991-11-15 | 1991-11-15 | レゾルバ速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05133964A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114441176A (zh) * | 2021-12-29 | 2022-05-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种可变齿数转速基准检测方法及检测电路 |
-
1991
- 1991-11-15 JP JP30062891A patent/JPH05133964A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114441176A (zh) * | 2021-12-29 | 2022-05-06 | 中国航空工业集团公司西安航空计算技术研究所 | 一种可变齿数转速基准检测方法及检测电路 |
| CN114441176B (zh) * | 2021-12-29 | 2024-01-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种可变齿数转速基准检测方法及检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112358A (en) | Digital frequency measuring device | |
| US4450403A (en) | Method and apparatus for determining rotational speed | |
| JPH05133964A (ja) | レゾルバ速度検出回路 | |
| US8019037B2 (en) | Phase difference detection device and rotation position detection device | |
| JP2661048B2 (ja) | 速度検出装置 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPS61110005A (ja) | 位置検出方法および装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JPS59214921A (ja) | パルス周波数検出方式 | |
| JPH01182784A (ja) | レーザドップラ速度計 | |
| JPH0725698Y2 (ja) | 回転機の速度検出装置 | |
| JP3055225B2 (ja) | 位相差計測装置 | |
| Brock et al. | Speed measurement method for digital control system | |
| JP3035751B2 (ja) | 光学式エンコーダ | |
| JPH03148069A (ja) | レゾルバ速度検出回路 | |
| JP2550987B2 (ja) | 信号勾配測定器 | |
| JP2523207Y2 (ja) | 回転数検出装置 | |
| SU945822A1 (ru) | Устройство дл измерени и регистрации внутреннего угла синхронной машины | |
| JPH051959A (ja) | 計測装置 | |
| Shulman | Accurate tachometry methods with electronic counters | |
| JPH0455274B2 (ja) | ||
| SU1730639A1 (ru) | Устройство дл определени шага измерени функции коррел ции | |
| JPS61182579A (ja) | レゾルバ速度検出方式 | |
| JPH0384463A (ja) | 速度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |