JPH0513256B2 - - Google Patents
Info
- Publication number
- JPH0513256B2 JPH0513256B2 JP58065421A JP6542183A JPH0513256B2 JP H0513256 B2 JPH0513256 B2 JP H0513256B2 JP 58065421 A JP58065421 A JP 58065421A JP 6542183 A JP6542183 A JP 6542183A JP H0513256 B2 JPH0513256 B2 JP H0513256B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- area
- defect
- defective
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007547 defect Effects 0.000 claims description 79
- 230000002950 deficient Effects 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 24
- 238000000605 extraction Methods 0.000 description 19
- 238000007689 inspection Methods 0.000 description 15
- 230000015654 memory Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000002372 labelling Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、被検査パターン内の欠陥を検査する
方法に係り、とくに、領域分割された基準パター
ンを参照することによつて、パターン内の欠陥の
種類を自動的に識別するパターン欠陥分類方法に
関する。Detailed Description of the Invention [Field of Application of the Invention] The present invention relates to a method for inspecting defects in a pattern to be inspected, and in particular, the present invention relates to a method for inspecting defects in a pattern to be inspected, and in particular, a method for inspecting defects in a pattern by referring to a reference pattern divided into regions. The present invention relates to a pattern defect classification method for automatically identifying types of defects.
IC，LSIおよびそれらのマスク等のパターンを
検査する場合、従来は目視によつて行われていた
が、信頼性向上、検査時間の短縮、検査コストの
低廉化等を計るために、検査の自動化が所望され
ていた。
When inspecting patterns of ICs, LSIs, and their masks, etc., conventionally it was done visually, but in order to improve reliability, shorten inspection time, and reduce inspection costs, inspection automation has been introduced. was desired.
第１図は、従来の自動パターン検査装置の例で
ある。被検査パターン１の映像は、映像入力装置
２によつて入力され、２値化回路３によつて２値
信号に変換される。一方パターン発生回路４から
は、基準パターンが映像入力装置２と同期して発
生し、比較回路５によつて各画素毎に比較され
る。比較回路５で、もし入力映像に基準パターン
と不一致の画素があれば、それは欠陥領域という
ことになる。次に、判定回路６によつてその欠陥
領域の大きさを判定し、ある程度以上大きければ
致命的欠陥であると判断して出力する。このよう
な方法によつて、被検査パターンの自動検査が実
現できる。 FIG. 1 is an example of a conventional automatic pattern inspection device. The image of the pattern to be inspected 1 is inputted by the image input device 2 and converted into a binary signal by the binarization circuit 3. On the other hand, a reference pattern is generated from the pattern generation circuit 4 in synchronization with the video input device 2, and is compared for each pixel by the comparison circuit 5. In the comparison circuit 5, if there is a pixel in the input image that does not match the reference pattern, it is determined that it is a defective area. Next, the determination circuit 6 determines the size of the defective area, and if it is larger than a certain level, it is determined to be a fatal defect and output. By such a method, automatic inspection of the pattern to be inspected can be realized.
さて、このような検査の主要な目的は、検査対
象物が良品であるか否かを判定したり、検査対象
物を製造する過程での問題点を見つけ出すことに
ある。この目的を達成するためには、発生した欠
陥を検出することは勿論のこと、さらに、検出し
た欠陥の種類を判定して、欠陥がパターンに及ぼ
す影響を把握しなければならない。 The main purpose of such an inspection is to determine whether the object to be inspected is a good product or not, and to find problems in the process of manufacturing the object to be inspected. In order to achieve this objective, it is necessary not only to detect the defects that have occurred, but also to determine the type of the detected defects and to understand the influence of the defects on the pattern.
しかしながら、前述したように、これ迄の検査
装置は、欠陥を検出するのに止どまり、欠陥種類
の判定、分類に関しては、人手に頼つているのが
現状である。 However, as described above, the inspection apparatuses up to now are limited to detecting defects, and currently rely on manual labor for determining and classifying defect types.
この種の技術に関する従来例としては、特開昭
57−182148号公報に記載されている。 As a conventional example of this type of technology,
It is described in Publication No. 57-182148.
本発明の目的は、このような従来方式の問題点
を克服して、欠陥の検出だけではなく、検出した
欠陥の種類を自動的に判定する機能をも併せもつ
パターン欠陥分類方法を提供することにある。さ
らに別の目的は、分類された欠陥の種類に応じて
致命度判定の基準を変え、その結果として検査装
置の誤り検出（虚報）を防止することである。
An object of the present invention is to overcome the problems of such conventional methods and provide a pattern defect classification method that not only detects defects but also has the function of automatically determining the type of detected defects. It is in. Yet another purpose is to change the criteria for determining criticality depending on the type of defect classified, and as a result to prevent incorrect detection (false alarms) by the inspection device.
前記の目的を達成するために、本発明は、被検
査パターンの映像を電気信号に変換し、この電気
信号と、基準パターンの電気信号との差分を取る
ことにより被検査パターンの欠陥領域を抽出し、
基準パターンを複数個のパターン部分領域に分割
したパターン部分領域データを用いて、欠陥領域
をパターン部分領域に対応するように分割し、分
割された欠陥領域のパターン部分領域毎の特徴量
を抽出し、抽出された特徴量を用いて欠陥の種類
を分類することを特徴とする。
In order to achieve the above object, the present invention converts an image of a pattern to be inspected into an electrical signal, and extracts a defective area of the pattern to be inspected by taking the difference between this electrical signal and an electrical signal of a reference pattern. death,
Using pattern partial region data obtained by dividing a reference pattern into multiple pattern partial regions, the defective region is divided into corresponding pattern partial regions, and the feature amount of each pattern partial region of the divided defective region is extracted. The feature is that the type of defect is classified using the extracted feature amount.
また、上記の特徴量を用いて欠陥の致命度を判
定できる。 Further, the criticality of a defect can be determined using the above feature amount.
以下、本発明の一実施例を第２図〜第５図によ
つて説明する。
An embodiment of the present invention will be described below with reference to FIGS. 2 to 5.
第２図は、本発明を用いたパターン欠陥分類装
置の全体構成図である。１は、パターンの形状不
良を伴う被検査パターン、２は、テレビ・カメラ
等の映像入力装置、７はＡ／Ｄ変換器、８は欠陥
領域抽出回路、９は欠陥形状特徴抽出回路、１０
は欠陥分類を行うためのコンピユータであり、さ
らに、１１は全体の制御を管理するためのコンピ
ユータ、１２は同期信号発生器である。 FIG. 2 is an overall configuration diagram of a pattern defect classification apparatus using the present invention. 1 is a pattern to be inspected with a defective pattern shape; 2 is a video input device such as a television camera; 7 is an A/D converter; 8 is a defect area extraction circuit; 9 is a defect shape feature extraction circuit; 10
1 is a computer for classifying defects, 11 is a computer for managing overall control, and 12 is a synchronization signal generator.
まず、映像入力装置２では、同期信号発生器１
２から発せられる水平、垂直同期信号２４に同期
して、被検査パターン１上の一定領域に映像を走
査し、その明暗信号を電気信号２０に変換して出
力する。この電気信号２０は、同期信号発生器１
２からのクロツク信号２５に同期して、Ａ／Ｄ変
換器７によつて離散的デイジタル信号２１に変換
される。すなわち、Ａ／Ｄ変換器７によつて、被
検査パターンの映像信号は、格子状のデータ配列
に分割され、その各点の明暗値が、例えば８ビツ
トの濃淡データとして、クロツク信号２５に同期
して発生することとなる。 First, in the video input device 2, the synchronization signal generator 1
In synchronization with the horizontal and vertical synchronizing signals 24 emitted from the test pattern 2, an image is scanned over a certain area on the pattern to be inspected 1, and the bright/dark signals are converted into electrical signals 20 and output. This electric signal 20 is transmitted to the synchronous signal generator 1
The signal is converted into a discrete digital signal 21 by the A/D converter 7 in synchronization with the clock signal 25 from the clock signal 2. That is, the video signal of the pattern to be inspected is divided into a grid-like data array by the A/D converter 7, and the brightness and darkness values of each point are synchronized with the clock signal 25 as, for example, 8-bit grayscale data. This will occur.
次に、この映像信号２１は、欠陥領域抽出回路
８に入力される。ここでは、映像信号２１と、あ
らかじめ画像メモリに格納されている基準パター
ンとを比較することによつて、入力した被検査パ
ターン領域の中で、欠陥領域を“１”欠陥以外の
領域を“０”とする２値データ２２を得る。な
お、このデータ変換は、クロツク信号２５に同期
して１画素単位で行われるとともに、水平、垂直
同期信号２４にしたがつて、指定領域分行われ
る。 Next, this video signal 21 is input to the defective area extraction circuit 8. Here, by comparing the video signal 21 with a reference pattern previously stored in the image memory, defective areas are set to "1" and non-defect areas are set to "0" in the input pattern area to be inspected. ” is obtained. Note that this data conversion is performed pixel by pixel in synchronization with the clock signal 25, and is also performed for a designated area in accordance with the horizontal and vertical synchronization signals 24.
第３図は、この欠陥領域抽出回路８の詳細であ
る。基準パターンの作成方法について述べる。す
なわち、検査に先立つて、基準となるパターンを
前述した映像入力装置によつて映像入力し、その
映像データを、映像入力時の同期信号２４，２５
に同期させて画像メモリ８０１に格納することに
よつて作成する。また、このようにして作成した
基準パターンと、被検査パターンの映像データと
の比較は、次のように行う。被検査パターンの映
像データ２１を、クロツク信号２５に同期して、
加算器８０２に転送する一方、このクロツク信号
２５に同期して、既に画像メモリ８０１に格納さ
れてある基準パターンを読出し、符号反転した
後、加算器８０２に転送する。したがつて、加算
器８０２では、被検査パターンの映像データと基
準パターンの映像データとが、走査領域内の対応
する画素単位に減算されることになる。さらにこ
のデータは、絶対値変換回路８０３に転送し、被
検査パターンと基準パターンとの比較データ２
１′を得る。次に、この比較データ２１′は２値化
回路８０４に送られ、コンピユータ１１によつて
あらかじめレジスタ８０５に格納した閾値を用い
て２値化処理を行う。これら一連の処理によつ
て、欠陥領域を“１”、その他の領域を“０”と
する２値の画素データ２２を得る。なお、同期信
号発生器１２の制御は、コンピユータ１１によつ
て行う。また、８０６は、書込み、読出し制御回
路である。 FIG. 3 shows details of this defective area extraction circuit 8. The method for creating the reference pattern will be described. That is, prior to the inspection, a reference pattern is input as an image using the above-mentioned image input device, and the image data is transmitted to the synchronization signals 24 and 25 at the time of image input.
The image is created by storing it in the image memory 801 in synchronization with the image data. Further, the comparison between the reference pattern created in this way and the image data of the pattern to be inspected is performed as follows. The video data 21 of the pattern to be inspected is synchronized with the clock signal 25,
While being transferred to the adder 802, in synchronization with this clock signal 25, the reference pattern already stored in the image memory 801 is read out, its sign is inverted, and then transferred to the adder 802. Therefore, in the adder 802, the video data of the pattern to be inspected and the video data of the reference pattern are subtracted for each corresponding pixel in the scanning area. Furthermore, this data is transferred to the absolute value conversion circuit 803, and comparison data 2 between the pattern to be inspected and the reference pattern is
1' is obtained. Next, this comparison data 21' is sent to a binarization circuit 804, where the computer 11 performs binarization processing using a threshold value stored in a register 805 in advance. Through this series of processing, binary pixel data 22 is obtained in which the defective area is set to "1" and the other areas are set to "0". Note that the synchronization signal generator 12 is controlled by the computer 11. Further, 806 is a write/read control circuit.
さて、このようにして得られた欠陥領域抽出デ
ータ２２は、さらに、第２図に示した欠陥特徴抽
出回路９に転送される。ここでは、基準パターン
を複数個のパターン部分領域に分割し、各パター
ン部分領域が区別できるように符号化したパター
ン・データが、パターン部分領域データとして画
像メモリに、あらかじめ格納されている。そし
て、このパターン部分領域データと、欠陥領域抽
出データ２２とを用いて、被検査パターン内の各
欠陥領域の大きさ、欠陥領域内で各パターン部分
領域が占める面積など欠陥領域に関する特徴量を
求める。 The defect area extraction data 22 thus obtained is further transferred to the defect feature extraction circuit 9 shown in FIG. Here, pattern data in which a reference pattern is divided into a plurality of pattern partial areas and encoded so that each pattern partial area can be distinguished is stored in advance in an image memory as pattern partial area data. Then, using this pattern partial area data and the defective area extraction data 22, feature quantities related to the defective area, such as the size of each defective area in the pattern to be inspected and the area occupied by each pattern partial area within the defective area, are determined. .
第４図に、欠陥特徴抽出回路９を示す。この図
において、９０１，９０２は画像メモリ、９０３
は、画像メモリ内のデータを処理する画像プロセ
ツサ、９０４は、書込制御回路である。前述した
パターン領域データは、画像メモリ９０２へあら
かじめ格納しておく。また、欠陥領域抽出データ
２２は、書込制御回路９０４を介して、画像メモ
リ９０１へ、同期信号２４，２５に同期して格納
する。さらに、欠陥領域の特徴抽出処理は、コン
ピユータ９０３によつて行い、欠陥領域に関する
特徴データ２３を得る。 FIG. 4 shows the defect feature extraction circuit 9. In this figure, 901 and 902 are image memories, 903
904 is an image processor that processes data in the image memory, and 904 is a write control circuit. The pattern area data described above is stored in the image memory 902 in advance. Furthermore, the defective area extraction data 22 is stored in the image memory 901 via the write control circuit 904 in synchronization with the synchronization signals 24 and 25. Further, feature extraction processing for the defective area is performed by the computer 903 to obtain feature data 23 regarding the defective area.
さて、以上述べた一連の欠陥特徴抽出処理の内
容について、第５図を用いて説明する。 Now, the contents of the series of defect feature extraction processes described above will be explained using FIG. 5.
ａは、被検査パターンの一例であり、パターン
の欠け、突起などのパターン形状不良を伴つてい
る。ｂは、被検査パターンａに対応した基準パタ
ーンである。ｃは、パターンａ，ｂを比較するこ
とによつて得た２値の欠陥領域抽出パターンであ
る。またｄは、欠陥特徴抽出回路９での処理の中
間結果であり、ｃに示した欠陥領域抽出データに
対して、各欠陥領域を区別する個別化処理を行つ
た結果である。ここで、個別化処理とは、２値画
像に対して、“１”の値をもつ画素が連結してい
る各領域に、異なるラベルを割当てる処理であり
各連結領域内のすべての画素に同じ値を持たせ、
それ以外の領域には、この値を持たせないように
するものである。このような処理は、通常、ラベ
ル付け処理とも呼ばれており、以下の文献に示
す。A.Rosenfeld et al'Sequential operation in
digital picture processing；J.ACM，vo113，
No.４，pp471〜494このラベル付け処理を、最近
の電子回路技術によつて高速専用回路として実現
することもできるが、説明が複雑なので、本実施
例では、上記文献を、紹介するに止める。ｄで
は、各欠陥領域に異なつたラベルが割り当てられ
る。このラベル付け処理は、第４図に示したコン
ピユータ９０３によつて行う。ここで、各欠陥領
域の大きさは、それぞれのラベルの数をカウント
することで求めることができる。ｅは、パターン
部分領域データである。本例のパターン部分領域
データは、境界部、周辺部、中心部の３領域で構
成され、各パターン部分領域は、個別化のため
に、各各異なつたラベルが割り当てられている。 A is an example of a pattern to be inspected, which is accompanied by defective pattern shapes such as chipping and protrusions. b is a reference pattern corresponding to the pattern to be inspected a. c is a binary defect area extraction pattern obtained by comparing patterns a and b. Further, d is an intermediate result of processing in the defect feature extraction circuit 9, and is the result of performing individualization processing to distinguish each defective area on the defective area extraction data shown in c. Here, the individualization process is a process of assigning a different label to each area where pixels with a value of "1" are connected in a binary image, and the same label is assigned to all pixels in each connected area. have a value,
Other areas are not allowed to have this value. Such processing is usually also called labeling processing, and is described in the following literature. A.Rosenfeld et al'Sequential operation in
digital picture processing; J.ACM, vo113,
No. 4, pp471-494 This labeling process can be realized as a high-speed dedicated circuit using recent electronic circuit technology, but since the explanation is complicated, this example will only introduce the above literature. . In d, each defective area is assigned a different label. This labeling process is performed by the computer 903 shown in FIG. Here, the size of each defective area can be determined by counting the number of each label. e is pattern partial area data. The pattern partial area data in this example is composed of three areas: a border area, a peripheral area, and a center area, and each pattern partial area is assigned a different label for individualization.
ｆは、欠陥領域の個別化データｄと、パターン
部分領域データｅとを用いて算出した、欠陥領域
の特徴データである。特徴データとしては、各欠
陥領域の面積S1ｉは，欠陥領域のラベルの値、す
なわち、欠陥番号）および、欠陥領域の面積Siに
対する同欠陥領域内のパターン境界部面積の比率
αLi、同じくパターン周辺部の面積比率αPi、パタ
ーン中心部面積比率αCiなどを求める。ここでの
パターン部分領域の面積比率は、パターンと欠陥
領域との相対位置関係を表わしたものと見做すこ
とができる。したがつて、これらのデータから、
各欠陥領域とパターン形状不良との関係を、推
定、分類することが可能となる。 f is feature data of the defective area calculated using the individualized data d of the defective area and the pattern partial area data e. As for the characteristic data, the area S 1 i of each defective area is the value of the label of the defective area (that is, the defect number), and the ratio α Li of the pattern boundary area in the same defective area to the area Si of the defective area is also The area ratio α Pi of the pattern periphery, the area ratio α Ci of the pattern center, etc. are determined. The area ratio of the pattern partial region here can be regarded as representing the relative positional relationship between the pattern and the defective region. Therefore, from these data,
It becomes possible to estimate and classify the relationship between each defect area and pattern shape defects.
これらのデータの算出方法について述べる。欠
陥領域面積Siの算出方法については既に説明し
た。また、欠陥領域内の各パターン部分領域の面
積αLiSi，αPiSi，αCiSiは、欠陥領域の個別化データ
ｄと、パターン部分領域データｅとから求める。
パターン部分領域データｅにおいて、欠陥領域の
個別化データｄを用いて、指定した欠陥領域以外
の領域にマスクをかける、このとき、パターン部
分領域データｅは、該当する欠陥領域だけが切り
出される。そこで、この切り出した領域内で、各
パターン部分領域のラベルの数をカウントするこ
とによつて、該当する欠陥領域内のパターン部分
領域の面積を求める。以上の処理をf′に図解して
示す。さらに、これらの処理を、個別化したすべ
ての欠陥領域に対して行う。また、欠陥領域内の
パターン部分領域の面積比率は、欠陥領域の面積
とパターン部分領域の面積が求まつているので、
容易に算出できる。 The method for calculating these data will be described. The method for calculating the defect area area S i has already been explained. Further, the areas α Li S i , α Pi S i , α Ci S i of each pattern partial region within the defective region are determined from the individualized data d of the defective region and the pattern partial region data e.
In the pattern partial area data e, areas other than the specified defect area are masked using the defect area individualization data d. At this time, only the corresponding defect area is cut out from the pattern partial area data e. Therefore, by counting the number of labels in each pattern partial area within this cut out area, the area of the pattern partial area within the corresponding defective area is determined. The above processing is illustrated in f'. Furthermore, these processes are performed on all individualized defective areas. Also, the area ratio of the pattern partial area within the defective area is determined by the area of the defective area and the area of the pattern partial area, so
Easy to calculate.
以上のようにして得られた欠陥領域の特徴デー
タは、第２図において、欠陥分類を行うためのコ
ンピユータ１０に転送される。ここでは、転送さ
れた欠陥特徴データ２３にもとづいて、各欠陥領
域を、欠陥発生の原因であるパターン形状不良に
対応づけて分類する。このように欠陥を分類する
ことによつて、検査パターンが良品であるか否か
が判定できるとともに、不良種類の頻度傾向など
から、パターン製造時の問題点の摘出が可能とな
る。 The characteristic data of the defective area obtained as described above is transferred to the computer 10 for performing defect classification, as shown in FIG. Here, based on the transferred defect characteristic data 23, each defect area is classified in association with the defective pattern shape that is the cause of the defect occurrence. By classifying defects in this manner, it is possible to determine whether the inspection pattern is a good product or not, and it is also possible to identify problems during pattern manufacturing based on the frequency trend of defective types.
第６図に、欠陥領域を分類する方法を示す。こ
の例では、欠陥領域を、パターンの断線、欠け、
突起などのパターン形状不良に分類している。さ
て、これらの欠陥種類は、パターンと欠陥との相
対位置関係によつて分類されるものである。一
方、先に算出した欠陥の特徴量であるパターン部
分領域の面積比率は、欠陥領域とパターンとの相
対位置関係を表わしたものと見做すことができ
る。したがつて、第６図に示すアルゴリズムで、
欠陥領域の分類が実現可能となる。欠陥番号ｉの
欠陥領域に関して、分類の流れを説明する。ま
ず、欠陥領域の面積がある大きさ以上のものだけ
を欠陥候補とする。すなわち、欠陥領域ｉの面積
Siが一定値SROよりも小さい場合、欠陥分類を行
わない。101次に、欠陥領域がパターン断線であ
るか否かを判定する。これは、欠陥領域がパター
ン内部に存在し、かつパターン線巾の半分近くの
領域をおおつているとき、この欠陥領域を断線と
見做す。すなわち、欠陥領域ｉのパターン部分領
域面積比率で、パターン境界部、周辺部、中心部
の面積比率αLi，αPi，αCiがすべて零でなく、かつ
それらの和が一定量αRO以上である場合、欠陥領
域ｉをパターン断線であると判定する。102また、
パターン欠けの判定には、欠陥領域がパターン内
部にあり、かつパターン境界部周辺に集中してい
るという条件を用いる。すなわち、欠陥領域ｉの
境界部の面積比率αLiおよび周辺部の面積比率αPi
がともに非零であり、それらの和が一定値αRi以
上であるとき、欠陥領域ｉをパターン欠けである
と判定する。103続けて、パターン突起の判定を
行う。欠陥領域の大部分がパターン外部にあり、
かつ欠陥領域の一部がパターン境界部に存在する
とき、この欠陥領域をパターン欠けであるとす
る。したがつて、欠陥領域ｉのパターン境界部面
積比率αLiが零でなく、パターン境界部、周辺部、
中心部の各面積比率αLi，αPi，αCiの和が、一定値
αR2よりも小さい場合、この欠陥領域をパターン
欠けであると判定する。104
以上説明したように、第５図f′に示したような
欠陥領域の特徴データを用いることによつて、各
欠陥領域を、パターン形状不良と対応づけて複数
の欠陥種類に分類することが可能となる。さら
に、あらかじめ被検査パターンの各パターン部分
領域に対して欠陥の大きさ閾値を設定し、この値
と、すでに算出されているそのパターン部分領域
内の欠陥領域の大きさとを比較することによつ
て、その欠陥領域がパターンに及ぼす悪影響の度
合、すなわち欠陥の致命性の判定が可能となる。 FIG. 6 shows a method for classifying defective areas. In this example, defective areas are defined as pattern breaks, chips,
It is classified as a pattern shape defect such as a protrusion. Now, these defect types are classified according to the relative positional relationship between the pattern and the defect. On the other hand, the area ratio of the pattern partial region, which is the previously calculated feature amount of the defect, can be regarded as representing the relative positional relationship between the defective region and the pattern. Therefore, with the algorithm shown in Figure 6,
Classification of defective areas becomes possible. The flow of classification will be explained regarding the defect area with defect number i. First, only defective regions with an area larger than a certain size are selected as defect candidates. That is, the area of defective region i
If S i is smaller than a constant value S RO , no defect classification is performed. 101 Next, it is determined whether the defective area is a pattern break. This means that when a defective area exists inside the pattern and covers nearly half of the pattern line width, this defective area is regarded as a disconnection. In other words, in the pattern partial area area ratio of defective area i, the area ratios α Li , α Pi , α Ci of the pattern boundary, periphery, and center are all non-zero, and the sum of these is greater than or equal to a certain amount α RO . If so, the defective area i is determined to be a pattern disconnection. 102 Also,
The condition that the defective area is inside the pattern and concentrated around the pattern boundary is used to determine whether the pattern is missing. That is, the area ratio α Li of the boundary part of defect area i and the area ratio α Pi of the peripheral part
are both non-zero, and when their sum is greater than or equal to a certain value α Ri , the defective area i is determined to be a pattern defect. 103 Next, pattern protrusions are determined. Most of the defect area is outside the pattern,
In addition, when a part of the defective area exists at the pattern boundary, this defective area is determined to be a pattern chipping. Therefore, the pattern boundary area ratio α Li of the defective region i is not zero, and the pattern boundary, peripheral area,
If the sum of the area ratios α Li , α Pi , and α Ci in the center is smaller than a constant value α R2 , this defect area is determined to be a pattern defect. 104 As explained above, by using the characteristic data of defective areas as shown in Figure 5f', it is possible to classify each defective area into multiple defect types by associating it with pattern shape defects. It becomes possible. Furthermore, by setting a defect size threshold value in advance for each pattern partial area of the pattern to be inspected, and comparing this value with the already calculated size of the defective area within that pattern partial area. , it becomes possible to determine the degree of adverse effect that the defective area has on the pattern, that is, the fatality of the defect.
このとき、たとえばアルミ配線パターンのよう
に乱れの多い部分パターンに対しては甘い閾値
を、ゲートパターンのように厳しい部分パターン
に対してはきつい閾値を設定するようにすれば、
全体として、誤り検出の少ない実用的な検査装置
を実現することができる。 At this time, for example, if you set a lenient threshold for a partial pattern with a lot of disturbance, such as an aluminum wiring pattern, and a tight threshold for a severe partial pattern, such as a gate pattern,
Overall, a practical inspection device with fewer error detections can be realized.
なお、本実施例では、上記の欠陥分類の手段と
して、コンピユータを用いているが、判定条件が
単純であるため、専用回路による実現も可能であ
る。 In this embodiment, a computer is used as the defect classification means, but since the judgment conditions are simple, it can also be realized by a dedicated circuit.
以上、第２図〜第６図によつて説明したよう
に、本発明によれば、被検査パターンの欠陥検査
において、欠陥領域が検出できるばかりでなく、
検出した欠陥の種類を分類し、致命性の判定を行
うことが可能となる。
As described above with reference to FIGS. 2 to 6, according to the present invention, defective areas can not only be detected in defect inspection of patterns to be inspected, but also
It becomes possible to classify the type of detected defect and determine its fatality.
第１図は、従来のパターン欠陥検査装置の全体
構成図、第２図は、本発明の実施例を示すパター
ン欠陥検査装置の全体構成図、第３図は、本発明
の実施例を示す欠陥領域抽出回路の構成図、第４
図は、本発明の実施例を示す欠陥特徴抽出回路の
構成図、第５図は、本発明の実施例を示す欠陥特
徴抽出の手順説明図、第６図は、本発明の実施例
を示す欠陥分類方法の手順説明図である。
１……被検査パターン、２……映像入力装置、
７……Ａ／Ｄ変換器、８……欠陥領域抽出回路、
９……欠陥特徴抽出回路、１０……欠陥分類を行
うためのコンピユータ、１２……同期信号発生
器、８０１……画像メモリ、８０３……絶対値変
換回路、８０４……２値化回路、９０１，９０２
……画像メモリ、９０３……欠陥特徴抽出を行う
ためのコンピユータ。
FIG. 1 is an overall configuration diagram of a conventional pattern defect inspection device, FIG. 2 is an overall configuration diagram of a pattern defect inspection device showing an embodiment of the present invention, and FIG. 3 is a diagram of an overall configuration of a pattern defect inspection device showing an embodiment of the present invention. Block diagram of region extraction circuit, 4th
5 is a block diagram of a defect feature extraction circuit showing an embodiment of the present invention, FIG. 5 is an explanatory diagram of a defect feature extraction procedure showing an embodiment of the present invention, and FIG. 6 is a diagram showing an embodiment of the present invention. FIG. 3 is a procedure explanatory diagram of a defect classification method. 1...Pattern to be inspected, 2...Video input device,
7... A/D converter, 8... Defect area extraction circuit,
9... Defect feature extraction circuit, 10... Computer for defect classification, 12... Synchronization signal generator, 801... Image memory, 803... Absolute value conversion circuit, 804... Binarization circuit, 901 ,902
. . . Image memory, 903 . . . Computer for extracting defect features.
Claims (1)
差分を取ることにより上記被検査パターンの欠陥
領域を抽出し、 上記基準パターンを複数個のパターン部分領域
に分割したパターン部分領域データを用いて、上
記抽出された欠陥領域を各パターン部分領域に対
応するように分割し、 上記分割された欠陥領域内の各パターン部分領
域毎の特徴量を抽出し、 上記抽出された特徴量を用いて欠陥の種類を分
類することを特徴とするパターン欠陥分類方法。 ２ 上記特徴量は上記欠陥領域の各パターン部分
領域の大きさであることを特徴とする特許請求の
範囲第１項記載のパターン欠陥分類方法。 ３ 特許請求の範囲第１項に記載のパターン欠陥
分類方法において、上記特徴量を用いて、欠陥の
致命度を判定することを特徴とする特許請求の範
囲第１項記載のパターン欠陥分類方法。 ４ 上記欠陥の致命度を判定する際は上記分類さ
れた欠陥の種類に応じて致命度判定の基準を変え
ていくことを特徴とする特許請求の範囲第３項記
載のパターン欠陥分類方法。[Scope of Claims] 1. Converting an image of the pattern to be inspected into an electrical signal, extracting a defective area of the pattern to be inspected by taking a difference between the electrical signal and an electrical signal of a reference pattern; Using the pattern partial area data obtained by dividing the above-mentioned defective area into multiple pattern partial areas, the extracted defective area is divided so as to correspond to each pattern partial area, and each pattern partial area within the divided defective area is A pattern defect classification method characterized by: extracting a feature amount, and classifying the type of defect using the extracted feature amount. 2. The pattern defect classification method according to claim 1, wherein the feature amount is a size of each pattern partial area of the defect area. 3. The pattern defect classification method according to claim 1, wherein the feature amount is used to determine the fatality of the defect. 4. The pattern defect classification method according to claim 3, wherein when determining the fatality of the defect, a criterion for determining the fatality is changed depending on the type of the classified defect.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065421A JPS59192944A (en) | 1983-04-15 | 1983-04-15 | Classifying method of pattern defect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065421A JPS59192944A (en) | 1983-04-15 | 1983-04-15 | Classifying method of pattern defect |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59192944A JPS59192944A (en) | 1984-11-01 |
| JPH0513256B2 true JPH0513256B2 (en) | 1993-02-22 |
Family
ID=13286575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58065421A Granted JPS59192944A (en) | 1983-04-15 | 1983-04-15 | Classifying method of pattern defect |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59192944A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006284447A (en) * | 2005-04-01 | 2006-10-19 | Sony Corp | Defect inspection device and defect inspection method |
| JP2007163892A (en) * | 2005-12-14 | 2007-06-28 | Sony Corp | Defect correction apparatus and defect correction method |
| JP2011071552A (en) * | 2003-07-03 | 2011-04-07 | Kla-Tencor Corp | Method and system for inspection of wafer and reticle using designer intent data |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113436A (en) * | 1985-11-13 | 1987-05-25 | Toshiba Corp | External appearance inspection method for semiconductor pellet |
| JP2684191B2 (en) * | 1988-07-11 | 1997-12-03 | 三井造船株式会社 | Inspection system for concrete structures |
| JPH0792094A (en) * | 1993-09-21 | 1995-04-07 | Toshiba Corp | Pattern defect inspection device |
| US5544256A (en) * | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
| JPH10247245A (en) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | Pattern defect inspection device |
| JP2001134763A (en) * | 1999-11-09 | 2001-05-18 | Hitachi Ltd | Method for sorting defect on basis of picked-up image and method for displaying the result |
| JP2006098151A (en) | 2004-09-29 | 2006-04-13 | Dainippon Screen Mfg Co Ltd | Pattern inspection device and pattern inspection method |
| JP5614243B2 (en) * | 2010-10-29 | 2014-10-29 | 信越半導体株式会社 | Evaluation method of silicon epitaxial wafer |
| JP2014016239A (en) * | 2012-07-09 | 2014-01-30 | Tokyo Electron Ltd | X-ray inspection method and x-ray inspection device |
-
1983
- 1983-04-15 JP JP58065421A patent/JPS59192944A/en active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071552A (en) * | 2003-07-03 | 2011-04-07 | Kla-Tencor Corp | Method and system for inspection of wafer and reticle using designer intent data |
| JP2006284447A (en) * | 2005-04-01 | 2006-10-19 | Sony Corp | Defect inspection device and defect inspection method |
| JP4617970B2 (en) * | 2005-04-01 | 2011-01-26 | ソニー株式会社 | Defect inspection apparatus and defect inspection method |
| JP2007163892A (en) * | 2005-12-14 | 2007-06-28 | Sony Corp | Defect correction apparatus and defect correction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59192944A (en) | 1984-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153444A (en) | Method and apparatus for detecting patterns | |
| US4791586A (en) | Method of and apparatus for checking geometry of multi-layer patterns for IC structures | |
| JP4095860B2 (en) | Defect inspection method and apparatus | |
| JPH0160767B2 (en) | ||
| JPH0513256B2 (en) | ||
| JPH0623999B2 (en) | Pattern defect detection method | |
| JPH0783851A (en) | Method for detecting and processing defective | |
| WO2014103617A1 (en) | Alignment device, defect inspection device, alignment method, and control program | |
| JP5257063B2 (en) | Defect detection method and defect detection apparatus | |
| JP2710527B2 (en) | Inspection equipment for periodic patterns | |
| US6005966A (en) | Method and apparatus for multi-stream detection of high density metalization layers of multilayer structures having low contrast | |
| JP2756738B2 (en) | Apparatus for visual inspection of semiconductor devices | |
| JP2003203218A (en) | Visual inspection device and method | |
| JP3753234B2 (en) | Defect detection method | |
| JP2712803B2 (en) | Wiring pattern inspection equipment | |
| JPH0723845B2 (en) | Defect detection method | |
| JP2676990B2 (en) | Wiring pattern inspection equipment | |
| JPH0332723B2 (en) | ||
| JP2819905B2 (en) | Wiring pattern inspection equipment | |
| JPH0224322B2 (en) | ||
| JPH05232031A (en) | Wafer inspecting device | |
| JP2003288583A (en) | Method for detecting defective area using image processing | |
| KR20230126163A (en) | Training data generation apparatus, training data generation method, and program recorded on recording medium | |
| JPH1021405A (en) | Method and device for inspecting external appearance of circuit pattern | |
| JP2004150963A (en) | Method for determining defect |