JPH0512191A - Ｓｃｓｉ−２データ転送システム - Google Patents
Ｓｃｓｉ−２データ転送システムInfo
- Publication number
- JPH0512191A JPH0512191A JP3162638A JP16263891A JPH0512191A JP H0512191 A JPH0512191 A JP H0512191A JP 3162638 A JP3162638 A JP 3162638A JP 16263891 A JP16263891 A JP 16263891A JP H0512191 A JPH0512191 A JP H0512191A
- Authority
- JP
- Japan
- Prior art keywords
- scsi
- data transfer
- fifo
- signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＳＣＳＩ−２データ転送システムの低消費電力
化。 【構成】ホストＯＰＵ１．３からのスタンバイ信号と外
部クロックをＮＡＮＤゲートを介して、ＦＩＦＯ１．２
の内部クロックとする。
化。 【構成】ホストＯＰＵ１．３からのスタンバイ信号と外
部クロックをＮＡＮＤゲートを介して、ＦＩＦＯ１．２
の内部クロックとする。
Description
【０００１】
【産業上の利用分野】本発明は、一バイトのＳＣＳＩデ
ータバスを持つＳＣＳＩコントロールＬＳＩと、一バイ
ト、三バイトのデータバスを持つＦＩＦＯを用いて、そ
れぞれＳＣＳＩ−２のプロトコルに定める、二バイト転
送、四バイトデータ転送を行なうＳＣＳＩ−２データ転
送システムに関する。
ータバスを持つＳＣＳＩコントロールＬＳＩと、一バイ
ト、三バイトのデータバスを持つＦＩＦＯを用いて、そ
れぞれＳＣＳＩ−２のプロトコルに定める、二バイト転
送、四バイトデータ転送を行なうＳＣＳＩ−２データ転
送システムに関する。
【０００２】
【従来の技術】従来、一バイトのＳＣＳＩデータバスを
持つＳＣＳＩコントロールＬＳＩを使って、ＳＣＳＩ−
２プロトコルの定める二バイトのデータ転送、あるいは
四バイトのデータ転送は、図７のチプリコ（Ｃｉｐｒｉ
ｃｏ）社のリムファイア（Ｒｉｍｆｉｒｅ）３５５０の
ようにＦＩＦＯを使用して、ＳＣＳＩ−２プロトコルの
定める四バイトのデータ転送を実現していた。
持つＳＣＳＩコントロールＬＳＩを使って、ＳＣＳＩ−
２プロトコルの定める二バイトのデータ転送、あるいは
四バイトのデータ転送は、図７のチプリコ（Ｃｉｐｒｉ
ｃｏ）社のリムファイア（Ｒｉｍｆｉｒｅ）３５５０の
ようにＦＩＦＯを使用して、ＳＣＳＩ−２プロトコルの
定める四バイトのデータ転送を実現していた。
【０００３】
【発明が解決しようとする課題】上記従来技術は、ＳＣ
ＳＩ−２データ転送システムの消費電力について考慮が
されておらず、ＳＣＳＩ−２データ転送システムの低消
費電力化に寄与するものではなかった。
ＳＩ−２データ転送システムの消費電力について考慮が
されておらず、ＳＣＳＩ−２データ転送システムの低消
費電力化に寄与するものではなかった。
【０００４】本発明の目的は、ＳＣＳＩ−２データ転送
システムの低消費電力化にある。
システムの低消費電力化にある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、ＦＩＦＯに、ホストＣＰＵ、又は周辺装置内のＣＰ
Ｕ、又はＳＣＳＩコントロールＬＳＩからのスタンバイ
信号により、内部クロックを止める機能を設けた。
に、ＦＩＦＯに、ホストＣＰＵ、又は周辺装置内のＣＰ
Ｕ、又はＳＣＳＩコントロールＬＳＩからのスタンバイ
信号により、内部クロックを止める機能を設けた。
【０００６】
【作用】本発明によれば、データ転送フェーズ以外の、
ＦＩＦＯを使用しないフェーズでは、スタンバイ信号に
より、ＦＩＦＯの内部クロックを止めることができ、そ
れにより無駄な電力を消費せずに済む。
ＦＩＦＯを使用しないフェーズでは、スタンバイ信号に
より、ＦＩＦＯの内部クロックを止めることができ、そ
れにより無駄な電力を消費せずに済む。
【０００７】
【実施例】以下、本発明の一実施例を図１、図３、図
４、図５および図６により説明する。図１は、ＳＣＳＩ
−２プロトコルの定める二バイトデータ転送を行なうＳ
ＣＳＩデータ転送システムのブロック図である。１．１
は、九ビットのＳＣＳＩコントロール信号バスと、八ビ
ットのデータ信号と一ビットのパリティビットから成る
バスを持つＳＣＳＩコントロールＬＳＩである。１．２
は、九ビットの入力、出力それぞれのバスを持つＦＩＦ
Ｏである。１．３は、システムの制御を行なうホストで
ある。１．４は、本システムのデータ転送先のデバイス
である。データ転送フェーズ以外の場合、すなわちホス
トとＳＣＳＩコントロールＬＳＩ間のバスと、ＳＣＳＩ
コントロールＬＳＩとＳＣＳＩ−２デバイス間のバスの
み使用され、ホストとＦＩＦＯ間、ＦＩＦＯとＳＣＳＩ
−２デバイス間のバスは、使用されないため、ホストは
スタンバイ信号であるＳＴＢＹ信号をローにする。する
と図６の、ＬＤＣＬＫ信号、ＵＮＣＬＫ信号生成回路に
より、図４、図５のタイミングチャートのように、ＦＩ
ＦＯの内部クロックであるＬＤＣＬＫ信号とＵＮＣＬＫ
信号は止まる。すなわち、図３は、１．２ＦＩＦＯ，
２．１ＦＩＦＯの、データ入出力の、タイミングチャー
トである。入力側のデータバスであるＤＢは、ＦＩＦＯ
の内部クロックであるＬＤＣＬＫ信号の立上りでラッチ
される。出力側のデータバスであるＱＢは、ＦＩＦＯの
内部クロックであるＵＮＣＬＫ信号の立上りで有効とな
る。図４は、ＬＤＣＬＫ信号のタイミングチャートであ
る。外部クロックであるＣＬＫ１信号と、ホストからの
スタンバイ信号であるＳＴＢＹ信号の両方が、ハイにな
ると、ＬＤＣＬＫ信号はハイになる。図５は、ＵＮＣＬ
Ｋ信号のタイミングチャートである。外部クロックであ
るＣＬＫ２信号と、ホストからのスタンバイ信号である
ＳＴＢＹ信号の両方が、ハイになると、ＵＮＣＬＫ信号
はハイになる。図６は、ＬＤＣＬＫ信号、ＵＮＣＬＫ信
号の生成回路である。
４、図５および図６により説明する。図１は、ＳＣＳＩ
−２プロトコルの定める二バイトデータ転送を行なうＳ
ＣＳＩデータ転送システムのブロック図である。１．１
は、九ビットのＳＣＳＩコントロール信号バスと、八ビ
ットのデータ信号と一ビットのパリティビットから成る
バスを持つＳＣＳＩコントロールＬＳＩである。１．２
は、九ビットの入力、出力それぞれのバスを持つＦＩＦ
Ｏである。１．３は、システムの制御を行なうホストで
ある。１．４は、本システムのデータ転送先のデバイス
である。データ転送フェーズ以外の場合、すなわちホス
トとＳＣＳＩコントロールＬＳＩ間のバスと、ＳＣＳＩ
コントロールＬＳＩとＳＣＳＩ−２デバイス間のバスの
み使用され、ホストとＦＩＦＯ間、ＦＩＦＯとＳＣＳＩ
−２デバイス間のバスは、使用されないため、ホストは
スタンバイ信号であるＳＴＢＹ信号をローにする。する
と図６の、ＬＤＣＬＫ信号、ＵＮＣＬＫ信号生成回路に
より、図４、図５のタイミングチャートのように、ＦＩ
ＦＯの内部クロックであるＬＤＣＬＫ信号とＵＮＣＬＫ
信号は止まる。すなわち、図３は、１．２ＦＩＦＯ，
２．１ＦＩＦＯの、データ入出力の、タイミングチャー
トである。入力側のデータバスであるＤＢは、ＦＩＦＯ
の内部クロックであるＬＤＣＬＫ信号の立上りでラッチ
される。出力側のデータバスであるＱＢは、ＦＩＦＯの
内部クロックであるＵＮＣＬＫ信号の立上りで有効とな
る。図４は、ＬＤＣＬＫ信号のタイミングチャートであ
る。外部クロックであるＣＬＫ１信号と、ホストからの
スタンバイ信号であるＳＴＢＹ信号の両方が、ハイにな
ると、ＬＤＣＬＫ信号はハイになる。図５は、ＵＮＣＬ
Ｋ信号のタイミングチャートである。外部クロックであ
るＣＬＫ２信号と、ホストからのスタンバイ信号である
ＳＴＢＹ信号の両方が、ハイになると、ＵＮＣＬＫ信号
はハイになる。図６は、ＬＤＣＬＫ信号、ＵＮＣＬＫ信
号の生成回路である。
【０００８】図２の四バイトのデータ転送システムも同
様である。
様である。
【０００９】図８の周辺装置ＣＰＵが、スタンバイ信号
を出すデータ転送システムも同様である。
を出すデータ転送システムも同様である。
【００１０】図９のデータフェーズ以外のフェーズの場
合にＳＣＳＩコントロールＬＳＩが、スタンバイ信号を
出すデータ転送システムも同様である。
合にＳＣＳＩコントロールＬＳＩが、スタンバイ信号を
出すデータ転送システムも同様である。
【００１１】
【発明の効果】本発明によれば、データ転送フェーズ以
外の場合には、ＦＩＦＯの内部クロックは止まり、無駄
な消費電力を無くすことができる。
外の場合には、ＦＩＦＯの内部クロックは止まり、無駄
な消費電力を無くすことができる。
【図１】ＳＣＳＩ−２データ転送（２バイト）システム
〔ホストＣＰＵがスタンバイ信号送出〕のブロック図、
〔ホストＣＰＵがスタンバイ信号送出〕のブロック図、
【図２】ＳＣＳＩ−２データ転送（４バイト）システム
〔ホストＣＰＵがスタンバイ信号送出〕のブロック図、
〔ホストＣＰＵがスタンバイ信号送出〕のブロック図、
【図３】ＦＩＦＯ入出力データタイミングチャート、
【図４】ＬＤＣＬＫ信号タイミングチャート、
【図５】ＵＮＣＬＫ信号タイミングチャート、
【図６】ＬＤＣＬＫ信号、ＵＮＣＬＫ信号生成回路図、
【図７】従来システム例のブロック図、
【図８】ＳＣＳＩ−２データ転送〔２バイト〕システム
〔周辺装置ＣＰＵがスタンバイ信号送出〕のブロック
図、
〔周辺装置ＣＰＵがスタンバイ信号送出〕のブロック
図、
【図９】ＳＣＳＩ−２データ転送〔２バイト〕システム
〔ＳＣＳＩコントロールＬＳＩがスタンバイ信号送出〕
のブロック図。
〔ＳＣＳＩコントロールＬＳＩがスタンバイ信号送出〕
のブロック図。
１．１…ＳＣＳＩコントロールＬＳＩ、１．２…ＦＩＦ
Ｏ、１．３…ホストＣＰＵ、１．４…ＳＣＳＩ−２デバ
イス、２．１…ＦＩＦＯ、２．２…ホストＣＰＵ、２．
３…ＳＣＳＩ−２デバイス、６．１…ＮＡＮＤゲート、
６．２…ＮＡＮＤゲート、８…一周辺装置ＣＰＵ、９．
１…ＳＣＳＩコントロールＬＳＩ、９．２…ホストＣＰ
Ｕ。
Ｏ、１．３…ホストＣＰＵ、１．４…ＳＣＳＩ−２デバ
イス、２．１…ＦＩＦＯ、２．２…ホストＣＰＵ、２．
３…ＳＣＳＩ−２デバイス、６．１…ＮＡＮＤゲート、
６．２…ＮＡＮＤゲート、８…一周辺装置ＣＰＵ、９．
１…ＳＣＳＩコントロールＬＳＩ、９．２…ホストＣＰ
Ｕ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 磯野 聡一
横浜市戸塚区吉田町292番地株式会社日立
製作所マイクロエレクトロニクス機器開発
研究所内
(72)発明者 志田 光司
東京都小平市上水本町五丁目20番１号株式
会社日立製作所半導体設計開発センタ内
(72)発明者 永重 ゆかり
横浜市戸塚区吉田町292番地株式会社日立
製作所マイクロエレクトロニクス機器開発
研究所内
Claims (6)
- 【請求項１】一バイトのＳＣＳＩデータバスを持つＳＣ
ＳＩコントロールＬＳＩと、一バイトのデータバスを持
つＦＩＦＯを用いて、ＳＣＳＩ−２プロトコルの定め
る、二バイトデータ転送を行なうＳＣＳＩ−２データ転
送システムにおいて、低消費電力化手段を設けたことを
特徴とするデータ転送システム。 - 【請求項２】一バイトのＳＣＳＩデータバスを持つＳＣ
ＳＩコントロールＬＳＩと、三バイトのデータバスを持
つＦＩＦＯを用いて、ＳＣＳＩ−２プロトコルの定め
る、四バイトデータ転送を行なうＳＣＳＩ−２データ転
送システムにおいて、低消費電力化手段を設けたことを
特徴とするデータ転送システム。 - 【請求項３】請求項１において、ＳＣＳＩ−２プロトコ
ルの定める、二バイトデータ転送を行なうＳＣＳＩ−２
データ転送システムにおいて、ホストＣＰＵからのスタ
ンバイ信号を用い、内部クロックを止めるＦＩＦＯを用
いて、二バイトデータ転送を行なうＳＣＳＩ−２データ
転送システム。 - 【請求項４】請求項２において、ＳＣＳＩ−２プロトコ
ルの定める、四バイトデータ転送を行なうＳＣＳＩ−２
データ転送システムの、請求項３と同様に、ホストＣＰ
Ｕからのスタンバイ信号を用い、内部クロックを止める
ＦＩＦＯを用いて、四バイトデータ転送を行なうＳＣＳ
Ｉ−２データ転送システム。 - 【請求項５】請求項３または４において、ＳＣＳＩプロ
トコルの定めるデータフェーズ以外のフェーズでは、ホ
ストＣＰＵ又は、周辺装置内のＣＰＵからのスタンバイ
信号により、ＦＩＦＯの内部クロックを止めて低消費電
力化を図るＳＣＳＩ−２データ転送システム。 - 【請求項６】請求項３または４において、ＳＣＳＩコン
トロールＬＳＩにスタンバイ信号出力を設け、データフ
ェーズ以外のフェーズでは、ＦＩＦＯの内部クロックを
止めて低消費電力化を図るＳＣＳＩ−２データ転送シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162638A JPH0512191A (ja) | 1991-07-03 | 1991-07-03 | Ｓｃｓｉ−２データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162638A JPH0512191A (ja) | 1991-07-03 | 1991-07-03 | Ｓｃｓｉ−２データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512191A true JPH0512191A (ja) | 1993-01-22 |
Family
ID=15758426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162638A Pending JPH0512191A (ja) | 1991-07-03 | 1991-07-03 | Ｓｃｓｉ−２データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512191A (ja) |
-
1991
- 1991-07-03 JP JP3162638A patent/JPH0512191A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987543A (en) | Method for communicating digital information using LVDS and synchronous clock signals | |
| US6064626A (en) | Peripheral buses for integrated circuit | |
| EP0863461B1 (en) | Self-timed pipelined datapath system and asynchronous signal control circuit | |
| US5852608A (en) | Structure and method for bi-directional data transfer between asynchronous clock domains | |
| JP4265195B2 (ja) | 半導体装置 | |
| JP2001014269A (ja) | コンピュータシステム | |
| JPH07302240A (ja) | コンピュータシステムおよびｉｓａ型サブバスを集積プロセッサの外部に導出させるための方法 | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
| US6032204A (en) | Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel | |
| US20170212550A1 (en) | Semiconductor device, semiconductor system, and method of operating the semiconductor device | |
| JPH0512191A (ja) | Ｓｃｓｉ−２データ転送システム | |
| US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
| CN104008076A (zh) | 一种支持dvfs的总线数据信号传输的方法及装置 | |
| JPH11274414A (ja) | 入力バッファを備える半導体装置 | |
| JPH06250762A (ja) | インタフェース装置 | |
| JPH08202677A (ja) | マイクロコントローラ | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| KR960011280B1 (ko) | 캐쉬메모리 억세스 타임조정회로 | |
| JPH04365110A (ja) | クロック停止回路 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| KR100446282B1 (ko) | 시스템 버스 인터페이스 회로 | |
| JP3790158B2 (ja) | Ｆｉｆｏ回路 | |
| JPH02204852A (ja) | バス制御回路 | |
| JPS61161566A (ja) | インタフエ−ス回路 |