JPH05121312A - Pattern forming method - Google Patents
Pattern forming methodInfo
- Publication number
- JPH05121312A JPH05121312A JP3306483A JP30648391A JPH05121312A JP H05121312 A JPH05121312 A JP H05121312A JP 3306483 A JP3306483 A JP 3306483A JP 30648391 A JP30648391 A JP 30648391A JP H05121312 A JPH05121312 A JP H05121312A
- Authority
- JP
- Japan
- Prior art keywords
- layer resist
- resist
- pattern
- etching
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路製造に
おける微細パタン形成プロセスに用いられるパタン形成
法に関する。特に軟Ｘ線縮小投影露光におけるパタン形
成に用いて好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method used in a fine pattern forming process in manufacturing a semiconductor integrated circuit. It is particularly suitable for use in pattern formation in soft X-ray reduction projection exposure.
【０００２】[0002]
【従来の技術】軟Ｘ線縮小投影露光では、多層膜ミラー
を用いた反射光学系により、多層膜からなる反射マスク
のパタンをウェハ上に転写する。この軟Ｘ線縮小投影露
光については、例えば木下ほかによる論文、“Ｘ線縮小
投影露光の検討（その１）”，第４７回応用物理学会学
術講演会予稿集、ｐ３２２，２８ｐ−ｚｆ−１５，１９
８６年（昭和６１年）秋季において開示されている通り
である。軟Ｘ線の波長は、多層膜の反射率が大きく取れ
る１３０Ａが多く用いられる。ところでこの波長領域で
は、レジスト中のＣ（炭素）による吸収が大きくなって
くる。そのため、レジスト膜厚が厚くなると、露光深さ
が十分でなくなり、転写したレジストパタンの形状精度
が落ちる。そこでこの影響を防ぐために、レジスト膜厚
を薄くする必要がある。しかし、レジスト膜厚が薄くな
ると、レジストがエッチングマスクとしてドライエッチ
ング工程に耐えられないといった問題が生じる。このた
めに単層レジストではアスペクト比の大きなパタンを形
成することが困難となる。そこで従来、この問題を解決
するために、上層に薄いＸ線レジスト、中間層に薄いメ
タルないしシリコン含有樹脂等、下層に厚いレジストを
配した、３層レジストが用いられる。2. Description of the Related Art In soft X-ray reduction projection exposure, a pattern of a reflective mask made of a multilayer film is transferred onto a wafer by a reflective optical system using a multilayer film mirror. Regarding this soft X-ray reduction projection exposure, for example, a paper by Kinoshita et al., "Examination of X-ray reduction projection exposure (No. 1)", Proceedings of the 47th Annual Meeting of the Applied Physics Society of Japan, p322, 28p-zf-15, 19
As disclosed in the autumn of 1986 (Showa 61). As the wavelength of the soft X-ray, 130A, which allows the reflectance of the multilayer film to be large, is often used. By the way, in this wavelength region, absorption by C (carbon) in the resist becomes large. Therefore, if the resist film becomes thick, the exposure depth becomes insufficient, and the shape accuracy of the transferred resist pattern deteriorates. Therefore, in order to prevent this effect, it is necessary to reduce the resist film thickness. However, when the resist film thickness becomes thin, there arises a problem that the resist cannot withstand the dry etching process as an etching mask. Therefore, it becomes difficult to form a pattern having a large aspect ratio with a single-layer resist. Therefore, conventionally, in order to solve this problem, a three-layer resist having a thin X-ray resist as an upper layer, a thin metal or silicon-containing resin as an intermediate layer, and a thick resist as a lower layer is used.
【０００３】図１０乃至図１７は従来の３層レジスト工
程によるパタン形成法の説明図を示す。ここで２０は上
層レジスト、２１は中間層、２２は下層レジスト、２６
はシリコン基板である。上層レジスト２０は露光波長１
３０Ａでは１０００Ａ程度の厚さに形成する。また、上
層レジスト２０としては、Ｘ線レジストとして用いられ
ている、ＰＭＭＡ、ＦＢＭ−Ｇ等を用いる。ここでは、
ポジ型レジストを用い、シリコン基板２６上に３層レジ
ストを形成する例を示した。10 to 17 are explanatory views of a pattern forming method by a conventional three-layer resist process. Here, 20 is an upper layer resist, 21 is an intermediate layer, 22 is a lower layer resist, 26
Is a silicon substrate. The upper resist layer 20 has an exposure wavelength of 1
In the case of 30 A, the thickness is about 1000 A. Further, as the upper layer resist 20, PMMA, FBM-G or the like used as an X-ray resist is used. here,
An example in which a positive resist is used to form a three-layer resist on the silicon substrate 26 has been shown.
【０００４】図１０から図１３に図示した工程で、３層
レジストを形成する。まず、シリコン基板（シリコンウ
ェハ）２６上の自然酸化膜を取り除くため、ＨＦ洗浄を
行う。下層レジスト２２としてＯＦＰＲ８００（フォト
レジスト）を塗布しベーキングする。更に中間層２１と
してシリコン樹脂を、上層レジスト２０としてＰＭＭＡ
をそれぞれ塗布し、ベーキングを施す。A three-layer resist is formed in the steps shown in FIGS. 10 to 13. First, HF cleaning is performed to remove the natural oxide film on the silicon substrate (silicon wafer) 26. OFPR800 (photoresist) is applied as the lower layer resist 22 and baked. Further, silicon resin is used as the intermediate layer 21, and PMMA is used as the upper layer resist 20.
Are applied and baked.
【０００５】次に、図１４から図１７に図示した工程で
高アスペクト比のパタンを形成する。まず、軟Ｘ線縮小
投影露光にてパタン転写を行い、現像およびリンスによ
り露光部２３を除去する。更に、ＳＦ6 等のガスによる
ＲＩＥ（反応性イオンエッチング）により中間層２１を
エッチングする。そして、これをマスクとして下層レジ
スト２２をＯ2 ガスによるＲＩＥ（反応性イオンエッチ
ング）により加工し、高アスペクト比のパタンを形成す
る。Next, a pattern having a high aspect ratio is formed in the steps shown in FIGS. First, pattern transfer is performed by soft X-ray reduction projection exposure, and the exposed portion 23 is removed by development and rinsing. Further, the intermediate layer 21 is etched by RIE (reactive ion etching) with a gas such as SF 6 . Then, using this as a mask, the lower layer resist 22 is processed by RIE (reactive ion etching) using O 2 gas to form a pattern with a high aspect ratio.
【０００６】従来の３層レジスト工程を用いた場合、図
１５に図示したように、上層レジストであるＸ線レジス
トをＸ線縮小投影露光により露光現像すると、露光され
た部分に、残渣２４や裾引き２５が生じる。残渣２４が
生じた場合、上層レジスト２０をマスクとしてエッチン
グすると、残渣２４がマスクとなり、図１６に示すよう
に中間層２１に転写されてしまう。また、レジストパタ
ンに裾引き２５があると、パタンエッヂにギザギザの凹
凸が生じ易くなり、中間層２１をエッチングしたとき
に、そのままの形で転写されてしまう問題がある。ま
た、上層レジスト２０は薄くする必要があるので、エッ
チング耐性の点から中間層２１も薄くしなければならな
い。例えば、中間層２１としてスピンコートでシリコン
樹脂を塗布する方法では、中間層２１の膜厚が数１００
Ａと薄い領域では、均一な膜厚が得られず、不均一な膜
厚なため中間層２１のエッチング時間がばらついたり、
中間層２１のピンホールの発生が多くなる等の問題点が
あった。このように従来の３層レジスト工程では、高精
度なパタン転写を行うことが困難であった。When the conventional three-layer resist process is used, as shown in FIG. 15, when the X-ray resist which is the upper layer resist is exposed and developed by X-ray reduction projection exposure, the residue 24 and the hem are formed on the exposed portion. A pull 25 occurs. When the residue 24 is generated, when the upper layer resist 20 is used as a mask for etching, the residue 24 serves as a mask and is transferred to the intermediate layer 21 as shown in FIG. Further, if the resist pattern has the hem 25, there is a problem that jagged unevenness is likely to occur in the pattern edge, and when the intermediate layer 21 is etched, the pattern is transferred as it is. Further, since the upper layer resist 20 needs to be thinned, the intermediate layer 21 must also be thinned from the viewpoint of etching resistance. For example, in the method of applying the silicon resin by spin coating as the intermediate layer 21, the thickness of the intermediate layer 21 is several hundreds.
In a region as thin as A, a uniform film thickness cannot be obtained, and the etching time of the intermediate layer 21 varies due to the non-uniform film thickness.
There was a problem that the pinholes in the intermediate layer 21 increased. As described above, it has been difficult to perform highly accurate pattern transfer in the conventional three-layer resist process.
【０００７】[0007]
【発明が解決しようとする課題】本発明の目的の１つは
３層レジスト工程において上層レジスト露光現像後に生
じた残渣およびレジストパタンの裾引き部分が除去され
た、高精度なパタン転写が可能なパタン形成法を提供す
ることである。One of the objects of the present invention is to enable highly accurate pattern transfer by removing the residue generated after exposure and development of the upper resist and the hem of the resist pattern in the three-layer resist process. It is to provide a pattern forming method.
【０００８】更に本発明の目的の１つは３層レジスト工
程において酸化膜除去により、中間層エッチングにおけ
るエッチング速度の低下を防ぐことができ、薄い上層レ
ジストでもエッチングによる上層レジストの膜減りを抑
制できる、高精度なパタン転写性能を有するパタン形成
法を提供することである。Further, one of the objects of the present invention is to prevent an oxide film from being removed in the three-layer resist process to prevent the etching rate from being lowered in the etching of the intermediate layer, and to suppress the thinning of the upper layer resist due to the etching even with a thin upper layer resist. The object of the present invention is to provide a pattern forming method having a highly accurate pattern transfer performance.
【０００９】更にまた、本発明の目的の１つは３層レジ
スト工程においてアモルファスシリコンのスパッタによ
り均一な中間層を形成することで、中間層のエッチング
レートのばらつきを低減化でき、下層レジストへのパタ
ン転送精度を高めたパタン形成法を提供することであ
る。Still another object of the present invention is to form a uniform intermediate layer by sputtering amorphous silicon in the three-layer resist process, so that the variation of the etching rate of the intermediate layer can be reduced and the lower layer resist can be formed. It is to provide a pattern forming method with improved pattern transfer accuracy.
【００１０】[0010]
【課題を解決するための手段】本発明では、上記問題点
を解決するために、３層レジスト工程において、露光現
像後の上層レジストパタンを活性な酸素でプラズマエッ
チングする工程を有する。In order to solve the above problems, the present invention includes a step of plasma etching the upper layer resist pattern after exposure and development with active oxygen in the three layer resist step.
【００１１】または、３層レジスト工程において、中間
層としてシリコンを形成する工程と、露光現像後の上層
レジストパタンを活性な酸素でプラズマエッチングする
工程と、酸化膜を除去する工程を有する。Alternatively, the three-layer resist step includes a step of forming silicon as an intermediate layer, a step of plasma etching the upper layer resist pattern after exposure and development with active oxygen, and a step of removing the oxide film.
【００１２】即ち、本発明の構成は下記に示す通りであ
る。上層レジスト（１０）と、中間層（１１）と、下層
レジスト（１２）とよりなる３層レジスト工程におい
て、上層レジスト（１０）を露光現像後（図５，図
６）、活性な酸素でエッチングする工程（図７）を有す
ることを特徴とするパタン形成法（図１〜図９）として
の構成を有するものであり、That is, the structure of the present invention is as follows. In the three-layer resist process including the upper layer resist (10), the intermediate layer (11), and the lower layer resist (12), the upper layer resist (10) is exposed and developed (FIGS. 5 and 6) and then etched with active oxygen. A pattern forming method (FIGS. 1 to 9) characterized by including the step (FIG. 7) of
【００１３】或いはまた、上層レジスト（１０）と、中
間層（１１）と、下層レジスト（１２）とよりなる３層
レジスト工程において、該中間層（１１）にシリコンを
形成する工程と、上層レジスト（１０）を露光現像後
（図５，図６）、活性な酸素でエッチングする工程（図
７）と、該活性な酸素でエッチングする工程（図７）に
より形成されたプラズマ酸化膜を除去する工程（図８，
図９）を有することを特徴とするパタン形成法（図１〜
図９）としての構成を有するものである。Alternatively, in the three-layer resist process including the upper layer resist (10), the intermediate layer (11) and the lower layer resist (12), a step of forming silicon on the intermediate layer (11) and an upper layer resist After exposure and development of (10) (FIGS. 5 and 6), the plasma oxide film formed by the step of etching with active oxygen (FIG. 7) and the step of etching with active oxygen (FIG. 7) is removed. Process (Fig. 8,
FIG. 9) having a pattern forming method (FIGS. 1 to 3).
9).
【００１４】或いはまた、 前記活性な酸素でエッチン
グする工程（図７）はオゾンを含んだ酸素ガスを導入し
て活性な原子酸素でエッチングする工程を含むことを特
徴とするパタン形成法（図１〜図９）としての構成を有
するものである。Alternatively, the step of etching with active oxygen (FIG. 7) includes the step of introducing oxygen gas containing ozone and etching with active atomic oxygen (FIG. 1). ~ Fig. 9).
【００１５】[0015]
【作用】露光現像後の上層レジストパタンを酸素プラズ
マでエッチングする工程は、上層レジスト露光現像後に
生じた残渣およびレジストパタンの裾引き部分を除去す
る作用を持つ。中間層としてシリコンを形成する工程
は、中間層を全体にわたって均一化し、中間層のエッチ
ングのばらつきを低減化する作用を有する。また、酸化
膜を除去する工程は、中間層のエッチングレートを上げ
る作用を有する。The step of etching the upper layer resist pattern after exposure and development with oxygen plasma has a function of removing the residue and the bottom portion of the resist pattern generated after the upper layer resist exposure and development. The step of forming silicon as the intermediate layer has a function of making the intermediate layer uniform throughout and reducing variations in etching of the intermediate layer. Further, the step of removing the oxide film has a function of increasing the etching rate of the intermediate layer.
【００１６】[0016]
【実施例】以下、本発明のパタン形成法の実施例につい
て、図を用いて詳細に説明する。ここでは、中間層にア
モルファスシリコンを用い、シリコン基板上に３層レジ
ストパタンを形成する例を示す。Embodiments of the pattern forming method of the present invention will be described in detail below with reference to the drawings. Here, an example is shown in which amorphous silicon is used for the intermediate layer and a three-layer resist pattern is formed on the silicon substrate.
【００１７】図１乃至図９に本発明のパタン形成法の工
程図を示す。ここで、１０は上層レジスト、１１は中間
層、１２は下層レジスト、１３は露光部、１４は残渣、
１５は裾引き、１６はシリコン基板である。1 to 9 show process diagrams of the pattern forming method of the present invention. Here, 10 is an upper layer resist, 11 is an intermediate layer, 12 is a lower layer resist, 13 is an exposed portion, 14 is a residue,
Reference numeral 15 is a hem, and 16 is a silicon substrate.
【００１８】まず初めに、図１に示すようにＨＦ洗浄に
より自然酸化膜を除去したシリコン基板（シリコンウェ
ハ）１６上に、図２に示すように下層レジスト１２とし
てＯＦＰＲ８００を１μｍ塗布し、２００度で６０分ベ
ーキングを行う。次に図３に示すように下層レジスト１
２上に中間層１１としてアモルファスシリコンをＲＦマ
グネトロンスパッタ装置により３００Ａスパッタ形成す
る。更に、図４に示すように中間層１１の上に上層レジ
スト１０としてＰＭＭＡをスピンコートにより１０００
Ａ塗布する。プリベークとして１５０度で６０分ベーキ
ングする。First, as shown in FIG. 2, OFPR800 as a lower layer resist 12 is applied to a silicon substrate (silicon wafer) 16 from which a natural oxide film is removed by HF cleaning as shown in FIG. Baking for 60 minutes. Next, as shown in FIG.
Amorphous silicon is sputtered on the substrate 2 as the intermediate layer 11 by the RF magnetron sputtering apparatus at 300 A. Further, as shown in FIG. 4, PMMA was spin-coated on the intermediate layer 11 as the upper layer resist 10 by 1000
Apply A. As a pre-bake, bake at 150 degrees for 60 minutes.
【００１９】以上の図１乃至図４に示した工程により形
成した３層レジストを図５に示す工程において多層膜を
用いたＸ線縮小投影露光装置により分光された露光波長
１３０ＡのＸ線によりパタン転写を行う。Ｘ線露光後、
図６に示す工程においてＭＩＢＫ（メチルイソブチルケ
トン）：ＩＰＡ（イソプロピルアルコール）＝１：２の
現像液中で２分間現像を行い露光部１３を除去した後、
ＩＰＡのリンス液中で１分間リンスを行う。これによ
り、上層レジスト１０にパタンが形成される。The three-layer resist formed by the steps shown in FIGS. 1 to 4 is patterned by the X-ray having an exposure wavelength of 130 A which is spectrally separated by the X-ray reduction projection exposure apparatus using the multilayer film in the step shown in FIG. Transfer. After X-ray exposure,
In the process shown in FIG. 6, after developing for 2 minutes in a developing solution of MIBK (methyl isobutyl ketone): IPA (isopropyl alcohol) = 1: 2 to remove the exposed portion 13,
Rinse for 1 minute in IPA rinse. As a result, a pattern is formed on the upper layer resist 10.
【００２０】次に図７に示す工程において、ＥＣＲ（電
子サイクロトロン共鳴）により均一な強度分布を持つＯ
2 プラズマを得て、全面を均一にエッチングする。具体
的には、マイクロ波パワー３００ＷでＰＭＭＡを２００
Ａ削るようにエッチングする。これにより上層レジスト
１０現像後に生じた残渣１４および裾引き１５の部分を
除去する。Next, in the step shown in FIG. 7, O having a uniform intensity distribution by ECR (electron cyclotron resonance).
2 Obtain plasma and uniformly etch the entire surface. Specifically, the PMMA is 200 with microwave power of 300W.
A Etching so as to cut. As a result, the residue 14 and the trailing portion 15 generated after the development of the upper layer resist 10 are removed.
【００２１】ここで、このＯ2 プラズマによるエッチン
グ工程において、現像により露出しているアモルファス
シリコン表面は、Ｏ2 プラズマにさらされる。このた
め、数１０Ａ程度の厚さのプラズマ酸化膜がアモルファ
スシリコン表面に形成される。そして、中間層１１をエ
ッチングするときに、エッチングされにくいプラズマ酸
化膜の影響でエッチング時間が２倍程度も長くなる。エ
ッチング時間が長くなると、上層レジスト１０の膜減り
が大きくなる。そこで、アモルファスシリコン中間層１
１のエッチングレートを向上させてエッチング時間を短
くするために、Ｏ2 プラズマにより生じた中間層１１上
のプラズマ酸化膜を除去する。このため、１％ＨＦで１
分、プラズマにさらされたアモルファスシリコン中間層
１１の表面をエッチングする。[0021] Here, in the etching process according to the O 2 plasma, an amorphous silicon surface exposed by development is exposed to O 2 plasma. Therefore, a plasma oxide film having a thickness of about several tens A is formed on the surface of the amorphous silicon. Then, when the intermediate layer 11 is etched, the etching time becomes about twice as long due to the influence of the plasma oxide film which is difficult to be etched. The longer the etching time, the greater the film loss of the upper resist 10. Therefore, the amorphous silicon intermediate layer 1
In order to improve the etching rate of 1 and shorten the etching time, the plasma oxide film on the intermediate layer 11 generated by O 2 plasma is removed. Therefore, 1% HF is 1
Then, the surface of the amorphous silicon intermediate layer 11 exposed to the plasma is etched.
【００２２】図８に示す工程では、ＨＦ処理の後、ＰＭ
ＭＡの上層レジスト１０で形成されたパタンをマスクと
して、アモルファスシリコンの中間層１１のエッチング
を行う。エッチングには、ＳＦ6 ガスを用いたＲＩＥ
（反応性イオンエッチング）を用いる。In the step shown in FIG. 8, after the HF treatment, PM
The amorphous silicon intermediate layer 11 is etched using the pattern formed by the upper resist 10 of MA as a mask. RIE using SF 6 gas for etching
(Reactive ion etching) is used.
【００２３】最後に、図９に示す工程において、アモル
ファスシリコン中間層１１をマスクとしてＯＦＰＲ８０
０の下層レジスト１２をＯ2 ガスを用いたＲＩＥ（反応
性イオンエッチング）でエッチングし、高アスペクト比
を持つレジストパタンを形成する。Finally, in the step shown in FIG. 9, OFPR80 is performed using the amorphous silicon intermediate layer 11 as a mask.
The lower resist 12 of 0 is etched by RIE (reactive ion etching) using O 2 gas to form a resist pattern having a high aspect ratio.
【００２４】この後、このレジストパタンを用いてシリ
コン基板の加工を行う。After that, the silicon substrate is processed by using this resist pattern.
【００２５】尚、本発明のパタン形成法においては、上
層レジスト１０を軽くエッチングする工程（図７）とし
て、酸素プラズマを利用しているが、オゾンを含んだ酸
素ガスを導入して活性な原子酸素でエッチングする工程
を採用することももちろん可能である。In the pattern forming method of the present invention, oxygen plasma is used as a step (FIG. 7) for lightly etching the upper layer resist 10. However, oxygen gas containing ozone is introduced to activate active atoms. Of course, it is also possible to adopt a step of etching with oxygen.
【００２６】[0026]
【発明の効果】本発明のパタン形成法では、３層レジス
トにおいて、露光現像後の上層レジストパタンをＯ2 プ
ラズマでエッチングするので、上層レジスト露光現像後
に生じた残渣およびレジストパタンの裾引き部分が除去
されるため、高精度なパタン転写が可能となる効果があ
る。また、酸化膜除去により、中間層エッチングにおけ
るエッチング速度の低下を防ぐことができ、薄い上層レ
ジストでもエッチングによる上層レジストの膜減りを抑
制できる効果もある。更に、アモルファスシリコンのス
パッタにより均一な中間層を形成することで、中間層の
エッチングレートのばらつきを低減化することができる
ため、下層レジストへのパタン転写精度を高める効果も
ある。According to the pattern forming method of the present invention, in the three-layer resist, the upper layer resist pattern after exposure and development is etched by O 2 plasma. Therefore, the residue generated after the upper layer resist exposure and development and the trailing portion of the resist pattern are removed. Since it is removed, there is an effect that highly accurate pattern transfer is possible. Further, by removing the oxide film, it is possible to prevent a decrease in the etching rate during the etching of the intermediate layer, and it is possible to suppress the film loss of the upper layer resist due to the etching even with a thin upper layer resist. Furthermore, by forming a uniform intermediate layer by sputtering amorphous silicon, it is possible to reduce variations in the etching rate of the intermediate layer, which also has the effect of improving the pattern transfer accuracy to the lower layer resist.
【図１】本発明の実施例としてのパタン形成法（図１〜
図９）の内、ＨＦ洗浄工程図である。FIG. 1 is a pattern forming method as an embodiment of the present invention (see FIGS.
It is a HF cleaning process figure among FIG. 9).
【図２】下層レジスト塗布・ベーキング工程図である。FIG. 2 is a process drawing of lower layer resist coating / baking.
【図３】中間層シリコンのマグネトロンスパッタリング
工程図である。FIG. 3 is a magnetron sputtering process drawing of intermediate layer silicon.
【図４】上層レジスト塗布・ベーキング工程図である。FIG. 4 is an upper layer resist coating / baking process diagram.
【図５】Ｘ線露光工程図である。FIG. 5 is an X-ray exposure process diagram.
【図６】現像・リンス工程図及び部分拡大図である。FIG. 6 is a development / rinsing process diagram and a partially enlarged view.
【図７】Ｏ2 プラズマエッチング・ＨＦ処理工程図であ
る。FIG. 7 is a process diagram of O 2 plasma etching / HF treatment.
【図８】ＳＦ6 反応性イオンエッチング工程図である。FIG. 8 is a process diagram of SF 6 reactive ion etching.
【図９】Ｏ2 反応性イオンエッチング工程図である。FIG. 9 is an O 2 reactive ion etching process diagram.
【図１０】従来例としてのパタン形成法（図１０〜図１
７）の内、ＨＦ洗浄工程図である。FIG. 10 is a pattern forming method as a conventional example (FIGS. 10 to 1).
It is a HF cleaning process figure among 7).
【図１１】下層レジスト塗布・ベーキング工程図であ
る。FIG. 11 is a lower layer resist coating / baking process diagram.
【図１２】中間層塗布・ベーキング工程図である。FIG. 12 is an intermediate layer coating / baking process diagram.
【図１３】上層レジスト塗布・ベーキング工程図であ
る。FIG. 13 is an upper layer resist coating / baking process diagram.
【図１４】Ｘ線露光工程図である。FIG. 14 is an X-ray exposure process diagram.
【図１５】現像・リンス工程図及び部分拡大図である。FIG. 15 is a development / rinsing process diagram and a partially enlarged view.
【図１６】ＳＦ6 反応性イオンエッチング工程図であ
る。FIG. 16 is a process diagram of SF 6 reactive ion etching.
【図１７】Ｏ2 反応性イオンエッチング工程図である。FIG. 17 is an O 2 reactive ion etching process diagram.
１０，２０ 上層レジスト １１，２１ 中間層 １２，２２ 下層レジスト １３，２３ 露光部 １４，２４ 残渣 １５，２５ 裾引き １６，２６ シリコン基板 10,20 Upper layer resist 11,21 Intermediate layer 12,22 Lower layer resist 13,23 Exposed part 14,24 Residue 15,25 Hemming 16,26 Silicon substrate
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｆ 7353−4Ｍ (72)発明者 芳賀 恒之 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number for FI Technical indication H01L 21/302 F 7353-4M (72) Inventor Tsuneyuki Haga 1-1-1, Uchisaiwaicho, Chiyoda-ku, Tokyo No. 6 Nippon Telegraph and Telephone Corporation
Claims (3)
トとよりなる３層レジスト工程において、上層レジスト
を露光現像後、活性な酸素でエッチングする工程を有す
ることを特徴とするパタン形成法。1. A method for forming a pattern, which comprises a step of etching an upper layer resist with active oxygen after exposing and developing the upper layer resist in a three-layer resist step including an upper layer resist, an intermediate layer and a lower layer resist.
トとよりなる３層レジスト工程において、該中間層にシ
リコンを形成する工程と、上層レジストを露光現像後、
活性な酸素でエッチングする工程と、該活性な酸素でエ
ッチングする工程により形成されたプラズマ酸化膜を除
去する工程とを有することを特徴とするパタン形成法。2. A three-layer resist process comprising an upper layer resist, an intermediate layer, and a lower layer resist, the step of forming silicon in the intermediate layer, and the exposure and development of the upper layer resist,
A pattern forming method comprising: a step of etching with active oxygen; and a step of removing a plasma oxide film formed by the step of etching with active oxygen.
オゾンを含んだ酸素ガスを導入して活性な原子酸素でエ
ッチングする工程を含むことを特徴とする前記請求項１
もしくは請求項２の内、いずれか１項記載のパタン形成
法。3. The method according to claim 1, wherein the step of etching with active oxygen includes a step of introducing oxygen gas containing ozone to perform etching with active atomic oxygen.
Alternatively, the pattern forming method according to any one of claims 2 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306483A JPH05121312A (en) | 1991-10-25 | 1991-10-25 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306483A JPH05121312A (en) | 1991-10-25 | 1991-10-25 | Pattern forming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121312A true JPH05121312A (en) | 1993-05-18 |
Family
ID=17957568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306483A Pending JPH05121312A (en) | 1991-10-25 | 1991-10-25 | Pattern forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121312A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1367439A1 (en) | 2002-05-27 | 2003-12-03 | Fuji Photo Film Co., Ltd. | Radiation-sensitive composition |
| US6887649B2 (en) | 2001-06-14 | 2005-05-03 | Fujitsu Limited | Multi-layered resist structure and manufacturing method of semiconductor device |
| TWI765314B (en) * | 2020-08-10 | 2022-05-21 | 光群雷射科技股份有限公司 | Transfer roller, manufacturing method of transfer roller, optical film, and manufacturing method of optical film |
-
1991
- 1991-10-25 JP JP3306483A patent/JPH05121312A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6887649B2 (en) | 2001-06-14 | 2005-05-03 | Fujitsu Limited | Multi-layered resist structure and manufacturing method of semiconductor device |
| EP1367439A1 (en) | 2002-05-27 | 2003-12-03 | Fuji Photo Film Co., Ltd. | Radiation-sensitive composition |
| US7179579B2 (en) | 2002-05-27 | 2007-02-20 | Fuji Photo Film Co., Ltd. | Radiation-sensitive composition |
| TWI765314B (en) * | 2020-08-10 | 2022-05-21 | 光群雷射科技股份有限公司 | Transfer roller, manufacturing method of transfer roller, optical film, and manufacturing method of optical film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JP3334911B2 (en) | Pattern formation method | |
| US7615385B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| JP3441011B2 (en) | Semiconductor device manufacturing method using amorphous carbon | |
| JPH08213303A (en) | Reflective x-ray mask and manufacture thereof | |
| JP3361918B2 (en) | Method for forming fine holes in semiconductor integrated circuit device | |
| JP3511802B2 (en) | Method of forming metal wiring | |
| US20030029035A1 (en) | Wiring forming method | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| JPH05121312A (en) | Pattern forming method | |
| US6245493B1 (en) | Method for reducing surface reflectivity by increasing surface roughness | |
| JP2789969B2 (en) | Method for forming contact hole in semiconductor device | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR20030000475A (en) | Method for forming a pattern | |
| JPH06244155A (en) | Formation of metallic wiring pattern of semiconductor device | |
| JPH10178018A (en) | Manufacture of semiconductor device | |
| KR960006435B1 (en) | Manufacturing method of metal wiring of semiconductor device | |
| US20030059718A1 (en) | Method for forming a contact window in a semiconductor device | |
| JPH09181077A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6354726A (en) | Method of etching resist film | |
| JPS5892224A (en) | Pattern formation | |
| JPS5950053B2 (en) | Photo engraving method | |
| KR100807521B1 (en) | A method of fabricating semiconductor device | |
| JPH0313949A (en) | Resist pattern forming method | |
| JPH06196453A (en) | Resist separating method |