JPH05119324A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPH05119324A
JPH05119324A JP28178991A JP28178991A JPH05119324A JP H05119324 A JPH05119324 A JP H05119324A JP 28178991 A JP28178991 A JP 28178991A JP 28178991 A JP28178991 A JP 28178991A JP H05119324 A JPH05119324 A JP H05119324A
Authority
JP
Japan
Prior art keywords
liquid crystal
lines
substrate
crystal display
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28178991A
Other languages
Japanese (ja)
Other versions
JP2909280B2 (en
Inventor
Yasuhiro Ukai
育弘 鵜飼
Yasuhiro Matsushita
泰廣 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Original Assignee
Hosiden Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp filed Critical Hosiden Corp
Priority to JP28178991A priority Critical patent/JP2909280B2/en
Publication of JPH05119324A publication Critical patent/JPH05119324A/en
Application granted granted Critical
Publication of JP2909280B2 publication Critical patent/JP2909280B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To provide a liquid crystal display element which is not affected by static electricity. CONSTITUTION:This liquid crystal display element has a matrix substrate 11 having an active liquid crystal display picture element matrix formed with row lines 18 and column lines 19 and formed with active elements connected to the row lines 18 and the column lines 19 and picture element electrodes 15 connected to these active elements at the points where the row lines 18 and the column lines 19 intersect and a common substrate which has a common electrode and short circuit electrode and faces the matrix substrate 11. The matrix substrate 11 and the common substrate are stuck to each other via a sealing member having a relatively high resistance. The matrix substrate 11 is further formed with short circuit pads 21 coupling the leader lines of the terminal 22 and the row lines 18 and the leader lines of the terminal 22 and the column lines 19 in a main sealing part 26 to be stuck with the sealing members. The parts where the sealing members are stuck are formed to the common electrode or the short electrode with the main sealing part 26 of the matrix substrate 11 and the common substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、液晶表示素子に関
し、特に能動マトリックス液晶表示素子において、行ラ
インおよび列ラインに抵抗を接続して静電気による表示
不良を防止する液晶表示素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display element, and more particularly, to an active matrix liquid crystal display element which connects a resistor to a row line and a column line to prevent display failure due to static electricity.

【0002】[0002]

【従来の技術】先ず、この種の液晶表示素子を図1、図
2を参照して説明するに、11は透明なマトリックス基
板であり、その上には画素電極15と薄膜トランジスタ
(TFT)16とより成る画素のマトリックスが形成さ
れている。TFT16は画素電極15のそれぞれに1個
ずつ対応して形成されている。18は行ラインであり、
画素電極15の各行に沿って形成されている。19は列
ラインであり、画素電極15の各列に沿って形成されて
いる。TFT16の各々はそのゲートを行ラインに接続
し、そのソースを列ラインに接続している。17は透明
な共通基板12の内面に形成された共通電極であり、こ
の共通電極17と画素電極15およびTFT16を含む
マトリックス基板11上面との間には液晶14が封入さ
れている。
2. Description of the Related Art First, a liquid crystal display device of this type will be described with reference to FIGS. 1 and 2. Reference numeral 11 denotes a transparent matrix substrate on which a pixel electrode 15 and a thin film transistor (TFT) 16 are provided. A matrix of pixels is formed. One TFT 16 is formed for each pixel electrode 15. 18 is a row line,
The pixel electrodes 15 are formed along each row. Reference numeral 19 is a column line, which is formed along each column of the pixel electrodes 15. Each of the TFTs 16 has its gate connected to a row line and its source connected to a column line. Reference numeral 17 denotes a common electrode formed on the inner surface of the transparent common substrate 12, and the liquid crystal 14 is sealed between the common electrode 17 and the upper surface of the matrix substrate 11 including the pixel electrode 15 and the TFT 16.

【0003】ここで、行ライン18および列ライン19
は共に選択的に駆動されるのであるが、これらによりゲ
ートおよびソースの双方が同時に駆動されたTFT16
のみが導通してこれに対応する画素電極15に電圧が印
加され、この画素電極と共通電極17との間の液晶14
の光学的状態が変化することとなる。この光学的状態の
変化により表示をすることができる。
Here, a row line 18 and a column line 19
Are selectively driven together, and the TFT 16 in which both the gate and the source are simultaneously driven by them is driven.
Only the pixel electrodes 15 corresponding to this are electrically connected, and a voltage is applied to the corresponding pixel electrodes 15.
Will change the optical state of. A display can be made by the change of the optical state.

【0004】[0004]

【発明が解決しようとする課題】この様な液晶表示素子
は動作電圧は大変に低く、そして画素電極と共通電極と
の間の液晶の内部抵抗は大変に高いものであることか
ら、低電圧駆動、低電力消費表示素子として広範囲の技
術分野において使用されている。しかしその反面、液晶
表示素子は低電圧駆動することができるものであるとこ
ろから、その内部に静電気が侵入すると容易に動作状態
に陥り、この動作状態は液晶の内部抵抗が高いところか
ら容易には解消することができず、表示不良となる。ま
た、液晶表示素子の製造プロセス中においても、静電気
は上述の如くに形成された薄膜トランジスタ(TFT)
16に不良を生じせしめる原因ともなり得る。そのため
に、画素マトリックスの製造プロセスにおいて、全ライ
ン・ショート法を採用して静電気の放電に努めているの
であるが、この場合も基板の切断をした後は放電効果も
失なわれる。
Since such a liquid crystal display device has a very low operating voltage, and the internal resistance of the liquid crystal between the pixel electrode and the common electrode is very high, it can be driven at a low voltage. It is used in a wide range of technical fields as a low power consumption display element. However, on the other hand, since the liquid crystal display element can be driven at a low voltage, if static electricity enters the inside, it easily falls into an operating state, and this operating state is easy because the internal resistance of the liquid crystal is high. It cannot be resolved, resulting in display failure. In addition, even during the manufacturing process of the liquid crystal display element, static electricity is generated as described above in the thin film transistor (TFT).
It may also cause a defect in 16. Therefore, in the manufacturing process of the pixel matrix, the all-line short circuit method is adopted to try to discharge static electricity, but in this case as well, the discharge effect is lost after the substrate is cut.

【0005】この発明は、液晶表示素子の製造プロセス
中においても、また液晶表示素子完成後においても静電
気に災いされない液晶表示素子を提供しようとするもの
である。
The present invention is intended to provide a liquid crystal display element which is not damaged by static electricity even during the manufacturing process of the liquid crystal display element and after the completion of the liquid crystal display element.

【0006】[0006]

【課題を解決するための手段】行ラインおよび列ライン
が形成されると共に行ラインおよび列ラインの交差する
ところにこれら行ラインおよび列ラインに接続した能動
素子および能動素子に接続する画素電極が形成された能
動液晶表示画素マトリックスを有するマトリックス基板
を具備し、共通電極および短絡電極を有しマトリックス
基板に対向する共通基板を具備し、マトリックス基板と
共通基板とは異方導電性或いは導電性を付与された比較
的高抵抗を有するシール部材を介して貼り合わされた液
晶表示素子において、マトリックス基板には更にシール
部材が貼り合わされるメイン・シール部に端子と行ライ
ンの引き出し線間および端子と列ラインの引き出し線間
を結合する短絡パッドが形成され、シール部材の貼り合
わされるところはマトリックス基板のメイン・シール部
および共通基板の共通電極或いは短絡電極であるものと
した。
A row line and a column line are formed, and an active element connected to the row line and the column line and a pixel electrode connected to the active element are formed at the intersection of the row line and the column line. A matrix substrate having a matrix of active liquid crystal display pixels, a common substrate having a common electrode and a short-circuit electrode and facing the matrix substrate, and the matrix substrate and the common substrate have anisotropic conductivity or conductivity. In a liquid crystal display element bonded via a seal member having a relatively high resistance, the seal member is further bonded to the matrix substrate, the main seal portion is provided between the lead lines of the terminals and the row lines, and between the terminals and the column lines. A short-circuit pad that connects the lead lines of It was assumed main seal portion of trix substrate and a common electrode or a short circuit electrode of the common substrate.

【0007】[0007]

【実施例】この発明の実施例を図3、図4および図5を
参照して説明する。この発明の液晶表示素子は、行ライ
ン18および列ライン19が形成されると共に行ライン
18および列ライン19の交差するところにこれら行ラ
イン18および列ライン19に接続した能動素子である
薄膜トランジスタ(TFT)16およびTFT16に接
続する画素電極15が形成された能動液晶表示画素マト
リックスを有するマトリックス基板11を具備してい
る。更に、共通電極17を有しマトリックス基板11に
対向する共通基板12をも具備している。マトリックス
基板11と共通基板12とはシール部材20を介して貼
り合わされ、これらの間に液晶を封入して液晶表示素子
が構成される。ここで、シール部材20は異方導電性或
いは導電性を付与された比較的高抵抗を有するものであ
り、行ライン18および列ライン19に電気的に接続し
た状態で張り合わされるのであるが、以下においてこの
点についての説明をする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. The liquid crystal display device of the present invention is a thin film transistor (TFT) which is an active device in which row lines 18 and column lines 19 are formed and which are connected to the intersections of the row lines 18 and the column lines 19. ) 16 and a pixel electrode 15 connected to the TFT 16 is formed on the matrix substrate 11 having an active liquid crystal display pixel matrix. Further, a common substrate 12 having a common electrode 17 and facing the matrix substrate 11 is also provided. The matrix substrate 11 and the common substrate 12 are attached to each other via a seal member 20, and liquid crystal is sealed between them to form a liquid crystal display element. Here, the seal member 20 is anisotropically conductive or has a relatively high resistance imparted with conductivity, and is bonded to the row line 18 and the column line 19 in a state of being electrically connected. This point will be described below.

【0008】図3はマトリックス基板11を上から見た
ところを示す図である。22は行ライン18を引き出す
端子であり、23は列ライン19を引き出す端子であ
る。21は短絡パッドであり、端子22と行ライン18
の引き出し線および端子22と行ライン19の引き出し
線を接続するものである。この短絡パッド21は端子出
し工程中において、マトリックス基板11を穴明け加工
し、そこにITOを施してITO面としたものである。
この短絡パッド21を形成するところは液晶表示素子の
メイン・シールを構成するところ、即ち、マトリックス
基板11におけるシール部材20が貼り合わせられると
ころである。
FIG. 3 is a view showing the matrix substrate 11 as seen from above. 22 is a terminal for drawing out the row line 18, and 23 is a terminal for drawing out the column line 19. 21 is a short-circuit pad, which is connected to the terminal 22 and the row line 18
And the terminal 22 and the lead line of the row line 19 are connected. This short-circuit pad 21 is obtained by forming a hole in the matrix substrate 11 and forming an ITO surface on the matrix substrate 11 in the terminal forming step.
The place where the short-circuit pad 21 is formed is where the main seal of the liquid crystal display element is formed, that is, where the seal member 20 on the matrix substrate 11 is bonded.

【0009】一方、共通基板12としては、これは図4
に示されるが如きものを例として採用することができ
る。 図4(a)に示される第1の例は、共通基板12全面に
ITOの共通電極17を形成してこれを短絡電極として
も使用する。マトリックス基板11の短絡パッド21が
形成されている液晶表示素子のメイン・シールを構成す
るところと共通基板12の共通電極17との間にシール
部材20を介在させた状態でメイン・シールを完成させ
る。その結果、行ライン18および列ライン19を比較
的高抵抗を有するシール部材20を介して共通基板12
の共通電極17に接続することができるので、マトリッ
クス基板11側に侵入した静電気を放電する余地が与え
られる。
On the other hand, as the common substrate 12, this is shown in FIG.
Can be adopted as an example. In the first example shown in FIG. 4A, the ITO common electrode 17 is formed on the entire surface of the common substrate 12 and is also used as a short-circuit electrode. The main seal is completed with the seal member 20 interposed between the place where the short-circuit pad 21 of the matrix substrate 11 is formed and the main seal of the liquid crystal display device and the common electrode 17 of the common substrate 12. . As a result, the common line 12 is formed by connecting the row line 18 and the column line 19 through the seal member 20 having a relatively high resistance.
Since it can be connected to the common electrode 17 of the matrix substrate, there is room for discharging static electricity that has entered the matrix substrate 11 side.

【0010】図4(b)に示される第2の例は、行ライ
ン18および列ライン19を一括して短絡するする短絡
電極23を共通電極17とは別に形成する。そして、マ
トリックス基板11の短絡パッド21が形成されている
液晶表示素子のメイン・シールを構成するところと共通
基板12の短絡電極23との間にシール部材20を介在
させた状態でメイン・シールを完成させる。この様にし
て、行ライン18および列ライン19を共通基板12に
ループ状に形成された短絡専用の電極23に比較的高抵
抗を有するシール部材20を介して接続する。
In the second example shown in FIG. 4B, a short-circuit electrode 23 for collectively short-circuiting the row line 18 and the column line 19 is formed separately from the common electrode 17. The main seal is formed with the seal member 20 interposed between the place forming the main seal of the liquid crystal display element in which the short-circuit pad 21 of the matrix substrate 11 is formed and the short-circuit electrode 23 of the common substrate 12. Finalize. In this way, the row line 18 and the column line 19 are connected to the short circuit electrode 23 formed in a loop shape on the common substrate 12 via the seal member 20 having a relatively high resistance.

【0011】図4(c)に示される第3の例は、行ライ
ン18を短絡する短絡電極24および列ライン19を短
絡する短絡電極25を各別に、そして共通電極17とも
別に形成する。この場合も第2の例と同様に、マトリッ
クス基板11の短絡パッド21が形成されている液晶表
示素子のメイン・シールを構成するところと共通基板1
2の短絡電極24および25との間にシール部材20を
介在させた状態でメイン・シールを完成させて、行ライ
ン18および列ライン19を共通基板12に各別に形成
された短絡専用の電極24、25に比較的高抵抗を有す
るシール部材20を介して接続することができる。
In the third example shown in FIG. 4 (c), the short-circuit electrode 24 for short-circuiting the row line 18 and the short-circuit electrode 25 for short-circuiting the column line 19 are formed separately and separately from the common electrode 17. In this case as well, as in the second example, the matrix substrate 11 and the common substrate 1 constitute the main seal of the liquid crystal display element in which the short-circuit pad 21 is formed.
The main seal is completed with the seal member 20 interposed between the two short-circuit electrodes 24 and 25, and the row line 18 and the column line 19 are separately formed on the common substrate 12 for short-circuit electrodes 24. , 25 via the sealing member 20 having a relatively high resistance.

【0012】[0012]

【発明の効果】以上の通りであって、この発明の液晶表
示素子は、そのマトリックス基板11にシール部材20
が貼り合わされるメイン・シール部26に端子22と行
ライン18の引き出し線間および端子22と列ライン1
9の引き出し線間を結合する短絡パッド21が形成さ
れ、シール部材20の貼り合わされるところはマトリッ
クス基板11のメイン・シール部26および共通基板1
2の共通電極17或いは短絡電極23、24、25であ
るものとしたので、メイン・シールの実施と、行ライン
18および列ライン19と共通電極17或いは短絡電極
23、24、25との間の電気的接続とを一挙にするこ
とができて、極めて好都合である。
As described above, in the liquid crystal display device of the present invention, the sealing member 20 is provided on the matrix substrate 11.
Between the terminal 22 and the lead line of the row line 18 and between the terminal 22 and the column line 1 on the main seal portion 26 to which the
The short-circuit pad 21 for connecting the lead lines of 9 is formed, and the sealing member 20 is bonded to the main seal portion 26 of the matrix substrate 11 and the common substrate 1.
Since it is assumed that the two common electrodes 17 or the short-circuit electrodes 23, 24 and 25 are provided, the main seal is performed and the line electrodes 18 and the column lines 19 are connected to the common electrode 17 or the short-circuit electrodes 23, 24 and 25. It is very convenient because the electrical connection can be made at once.

【0013】そして、この発明は、短絡パッド21を形
成する工程を必要とするものであるが、これも端子出し
工程中においてマトリックス基板11を穴明け加工し、
そこにITOを施してITO面を形成するという短絡パ
ッド形成工程が単純に付加されただけであり、短絡パッ
ド形成工程を導入したことに基づいて更なる製造工程は
何も加重されない。
The present invention requires a step of forming the short-circuit pad 21, which is also formed by punching the matrix substrate 11 during the terminal forming step.
The short-circuit pad forming step of applying ITO to the ITO surface to form the ITO surface is simply added, and no additional manufacturing steps are added based on the introduction of the short-circuit pad forming step.

【0014】マトリックス基板11製造段階において全
ライン・ショート法を採用し、基板切断後にこの発明に
よるマトリックス基板11と共通基板12の貼り合わせ
を実施すれば、液晶表示素子の製造中を含めて素子完成
後も静電気に災いされない液晶表示素子を提供すること
ができる。
If the all-line short circuit method is adopted in the manufacturing stage of the matrix substrate 11 and the matrix substrate 11 and the common substrate 12 according to the present invention are bonded together after cutting the substrate, the device is completed including during manufacturing of the liquid crystal display device. It is possible to provide a liquid crystal display element that is not damaged by static electricity afterwards.

【図面の簡単な説明】[Brief description of drawings]

【図1】液晶表示素子の従来例の画素マトリックスを示
す図。
FIG. 1 is a diagram showing a pixel matrix of a conventional example of a liquid crystal display element.

【図2】液晶表示素子の従来例の断面を示す図。FIG. 2 is a diagram showing a cross section of a conventional example of a liquid crystal display element.

【図3】この発明のマトリックス基板を上から見たとこ
ろを示す図。
FIG. 3 is a diagram showing a top view of a matrix substrate of the present invention.

【図4】この発明の共通基板を示す図。FIG. 4 is a diagram showing a common substrate of the present invention.

【図5】この発明の液晶表示素子の断面を示す図。FIG. 5 is a diagram showing a cross section of a liquid crystal display element of the present invention.

【符号の説明】[Explanation of symbols]

11 マトリックス基板 12 共通基板 15 画素電極 16 薄膜トランジスタ(TFT) 17 共通電極 18 行ライン 19 列ライン 20 シール部材 21 短絡パッド 22 端子 23 短絡電極 24 短絡電極 25 短絡電極 26 メイン・シール部 11 Matrix Substrate 12 Common Substrate 15 Pixel Electrode 16 Thin Film Transistor (TFT) 17 Common Electrode 18 Row Line 19 Column Line 20 Sealing Member 21 Short Circuit Pad 22 Terminal 23 Short Circuit Electrode 24 Short Circuit Electrode 25 Short Circuit Electrode 26 Main Seal Section

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 行ラインおよび列ラインが形成されると
共に行ラインおよび列ラインの交差するところにこれら
行ラインおよび列ラインに接続した能動素子および能動
素子に接続する画素電極が形成された能動液晶表示画素
マトリックスを有するマトリックス基板を具備し、共通
電極および短絡電極を有しマトリックス基板に対向する
共通基板を具備し、マトリックス基板と共通基板とは異
方導電性或いは導電性を付与された比較的高抵抗を有す
るシール部材を介して貼り合わされた液晶表示素子にお
いて、マトリックス基板には更にシール部材が貼り合わ
されるメイン・シール部に端子と行ラインの引き出し線
間および端子と列ラインの引き出し線間を結合する短絡
パッドが形成され、シール部材の貼り合わされるところ
はマトリックス基板のメイン・シール部および共通基板
の共通電極或いは短絡電極であることを特徴とする液晶
表示素子。
1. An active liquid crystal in which row lines and column lines are formed, and active elements connected to the row lines and column lines and pixel electrodes connected to the active elements are formed at intersections of the row lines and column lines. A matrix substrate having a display pixel matrix is provided, a common substrate having a common electrode and a short-circuit electrode and facing the matrix substrate is provided, and the matrix substrate and the common substrate are anisotropically or relatively electrically conductive. In a liquid crystal display device bonded via a seal member having high resistance, the matrix substrate is further bonded with a seal member. In the main seal part, between terminals and lead lines between terminals and between lead lines between terminals and column lines. The short-circuit pad that connects the A liquid crystal display device, characterized in that it is a main seal part and a common electrode or a short circuit electrode of a common substrate.
JP28178991A 1991-10-29 1991-10-29 Liquid crystal display device Expired - Fee Related JP2909280B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28178991A JP2909280B2 (en) 1991-10-29 1991-10-29 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28178991A JP2909280B2 (en) 1991-10-29 1991-10-29 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH05119324A true JPH05119324A (en) 1993-05-18
JP2909280B2 JP2909280B2 (en) 1999-06-23

Family

ID=17644001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28178991A Expired - Fee Related JP2909280B2 (en) 1991-10-29 1991-10-29 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2909280B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516063B1 (en) * 1998-04-24 2005-12-01 삼성전자주식회사 Liquid Crystal Display and Manufacturing Method Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516063B1 (en) * 1998-04-24 2005-12-01 삼성전자주식회사 Liquid Crystal Display and Manufacturing Method Thereof

Also Published As

Publication number Publication date
JP2909280B2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
KR100671211B1 (en) Method for fabricating the array substrate for liquid crystal display device
JPS62251723A (en) Liquid crystal panel incorporating driver
KR101351552B1 (en) LCD and method of fabricating of the same
JPS63279228A (en) Liquid crystal display device
JP2001083546A (en) Liquid crystal display device
JPH0827597B2 (en) Active matrix display device
JPH09160073A (en) Liquid crystal display device
JP3119357B2 (en) Liquid crystal display
US20030137629A1 (en) Display device
JPH11167123A (en) Display device
JP2909280B2 (en) Liquid crystal display device
WO2023098097A1 (en) Array substrate, display panel, and display
JPH10268354A (en) Liquid crystal display device and its open-circuit reparing method
US20090073098A1 (en) Display module with identification circuit on panel
JPH07270825A (en) Liquid crystal display element
JPH11109403A (en) Liquid crystal display device
JPS6112268B2 (en)
JP2001249345A (en) Liquid crystal display device and its manufacturing method
KR20060119053A (en) Liquid crystal display and method for manufacturing the same
JPS6088985A (en) Matrix type liquid crystal display panel
JPH10161155A (en) Liquid crystal display device
JP2000098426A (en) Active matrix substrate and liquid crystal display device using this substrate
KR100931587B1 (en) LCD and its manufacturing method
JPS6039617A (en) Lead-out terminal structure of liquid-crystal display element
JP2000089685A (en) Liquid crystal display device and its production

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees