JPH0511888A - Ｃｐｕ実装ユニツトの活線挿抜方法 - Google Patents
Ｃｐｕ実装ユニツトの活線挿抜方法Info
- Publication number
- JPH0511888A JPH0511888A JP3161966A JP16196691A JPH0511888A JP H0511888 A JPH0511888 A JP H0511888A JP 3161966 A JP3161966 A JP 3161966A JP 16196691 A JP16196691 A JP 16196691A JP H0511888 A JPH0511888 A JP H0511888A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- hot
- cpu
- hot line
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】 例えば、共通バスに複数のＣＰＵを実装した
ユニットが接続されていて、このユニットを電源オン状
態で挿抜する際に使用するＣＰＵ実装ユニットの活線挿
抜方法に関し、活線挿抜が容易に行える様にすることを
目的とする。 【構成】 活線挿抜要求を発生する活線挿抜要求手段３
と、該活線挿抜要求を含む複数種類の割り込み要因のう
ち、いずれかの割り込み要因が入力する毎に、該ＣＰＵ
に対して割り込みを通知すると共に、入力した割り込み
の種類を識別して内部に格納する割り込み生成・識別手
段４とを設け、該ＣＰＵは、上記の通知により、割り込
み生成・識別手段に格納された割り込みが、活線挿抜要
求であることを確認した時、他ユニットに対する活線挿
抜要求の通知、および自ユニットと該共通バスとの接続
制御５を行って、ユニットの活線挿抜を行う様に構成す
る。
ユニットが接続されていて、このユニットを電源オン状
態で挿抜する際に使用するＣＰＵ実装ユニットの活線挿
抜方法に関し、活線挿抜が容易に行える様にすることを
目的とする。 【構成】 活線挿抜要求を発生する活線挿抜要求手段３
と、該活線挿抜要求を含む複数種類の割り込み要因のう
ち、いずれかの割り込み要因が入力する毎に、該ＣＰＵ
に対して割り込みを通知すると共に、入力した割り込み
の種類を識別して内部に格納する割り込み生成・識別手
段４とを設け、該ＣＰＵは、上記の通知により、割り込
み生成・識別手段に格納された割り込みが、活線挿抜要
求であることを確認した時、他ユニットに対する活線挿
抜要求の通知、および自ユニットと該共通バスとの接続
制御５を行って、ユニットの活線挿抜を行う様に構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、共通バスに複
数のCPU を実装したユニットが接続されていて、このユ
ニットを電源オン状態で挿抜する際に使用するCPU 実装
ユニットの活線挿抜方法に関するものである。
数のCPU を実装したユニットが接続されていて、このユ
ニットを電源オン状態で挿抜する際に使用するCPU 実装
ユニットの活線挿抜方法に関するものである。
【０００２】近年、ハード技術の発展に伴いCPU 間の通
信が広く行われる様になってきているが、CPU を実装し
たユニットの障害などにより、このユニットの活線挿抜
を行わなければならない場合が生ずるが、この時、ユニ
ットの活線挿抜が簡単に行える様にすることが必要であ
る。
信が広く行われる様になってきているが、CPU を実装し
たユニットの障害などにより、このユニットの活線挿抜
を行わなければならない場合が生ずるが、この時、ユニ
ットの活線挿抜が簡単に行える様にすることが必要であ
る。
【０００３】
【従来の技術】図３は従来例の構成図である。ここで、
図に示す様なCPU を実装したユニットが共通バスを介し
て同一構成のユニット（図示せず）と相互に接続されて
いるとする。以下、図の動作を説明する。
図に示す様なCPU を実装したユニットが共通バスを介し
て同一構成のユニット（図示せず）と相互に接続されて
いるとする。以下、図の動作を説明する。
【０００４】先ず、内部バス14に、図示しないROM とRA
M が接続されていて、ROM にはCPUが実行すべきプログ
ラムが、RAM には共通バス16, バスドライバ13を介して
入力したデータがそれぞれ格納されているとする。
M が接続されていて、ROM にはCPUが実行すべきプログ
ラムが、RAM には共通バス16, バスドライバ13を介して
入力したデータがそれぞれ格納されているとする。
【０００５】そして、CPU 11はROM から読み出されたプ
ログラムに従って、RAM 内のデータを処理して、例え
ば、バスドライバ13, 共通バス16を介して別のユニット
に送出している。
ログラムに従って、RAM 内のデータを処理して、例え
ば、バスドライバ13, 共通バス16を介して別のユニット
に送出している。
【０００６】なお、発光ダイオードD1はCPU 11が動作中
のみ発光し、発光ダイオードD2はウオッチドッグタイマ
(WDT)15 がCPU の異常動作を検出した時に発光する。ま
た、スイッチSW3 はバスドライバをオン/ オフする為の
もので、点線の状態でオン状態になっている。
のみ発光し、発光ダイオードD2はウオッチドッグタイマ
(WDT)15 がCPU の異常動作を検出した時に発光する。ま
た、スイッチSW3 はバスドライバをオン/ オフする為の
もので、点線の状態でオン状態になっている。
【０００７】さて、CPU を実装したユニット( 以下、ユ
ニットと省略する) を電源オンの状態でコネクタ17から
抜去する必要が生じた時、スイックSW2 をオンして点線
の状態にすると、ビジイ信号発生器12から、このユニッ
トを活線抜去したい旨を示すビジイ信号がCPU 11に送出
される。
ニットと省略する) を電源オンの状態でコネクタ17から
抜去する必要が生じた時、スイックSW2 をオンして点線
の状態にすると、ビジイ信号発生器12から、このユニッ
トを活線抜去したい旨を示すビジイ信号がCPU 11に送出
される。
【０００８】CPU はビジイ信号が印加されたことを検出
すると、プログラムで指示された部分で動作を停止す
る。これにより、発光ダイオードD1が消灯する。保守者
は発光ダイオードの消灯を確認した後、図示しない引抜
き工具を用いてスイッチSW1 をオンして点線状態にす
る。これにより、CPU はリセットされて初期状態に保持
される。なお、引抜き工具がない時は、保守者がスイッ
チSW1 を押し続けて、CPU を上記の状態にする。
すると、プログラムで指示された部分で動作を停止す
る。これにより、発光ダイオードD1が消灯する。保守者
は発光ダイオードの消灯を確認した後、図示しない引抜
き工具を用いてスイッチSW1 をオンして点線状態にす
る。これにより、CPU はリセットされて初期状態に保持
される。なお、引抜き工具がない時は、保守者がスイッ
チSW1 を押し続けて、CPU を上記の状態にする。
【０００９】その後、ユニット内の内部バス14と共通バ
ス16との間の切離しをしなければならないが、CPU 11が
ソフトで自動的に切離しを実行しない場合、保守者はス
イッチSW3 を実線の様にオフにしてバスドライバ13をオ
フ状態にする。
ス16との間の切離しをしなければならないが、CPU 11が
ソフトで自動的に切離しを実行しない場合、保守者はス
イッチSW3 を実線の様にオフにしてバスドライバ13をオ
フ状態にする。
【００１０】これにより共通バスから内部バスが切り離
されたので、CPU 実装ユニットを抜去して、このユニッ
トの点検を行う。次に、ユニットを挿入する場合、ユニ
ット挿入後、スイッチSW3 を点線の様にオンにしてバス
ドライバ13をオン状態にすると共に、スイッチSW2 をオ
フにしてビジイ信号の送出を断にする。その後、スイッ
チSW1 をオフにしてリセットを解除するので、CPU は初
期状態から動作状態となり、発光ダイオードD1が再び点
灯する。
されたので、CPU 実装ユニットを抜去して、このユニッ
トの点検を行う。次に、ユニットを挿入する場合、ユニ
ット挿入後、スイッチSW3 を点線の様にオンにしてバス
ドライバ13をオン状態にすると共に、スイッチSW2 をオ
フにしてビジイ信号の送出を断にする。その後、スイッ
チSW1 をオフにしてリセットを解除するので、CPU は初
期状態から動作状態となり、発光ダイオードD1が再び点
灯する。
【００１１】
【発明が解決しようとする課題】上記の様に、ユニット
を挿抜する為にはスイッチSW1 〜SW3 の操作や発光ダイ
オードの点灯, 消灯の確認などを行う必要があるので、
CPU 実装ユニットの挿抜が簡単に行えないと云う問題が
ある。
を挿抜する為にはスイッチSW1 〜SW3 の操作や発光ダイ
オードの点灯, 消灯の確認などを行う必要があるので、
CPU 実装ユニットの挿抜が簡単に行えないと云う問題が
ある。
【００１２】本発明はユニットの活線挿抜が簡単に行え
る様にすることを目的とする。
る様にすることを目的とする。
【００１３】
【課題を解決するための手段】図１は本発明の原理構成
図である。図中、３は活線挿抜要求を発生する活線挿抜
要求手段、４は該活線挿抜要求を含む複数種類の割り込
みのうち、いずれかの割り込みが入力する度に、ＣＰＵ
２に対して割り込みの入力を通知すると共に、入力した
割り込みの種類を識別して内部に格納する割り込み生成
・識別手段、５は接続制御である。
図である。図中、３は活線挿抜要求を発生する活線挿抜
要求手段、４は該活線挿抜要求を含む複数種類の割り込
みのうち、いずれかの割り込みが入力する度に、ＣＰＵ
２に対して割り込みの入力を通知すると共に、入力した
割り込みの種類を識別して内部に格納する割り込み生成
・識別手段、５は接続制御である。
【００１４】そして、ＣＰＵは、上記の通知により、割
り込み生成・識別手段に格納された割り込みが、活線挿
抜要求であることを認識した時、他ユニットに対する活
線挿抜の通知、および自ユニットと該共通バスとの接続
制御５を行って、ユニットの活線挿抜を行う様にした。
り込み生成・識別手段に格納された割り込みが、活線挿
抜要求であることを認識した時、他ユニットに対する活
線挿抜の通知、および自ユニットと該共通バスとの接続
制御５を行って、ユニットの活線挿抜を行う様にした。
【００１５】
【作用】本発明は、活線挿抜要求を発生する活線挿抜要
求手段と、複数種類の割り込み要因が入力する度に、CP
U に対して割り込みの入力を通知すると共に、入力した
割り込みの種類を識別して内部に格納する割り込み生成
・識別手段とを設ける。
求手段と、複数種類の割り込み要因が入力する度に、CP
U に対して割り込みの入力を通知すると共に、入力した
割り込みの種類を識別して内部に格納する割り込み生成
・識別手段とを設ける。
【００１６】さて、活線挿抜要求手段から活線挿抜要求
を割り込み生成・識別手段に送出すると、ここからCPU
に対して割り込みの入力を通知すると共に、割り込みの
種類を識別して内部に格納する。
を割り込み生成・識別手段に送出すると、ここからCPU
に対して割り込みの入力を通知すると共に、割り込みの
種類を識別して内部に格納する。
【００１７】CPU は、割り込み生成・識別手段にアクセ
スして、割り込みが自ユニットの活線抜去であることを
認識した時、処理の停止、他ユニットに対する活線抜去
の通知を行った後、自ユニットを共通バスから切離し、
ユニットを電源オン状態のまま抜去する。
スして、割り込みが自ユニットの活線抜去であることを
認識した時、処理の停止、他ユニットに対する活線抜去
の通知を行った後、自ユニットを共通バスから切離し、
ユニットを電源オン状態のまま抜去する。
【００１８】一方、抜去したユニットを活線挿入するに
は、上記の順序と逆に、ユニットの挿入、活線挿抜要求
手段からの活線抜去要求の断をした後、CPUを初期化し
て処理を開始させる。
は、上記の順序と逆に、ユニットの挿入、活線挿抜要求
手段からの活線抜去要求の断をした後、CPUを初期化し
て処理を開始させる。
【００１９】なお、これらの動作は、活線挿抜要求を送
出すれば、以後の手順は自動的に行われる様になってい
るので、活線挿抜が簡単に行える。
出すれば、以後の手順は自動的に行われる様になってい
るので、活線挿抜が簡単に行える。
【００２０】
【実施例】図２は本発明の実施例の構成図である。ここ
で、スイッチSW5は活線挿抜要求発生手段３の構成部
分、割り込み生成回路41, 割り込み識別回路42は割り込
み生成・識別手段４の構成部分、バスインタフェース5
1, バス52, 53は接続制御５の構成部分である。
で、スイッチSW5は活線挿抜要求発生手段３の構成部
分、割り込み生成回路41, 割り込み識別回路42は割り込
み生成・識別手段４の構成部分、バスインタフェース5
1, バス52, 53は接続制御５の構成部分である。
【００２１】以下、図の動作を説明する。なお、CPU を
実装したユニットが複数, 共通バスに接続されているが
図示してないものとする。 < ユニットの活線抜去を行う場合>スイッチSW5 を点線
の様にオン状態にして、ユニットの活線抜去に対応する
割り込みを割り込み生成回路41と割り込み識別回路42に
印加する。
実装したユニットが複数, 共通バスに接続されているが
図示してないものとする。 < ユニットの活線抜去を行う場合>スイッチSW5 を点線
の様にオン状態にして、ユニットの活線抜去に対応する
割り込みを割り込み生成回路41と割り込み識別回路42に
印加する。
【００２２】前者は、直ちに割り込みがあったことをCP
U ２に通知し、後者は割り込みの種類が「ユニットの活
線抜去」であることを識別し、例えば内部の対応するレ
ジスタにフラグを立てる。
U ２に通知し、後者は割り込みの種類が「ユニットの活
線抜去」であることを識別し、例えば内部の対応するレ
ジスタにフラグを立てる。
【００２３】一方、CPU は割り込みの通知により、バス
52, バスインタフェース51, バス53を介して割り込み識
別回路42にアクセスして割り込みの種類が「ユニットの
活線抜去」であることを認識する。
52, バスインタフェース51, バス53を介して割り込み識
別回路42にアクセスして割り込みの種類が「ユニットの
活線抜去」であることを認識する。
【００２４】そこで、CPU は、現在の処理が一段落した
所で処理を終了すると共に、バス52, バスインタフェー
ス51を介して共通バス61に介して「ユニットの活線抜
去」に対応するデータを送出した後、バスインタフェー
ス51をハイインピース状態にして共通バスと自ユニット
との接続を断にすると共に、動作を停止する。
所で処理を終了すると共に、バス52, バスインタフェー
ス51を介して共通バス61に介して「ユニットの活線抜
去」に対応するデータを送出した後、バスインタフェー
ス51をハイインピース状態にして共通バスと自ユニット
との接続を断にすると共に、動作を停止する。
【００２５】これにより、CPU が動作中、点灯していた
発光ダイオードD1が消灯するので、消灯を確認した上で
ユニットを抜去する。即ち、スイッチSW5 を操作した後
は、予め、作成したプログラムにより発光ダイオードの
消灯までの動作が自動的に行われる。
発光ダイオードD1が消灯するので、消灯を確認した上で
ユニットを抜去する。即ち、スイッチSW5 を操作した後
は、予め、作成したプログラムにより発光ダイオードの
消灯までの動作が自動的に行われる。
【００２６】なお、割り込み生成回路42には他の割り込
み要求も入力するので、予め、全ての割り込みに対して
優先順位を付与する。この時、ユニットの活線挿抜に対
しては最も高い優先順位を付与することにより、CPU は
活線挿抜の割り込みが入れば、この割り込みを最優先で
上記の様に処理することになる。 < ユニットの活線挿入を行う場合>ユニットを挿入した
後、スイッチSW5 を実線の様にオフ状態にして「ユニッ
トの活線抜去」を断にすると共に、スイッチSW4 を一
時, 点線の様にオン状態にする。これにより、CPU は初
期状態にリセットされた後、立ち上って動作を開始する
が、これに対応して発光ダイオードD1が再び、点灯す
る。
み要求も入力するので、予め、全ての割り込みに対して
優先順位を付与する。この時、ユニットの活線挿抜に対
しては最も高い優先順位を付与することにより、CPU は
活線挿抜の割り込みが入れば、この割り込みを最優先で
上記の様に処理することになる。 < ユニットの活線挿入を行う場合>ユニットを挿入した
後、スイッチSW5 を実線の様にオフ状態にして「ユニッ
トの活線抜去」を断にすると共に、スイッチSW4 を一
時, 点線の様にオン状態にする。これにより、CPU は初
期状態にリセットされた後、立ち上って動作を開始する
が、これに対応して発光ダイオードD1が再び、点灯す
る。
【００２７】また、バスインタフェースを低インピーダ
ンス状態にして、このユニットと共通バスとを接続して
復旧する。即ち、スイッチSW5 でユニットの活線挿抜が
可能となり、また保守員がスイッチSW5 をオンしてから
ユニットを抜去するまでの時間より、活線挿抜の割り込
みを受けたCPU の処理の方が早い為、直ぐにユニットを
抜くことが可能となる。
ンス状態にして、このユニットと共通バスとを接続して
復旧する。即ち、スイッチSW5 でユニットの活線挿抜が
可能となり、また保守員がスイッチSW5 をオンしてから
ユニットを抜去するまでの時間より、活線挿抜の割り込
みを受けたCPU の処理の方が早い為、直ぐにユニットを
抜くことが可能となる。
【００２８】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、CPU を実装したユニットの活線挿抜が簡単に行える
様になると云う効果がある。
ば、CPU を実装したユニットの活線挿抜が簡単に行える
様になると云う効果がある。
【図１】本発明の原理構成図である。
【図２】本発明の実施例の構成図である。
【図３】従来例の構成図である。
２ ＣＰＵ ３ 活線挿抜要求手段 ４ 割り込み生成・識別手段 ５ 接続制御
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＣＰＵ(2) を実装した複数のユニットが
共通バス(61)に接続されていて、各ユニットが予め定め
られた処理を行う処理システムにおいて、 活線挿抜要求を発生する活線挿抜要求手段(3) と、 該活線挿抜要求を含む複数種類の割り込みのうち、いず
れかの割り込みが入力する度に、該ＣＰＵに対して割り
込みの入力を通知すると共に、入力した割り込みの種類
を識別して内部に格納する割り込み生成・識別手段(4)
とを設け、 該ＣＰＵは、上記の通知により、割り込み生成・識別手
段に格納された割り込みが、活線挿抜要求であることを
認識した時、 他ユニットに対する活線挿抜の通知、および自ユニット
と該共通バスとの接続制御(5) を行って、ユニットの活
線挿抜を行うことを特徴とするＣＰＵ実装ユニットの活
線挿抜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161966A JPH0511888A (ja) | 1991-07-03 | 1991-07-03 | Ｃｐｕ実装ユニツトの活線挿抜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161966A JPH0511888A (ja) | 1991-07-03 | 1991-07-03 | Ｃｐｕ実装ユニツトの活線挿抜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511888A true JPH0511888A (ja) | 1993-01-22 |
Family
ID=15745464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161966A Withdrawn JPH0511888A (ja) | 1991-07-03 | 1991-07-03 | Ｃｐｕ実装ユニツトの活線挿抜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319721A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | 二重化情報処理装置 |
-
1991
- 1991-07-03 JP JP3161966A patent/JPH0511888A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319721A (ja) * | 1994-05-20 | 1995-12-08 | Nec Corp | 二重化情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108228374B (zh) | 一种设备的故障处理方法、装置及系统 | |
| CN112463689B (zh) | 一种ocp卡热插拔装置、方法及计算机可读存储介质 | |
| JP2004185199A (ja) | メモリシステム及びその制御方法 | |
| US6438639B1 (en) | Computer system bus network providing concurrent communication and connection transition of peripheral devices | |
| CN111581144B (zh) | 一种车载摄像头热插入自恢复方法、装置及存储介质 | |
| US6564279B1 (en) | Method and apparatus facilitating insertion and removal of modules in a computer system | |
| CN116643904A (zh) | 一种PCIe链路故障自动修复的系统、方法和一种服务器 | |
| JPH0511888A (ja) | Ｃｐｕ実装ユニツトの活線挿抜方法 | |
| US20070192638A1 (en) | Controlled power sequencing for independent logic circuits | |
| CN116627729A (zh) | 外接线缆、外接线缆在位检测装置、开机自检方法及系统 | |
| CN115098342A (zh) | 系统日志收集方法、系统、终端及存储介质 | |
| JP3231719B2 (ja) | Ｐｃｉホットプラグ制御装置 | |
| KR19990079978A (ko) | I2c 버스를 이용한 pci 핫플러그 장치 및 제어방법 | |
| CN113359967B (zh) | 一种设备启动方法和装置 | |
| CN113946530A (zh) | 扩展卡的控制方法及装置、非易失性存储介质 | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JPH05233110A (ja) | 活線挿抜方式 | |
| JPH07129282A (ja) | 計算機システム | |
| JP2643897B2 (ja) | 活線挿抜方法 | |
| JP2820084B2 (ja) | 活線挿抜方法 | |
| JP2007072929A (ja) | ペリフェラルモジュールの引き抜き処理方法 | |
| CN117891769A (zh) | 热插拔控制系统 | |
| JPH1195879A (ja) | 活線挿抜制御装置および活線挿抜制御方法 | |
| JP2001028616A (ja) | サーバ及びその制御方法 | |
| JPH0816496A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |