JPH0511789U - スイツチングレギユレータ - Google Patents

Abstract

(57)【要約】 【目的】 昇圧型コンバータと降圧型コンバータを同一
のコンバータで共用できるようにする。 【構成】 インダクタ１は電圧変換のためにエネルギー
を蓄積する。寄生ダイオード２ａ，３ａをもつＭＯＳＦ
ＥＴ２，３は相互にスイッチング素子としての動作と寄
生ダイオード２ａ，３ａを用いた整流素子としての動作
を行う。制御回路６は出力電圧を安定化するためにＭＯ
ＳＦＥＴ２，３をパルス幅制御する。制御回路６は端子
Ａ側及びＣ側の両方で電圧の検出をしており、入力電源
が接続された側の検出回路は切り離される構成のため、
Ａ−Ｂ間及びＣ−Ｄ間のどちらかが入力側となっても制
御が可能な構成となっている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はスイッチングレギュレータに関し、特に電界効果型トランジスタ（以 下、ＭＯＳＦＥＴと略称する。）を用いた昇圧型，降圧型のスイッチングレギュ レータに関するものである。

【０００２】

【従来の技術】

従来のスイッチングレギュレータは、図３に示すように、昇圧型（図３(a)） と降圧型（図３(b)）ともに、インダクタ１とトランジスタ１０とダイオード９ とを有している。 そして昇圧型の場合（図３(a)）、トランジスタ１０がオンすると入力電源７ の電圧はインダクタ１に印加され、この時インダクタ１にエネルギーを蓄積する 。次に制御回路６により出力電圧が一定になるようにパルス幅制御されているた め、トランジスタ１０は制御信号によりオフする。そのため、このオフ期間にダ イオード９は順方向にバイアスされ、インダクタ１に蓄えられていたエネルギー は出力コンデンサ５に放電される。この結果、負荷８に供給する出力電圧を入力 電源７の電圧以上に昇圧できる。

【０００３】 一方、降圧型の場合（図３(b)）、トランジスタ１０がオンすると、入力電源 ７はインダクタ１を充電するとともに負荷８へ電力を供給する。次に制御回路６ の制御信号によりトランジスタ１０がオフすると、インダクタ１に蓄えられたエ ネルギーはフライホイールダイオード９を経由して、出力コンデンサ５を充電し 、負荷８に電力を供給する。この結果、出力電圧を入力電源７の電圧以下に降圧 する。

【０００４】

【考案が解決しようとする課題】

しかし、このような従来のスイッチングレギュレータでは、昇圧型及び降圧型 で回路を構成する主な素子（トランジスタ，インダクタ，ダイオード）が同じで あるにもかかわらず、回路接続が異なるため昇圧型，降圧型で個別な電源を構成 していて、共用することが困難であるという問題点があった。

【０００５】 本考案は以上の点に鑑み、上記の問題点を解消するためになされたもので、そ の目的は、昇圧型コンバータと降圧型コンバータを同一のコンバータで共用でき るスイッチングレギュレータを提供することある。

【０００６】

【課題を解決するための手段】

上記の目的を達成するために本考案のスイッチングレギュレータは、二線線路 の一方の線路にインダクタと第１のＭＯＳＦＥＴの直列回路を第１のＭＯＳＦＥ Ｔのソースがインダクタ側となるように接続し、この接続点と他方のアース側線 路との間に第２のＭＯＳＦＥＴを接続して第２のＭＯＳＦＥＴのドレインをその 接続点に、ソースをアース側線路にそれぞれ接続する。そして、第１，第２のＭ ＯＳＦＥＴを制御回路により制御して出力電圧を安定化するとともに、その制御 回路に入力及び出力電圧信号を入力するようにしたものである。

【０００７】

【作用】

本考案によれば、従来回路で用いていたトランジスタとダイオードをＭＯＳＦ ＥＴに置き換え、第１及び第２のＭＯＳＦＥＴを制御する制御回路に入力及び出 力電圧信号を入力することにより、昇圧型コンバータと降圧型コンバータを共用 できる。

【０００８】

【実施例】

次に本考案について図面を参照して説明する。 図１は本考案によるスイッチングレギュレータの一実施例を示す回路図である 。図１において、二線線路の一方の線路にはインダクタ１と第１のＭＯＳＦＥＴ ２が直列に接続され、その接続点と他方のアース側線路との間には第２のＭＯＳ ＦＥＴ３が接続されている。そしてこの線路の一方の端子Ａ−Ｂ間には第１のコ ンデンサ４が接続され、他方の端子Ｃ−Ｄ間には第２のコンデンサ５が接続され ている。

【０００９】 ここで、インダクタ１は電圧変換のためにエネルギーを蓄積する。寄生ダイオ ード２ａ，３ａをもつ各ＭＯＳＦＥＴ２，３は相互にスイッチング素子としての 動作と寄生ダイオード２ａ，３ａを用いた整流素子としての動作を行う。また、 制御回路６は出力電圧を安定化するために第１及び第２のＭＯＳＦＥＴ２，３を パルス幅制御するものである。

【００１０】 ただし、制御回路６は端子Ａ側及び端子Ｃ側の両方で電圧の検出をしており、 入力電源が接続された側の検出回路は切り離される構成のため、端子Ａ−Ｂ間及 びＣ−Ｄ間のどちらが入力側となっても制御が可能な構成となっている。なお、 図中同一符号は同一または相当部分を示している。

【００１１】 次に本考案の動作を図２を用いて説明する。 図２(a)は図１の実施例において端子Ａ−Ｂ間に入力電源を接続し、昇圧型の スイッチングレギュレータを構成した例である。すなわち、端子Ａ−Ｂ間に入力 電源７が印加された場合、制御回路６は第２のＭＯＳＦＥＴ３をスイッチングす ると同時に、第１のＭＯＳＦＥＴ２をオフ状態に固定する。このＭＯＳＦＥＴ２ は逆並列に寄生ダイオード２ａを備えており、通常のダイオードとして動作する 。これにより、端子Ｃ−Ｄ間の出力電圧を制御回路６は検出し、第２のＭＯＳＦ ＥＴ３のスイッチングの時比率をパルス幅制御することにより安定化する。なお 、図２(a)中１１は昇圧型コンバータを示す。

【００１２】 図２(b)は図１の実施例において降圧型のスイッチングレギュレータを構成し た例である。すなわち、入力電源７を端子Ｃ−Ｄ間に接続すると、制御回路６は 第１のＭＯＳＦＥＴ２をスイッチングすると同時に、第２のＭＯＳＦＥＴ３をオ フ状態に固定する。このＭＯＳＦＥＴ３は逆並列に寄生ダイオード３ａを備えて おり、通常のダイオードとして動作する。これにより、端子Ａ−Ｂ間の出力電圧 を制御回路６は検出し、第１のＭＯＳＦＥＴ２のスイッチングの時比率をパルス 幅制御することにより安定化する。なお、図２(b)中１２は降圧型コンバータを 示している。

【００１３】

【考案の効果】

以上説明したように本考案は、従来回路で用いられていたトランジスタとダイ オードをＭＯＳＦＥＴに置き換えるとともに、第１及び第２のＭＯＳＦＥＴを制 御する制御回路に入力及び出力電圧信号を入力する構成としたので、昇圧型コン バータと降圧型コンバータを兼用できるという実用上優れた効果を有する。

【図面の簡単な説明】

【図１】本考案によるスイッチングレギュレータの一実
施例の回路図である。

【図２】(a)は図１の実施例において昇圧型コンバータ
を構成した具体例な回路図、(b)は同じく図１の実施例
において降圧型コンバータを構成した回路図である。

【図３】(a)は従来の昇圧型コンバータの回路図、(b)は
従来の降圧型コンバータの回路図である。

【符号の説明】

１ インダクタ ２ 第１のＭＯＳＦＥＴ ３ 第２のＭＯＳＦＥＴ ２ａ 第１のＭＯＳＦＥＴ２の寄生ダイオード ３ａ 第２のＭＯＳＦＥＴ３の寄生ダイオード ４，５ コンデンサ ６ 制御回路 ７ 入力電源 ８ 負荷 １１ 昇圧型コンバータ １２ 降圧型コンバータ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 二線線路の一方の線路に直列に接続され
   たインダクタと第１の電界効果型トランジスタからなる
   直列回路と、前記第１の電界効果型トランジスタのソー
   スが前記インダクタ側と接続された接続点にドレインが
   接続され、かつ前記二線線路の他方のアース側線路にソ
   ースがそれぞれ接続された第２の電界効果型トランジス
   タと、前記第１及び第２の電界効果型トランジスタを制
   御して出力電圧を安定化するための制御回路とを備え、
   この制御回路に入力及び出力電圧信号を入力する構成と
   したことを特徴とするスイッチングレギュレータ。
2. 【請求項２】 請求項１において、第１及び第２の電界
   効果型トランジスタは、それぞれ整流素子として動作す
   る寄生ダイオードを有することを特徴とするスイッチン
   グレギュレータ。