JPH0511684B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプログラマブルロジツクアレイに関
し、特に比較的短い開発期間で順序回路を実現す
ることができるプログラマブルロジツクアレイに
関する。

〔従来の技術〕

LSIのシステム設計手段の１つに、プログラマ
ブルロジツクアレイがある。プログラマブルロジ
ツクアレイは、周知のように、ANDアレイ部と
ORアレイ部とを有し、AND回路およびOR回路
のためのダイオードないしはトランジスタを各格
子点に設けるかどうかを選択できるようにしたも
のである。プログラマブルロジツクアレイは、
種々の論理ゲートを組み合せたランダムロジツク
に比べて、汎用性があること、規則的アレイ構造
を持つことなど多くの特徴を持ち、組合せ論理回
路ばかりでなく任意の順序回路を比較的容易に実
現できるという利点がある。順序回路を構成する
ためには、出力の一部を入力に戻すループが必要
であるが、従来のプログラマブルロジツクアレイ
では、そのための帰還線をチツプに内蔵したもの
と内蔵しないものがあつた。

〔発明が解決しようとする問題点〕

このような従来装置において、帰還線をチツプ
に内蔵した形式のものでは、外部からの電気的な
プログラミングを行なうことが不可能であるとい
う問題がある。一方、帰還線をチツプ外に求めた
形式のものでは、チツプ外にピンを介して引き出
される入出力線の本数が多くなつてしまうため、
ピン数の制限により集積度が向上しないという問
題がある。また従来のプログラマブルロジツクア
レイでは、組み合わせ論理部への入力線は、１入
力線に対して、その信号の使用，非使用に関わら
ず、必ず反転信号線と非反転信号線を、ANDア
レイ部に引きこまなければならなかつた。さらに
外部への出力信号線の論理反転，非反転について
は、反転信号，非反転信号を必要に応じて選択で
きるという柔軟性がなかつた。加えて、従来の他
の、カスタムな順序回路を１チツプ内に実現する
LSI（ゲートアレイ等）は製造プロセスの全体あ
るいは一部が、品種によつて固有であるため、開
発期間が長くかかるとともに、開発費用も多くか
かつた。

この発明はこのような問題点を解決するために
なされたもので、組み合せ回路部の出力側から入
力側への帰還線をチツプ内に内蔵した上で外部か
ら順序論理の電気的なプログラミング、又は再プ
ログラミング及びプログラムの消去が可能であ
り、組み合わせ論理部へ入出力する信号のうち、
帰還されるものについてはチツプ外へ引き出さな
いことが可能であり、また組み合わせ論理部へ入
力する信号に対する不要な反転線，非反転線をな
くすことが可能であり、その結果集積度が向上さ
れ、加えて外部への出力信号の論理反転，非反転
について柔軟性のあるプログラマブルロジツクア
レイを提供することを目的とする。

また、全て汎用プロセスでできた製品に対し
て、外部から電気的にプログラミングすることに
よつて固有の論理集積回路になり、ユーザーの専
用集積回路開発期間が短くてすみ、開発費用も少
なくてすむプログラマブルロジツクアレイを提供
することも目的とする。

〔問題点を解決するための手段〕

この発明に係るプログラマブルロジツクアレイ
は、マトリクス構造の組み合わせ論理部への入力
側線路と出力側線路とを交差させ、さらに前記線
路に対して、前記組み合わせ論理部の出力側から
入力側への帰還信号用線路、チツプ外からの信号
入力用線路、およびチツプ外への信号出力用線路
を交差させたマトリクス構造にし、各線路の交差
点には線接続用トランジスタ等の素子を選択的に
形成することによつて線路の論理的な接続を行な
うようにしたものである。

〔作用〕

この発明においては、組み合せ論理部のみなら
ず、組み合せ論理部の出力側から入力側への帰還
線やチツプ外と入出力線等についても前記の変則
的なマトリクス構造を採用することにより、各マ
トリクス格子点（各ラインの交差点）の電位的な
指定が容易になるため、特定の格子点を電位的に
指定することにより、例えば従来のEPROM等の
プログラミング技術を用いて、特定の格子点の交
差ラインをトランジスタ等による有意の接続とす
ることにより、電気的なプログラミングが容易に
行なえる。また、帰還線，入出力線と他の線との
接続部がトランジスタ等によるため、接続点で論
理が反転することを利用して、反転信号および非
反転信号が必要に応じて、選択的に創出できる。

〔実施例〕

以下の説明の中では２種類の電圧を考えている
が、そのうち論理回路として動作するときの電圧
を「通常電圧」、論理のプログラミング時に用い
る電圧を「プログラム電圧」と呼ぶ。第１図は、
この発明によるプログラマブルロジツクアレイの
一実施例を示す全体図である。このプログラマブ
ルロジツクアレイは従来のフローテイングゲート
型EPROM技術を用いており、１はANDアレイ
部、２はORアレイ部であり、ANDアレイ部１と
ORアレイ部２とによつて組み合わせ論理部が形
成される。この図の例では、ANDアレイ部１も、
ORアレイ部２もNOR論理でできている。１ａ〜
１ｘはANDアレイ部１への入力線、また２ａ〜
２ｚは積項線であり、ANDアレイ部１の出力を
ORアレイ部２に伝達する。３ａ〜３ｙはORア
レイ部２の出力線、４ａ〜４ｖは外部信号の入力
線、５ａ〜５ｗは外部への信号出力線、６ａ〜６
ｕは非反転帰還に用いる線、７ａ〜７ｙはORア
レイ部２の出力線３ａ〜３ｙから回路８内のＤフ
リツプフロツプ２１（第６図参照）を介して信号
線をそれぞれ示し、以上の線の交差部のトランジ
スタ形成状況（通常電圧でオンするトランジスタ
の形成状況すなわち線路の論理的接続状況）は斜
線により省略的に示してあるが、この省略を詳解
する図が第２図，第３図，第４図である。ただし
プログラミング以前は、全交差部のトランジスタ
が、通常電圧でオンする状態にある。

φ₁は、回路８内の上記Ｄフリツプフロツプ２
１に入力するクロツクである。D_A，D_B，D_Cは、
プログラミング時に外部から入力される「交差線
路間の切断情報」である。φ₂はプログラミング
クロツクであり、プログラミング時に入力され、
マトリクスの各線路を順に選択するシフトレジス
タ部９のクロツク入力となる他、各ラインに高電
圧をかける期間を決定するパルスを兼ねる。
MODEは、プログラミングモードと、論理回路
として使用する通常モードとのモード切換をする
信号である。この図では、モード切換信号
MODEを通常電圧（論理回路として使用する際
の電圧）のハイレベルにしたときプログラミング
モードになり、シフトレジスタ部９による各線路
の順次選択を実行させる。INITはプログラミン
グモードにおける、シフトレジスタ部９の初期化
信号である。またV_Pは、プログラミング用電圧
（以下プログラム電圧という）である。

１０ａ〜１０ｃは第５図に論理図を示す、３入
力ANDゲートをアレイ状に配した回路で、第５
図において２２は３入力ANDゲート、２３はイ
ンバータである。Ｄは上記交差線路間の切断情報
D_A，D_B，D_Cのいずれかであり、これがハイレベ
ルのとき、プログラム電圧V_Pがかかつた２線路
の交差部分に存在するトランジスタのしきい値電
圧が上昇し、通常電圧ではオンしなくなるため２
線路間が切断されたのと等しくなる。S_a〜S_x（回
路１０ｃのとき）は、プログラム電圧を乗せるラ
インを指定する信号で、シフトレジスタ部９から
入力される。Ｐはパルス入力であり、この例で
は、第１図のプログラミングクロツクφ₂が入力
される。パルスＰ（プログラミングクロツクφ₂）
のローレベルによつて、プログラム電圧がマトリ
クス内のラインに乗る期間を指定する。Q_a〜Q_x
（回路１０ｃのとき）は、プログラム用の高電圧
を乗せるラインを指定する信号線で、これによつ
てプログラム電圧切換スイツチ１１ａ，１１ｃ
（第１図参照）および２４（第６図参照）のうち、
指定したラインに対応したスイツチをオンさせ
る。

第１図に戻つて、１１ａ，１１ｃ（および第６
図の２４）は上記で述べたとおり、回路１０ａ，
１０ｃおよび１０ｂの出力線Q_a〜Q_n，Q_a〜Q_x
（およびQ_a〜Q_y）からの通常電圧のハイレベル電
圧の信号を受けて、これをプログラム電圧レベル
に切換えるスイツチで、マトリクス内のラインの
本数に対応してアレイ状に配置されている。プロ
グラム電圧が乗らないときは電気的に遮断され
る。１２ａ〜１２ｃはシフトレジスタ部９からの
出力信号で、回路１０ａ〜１０ｃに対し、プログ
ラム電圧を乗せるラインを指定する。１２ｄは回
路１０ｂの出力Q_a〜Q_yを表わし、上述したよう
に回路８内のプログラム電圧切換スイツチ２４
（第６図参照）のオン，オフ情報を示す信号であ
る。

回路８は、Ｄフリツプフロツプ２１と、プログ
ラム電圧切換スイツチ２４とを含むアレイ構成の
ブロツクであり、第６図に詳解してある。第６図
において、２５ａ，２５ｂはトランスミツシヨン
ゲートで、第１図のモード切換信号MODEの反
転信号により制御される。プログラミン
グモード時には上述したように、MODE信号は
ハイレベルになり、したがつて信号はロ
ーレベルになるので、トランスミツシヨンゲート
２５ａ，２５ｂはオフし、Ｄフリツプフロツプ２
１は論理線路D_a〜D_y，及びQ_a〜Q_yから切り離さ
れる。D_a〜D_yはＤフリツプフロツプ２１のデー
タ入力信号であり、第１図のORアレイ部２の出
力線３ａ〜３ｙに対応する。Q_a〜Q_yはＤフリツ
プフロツプ２１の出力で、第１図の信号線７ａ〜
７ｙに対応する。φ₁は上述したように、Ｄフリ
ツプフロツプ２１のクロツク入力、２４はプログ
ラム電圧切換スイツチであり、第１図のプログラ
ム電圧切換スイツチ１１ａ，１１ｃと同様のもの
であるが、この場合は、プログラム電圧の出力線
が１スイツチにつき２本づつ用意されている。信
号線U_a〜U_y，W_a〜W_yのうち、添字の同じ信号
線には同時にプログラム電圧が乗る。すなわち、
Ｄフリツプフロツプ２１の入力側と出力側の線に
同時にプログラム電圧を乗せるのである。プログ
ラム電圧が乗らないときは電気的に遮断される。
V_Pは上述したようにプログラム電圧、またE_a〜
E_yは第１図の回路１０ｂからの出力信号１２ｄ
であり、スイツチをオン，オフする信号である。

再び第１図に戻つて、領域１３〜１９は線接続
用トランジスタの生成領域である。各領域におけ
る斜線のマーク２０は、線接続用トランジスタが
通常電圧でオンし、線路が接続できる状態にある
ことを示す。またＡ〜Ｒは各ラインに乗る信号名
を表わす。

第２図は、第１図の各ラインの交差部をぬき出
した図である。斜線のマーク２０については、上
述したとおりである。第３図は、第２図に対応す
る詳解図である。第３図において、２６ａ，２６
ｂは抵抗分を形成するｎチヤネルトランジスタ、
２７は通常電圧、２８ａ〜２８ｄはコンタクトで
ある。太線で描いた２９ａ，２９ｂはポリシリコ
ン線で、トランジスタ形成部分ではコントロール
ゲートとなる。これは第１図，第２図においても
同様である。３０は拡散線、３１は接地を示す。
３２ａ，３２ｂは金属線を示し、トランジスタ部
分のドレイン側につながる。３３ａ，３３ｂはト
ランスミツシヨン用トランジスタである。
MODEは第１図のモード切換信号MODEの反転
信号で、プログラミング時にローレベルになり、
トランスミツシヨンゲート３３ａ，３３ｂをオフ
し、異なる電圧（プログラム電圧と通常電圧）を
分離する。通常モードでは、はハイレベ
ルになり、トランスミツシヨンゲート３３ａ，３
３ｂをオンさせ、線接続用トランジスタのドレイ
ン側に通常電圧を伝達する。３４ａ，３４ｂの点
線で囲んだトランジスタは、通常電圧でオン動作
可能なトランジスタである。

第４図は、第３図に対応する論理図である。第
４図において、３５は電源（通常電圧）、３６は
抵抗分、また３７はｎチヤネルの線接続用トラン
ジスタであり、ここでは通常電圧で動作可能なト
ランジスタのみ描いてある。３８はポリシリコン
線による信号ライン、３９は金属線による信号出
力ラインである。４０は電圧分離用トランスミツ
シヨンゲートであり、信号により制御さ
れる。この例における線接続用トランジスタ３７
は、従来のEPROM技術と同様のフローテイング
ゲート法等を採用したもので、ドレインとコント
ロールゲートにプログラム電圧がかかることによ
つて、フローテイングゲートに電子注入されてし
きい値電圧が上昇し、通常電圧ではオン動作しな
くなる。信号入力ライン３８にハイレベル（通常
電圧）の信号が与えられるとトランジスタ３７は
オンし、信号出力ライン３９はローレベルとな
る。このように論理の反転が行なわれつつ線路３
８と３９の論理的接続が行なわれる。

第７図は、第１図のシフトレジスタ部９の詳解
図である。４１ａはセツト端子付ポジテイブエツ
ジＤフリツプフロツプ、４１ｂ〜４１ｄはリセツ
ト端子付ポジテイブエツジＤフリツプフロツプで
ある。４２ａはセツト端子で、初期化信号INIT
がハイレベルのときＤフリツプフロツプ４１ａの
出力がセツトされる。４２ｂ〜４２ｄはリセツト
端子で、初期化信号INITがハイレベルのときＤ
フリツプフロツプ４１ｂ〜４１ｄの出力がリセツ
トされる。４３はORゲート、４１はＤフリツプ
フロツプ４１ａのデータ入力端子の接地、４５は
ANDゲートで、その出力４６はシフトレジスタ
４７ａに対するクロツク入力端となる。４８は初
期化信号INITの入力端、４９はシフトレジスタ
４７ａ内の最終段のＤフリツプフロツプ４１ｄの
出力（CR）である。ANDゲート４５にはモード
切換信号MODEとプログラミングクロツクφ₂と
が入力され、プログラミング時はMODE信号が
ハイレベルとなつて、プログラミングクロツク
φ₂がシフトレジスタ４７ａに伝えられる。

またシフトレジスタ４７ａは、これを変則シフ
トレジスタの１ブロツクとすると、シフトレジス
タ４７ｂとシフトレジスタ４７ｃとはシフトレジ
スタ４７ａと同様のブロツクであるが、リセツト
端子付フリツプフロツプ４１ｂ〜４１ｄの段数
が、第１図のマトリクス内の対応するラインの本
数によつて異なる。５０ａはＤフリツプフロツプ
４１ｂ〜４１ｄの出力で、これは第１図の出力１
２ａに対応し、高電圧を乗せるラインを選択する
信号である。同様に５０ｂは第１図の出力１２
ｂ，５０ｃは第１図の出力１２ｃに対応するライ
ンの選択信号である。

なお、第１図においては、図示の都合上外部か
らの入力線と外部への出力線が同じ方向に引き出
されて描いてあるが、実際のチツプ上では逆方向
に外部へ引き出した方が明らかに効率的である。

次に動作を説明する。まずプログラミングモー
ドにおけるプログラミング動作を、第１図により
説明する。まず、線路切断情報信号D_A，D_B，D_C
をローレベルにしておき、モード信号MODEを
ハイレベルに、初期化信号INITをハイレベルに
する。このとき、第７図のＤフリツプフロツプ４
１ａがセツトされ、Ｄフリツプフロツプ４１ｂ〜
４１ｄがリセツトされる。次に、プログラミング
クロツクφ₂を入力することによつて、クロツク
の進行につれて、シフトレジスタ４７ａの出力５
０ａの各々のラインが順に高電位（通常電圧レベ
ル）になる。シフトレジスタ５０ａの最終段の信
号CRが出力されると、この信号はORゲート４３
を介して、Ｄフリツプフロツプ４１ｂにフイード
バツクされ、再び出力５０ａの各々のラインを順
に高電位にする。シフトレジスタ５０ａの最終段
の信号CRがハイレベルになる度に、その信号は
次段のシフトレジスタ４７ｂにクロツク入力され
ることにより、シフトレジスタ４７ｂはシフトレ
ジスタ４７ａと同様に、その出力５０ｂの各々ラ
インを順に高電位にする。シフトレジスタ４７ｃ
も同様に、シフトレジスタ４７ｂの最終段出力
CRをクロツク入力として、その出力５０ｃを順
に高電位にする。この様子を第８図のタイムチヤ
ートに示す。

第１図において、第７図の出力５０ａに対応す
るレジスタ部９の出力ライン１２ａ中で高電位に
なつたラインが、回路１０ａにおいてそのライン
に対応する第９図のANDゲートに入力したとき、
線路切断情報D_Aがハイレベルになつていれば、
プログラム電圧切換スイツチ１１のうち対応する
ものがオンし、各ライン２ａ〜２ｚ，４ａ〜４
ｖ，５ａ〜５ｗ，６ａ〜６ｕのうち、対応するラ
インにプログラム電圧が乗る。レジスタ部９の出
力１２ｂと回路１０ｂおよびプログラム電圧切換
スイツチ２４（第６図）の動作関係も、また出力
１２ｃと回路１０ｃおよびプログラム電圧切換ス
イツチ１１ｃの動作関係も上記と同様である。

第１図のマトリクスの内、交差するラインの両
方にプログラム電圧がかかつているとき、線接続
トランジスタのしきい電圧値が上昇し、通常電圧
ではオンしなくなる。ただしプログラム電圧がラ
インにかかるのは、プログラミングクロツクφ₂
のローレベル期間である。第３図は、ポリシリコ
ン線２９ａおよび金属線３２ｂにプログラム電圧
がかかつてつぶされた（しきい電圧が上昇した）
線接続用トランジスタと、ポリシリコン線２９ｂ
および金属線３２ａにプログラム電圧がかかつて
つぶされた線接続用トランジスタの例である。３
４ａ，３４ｂの点線はつぶされずに残つたトラン
ジスタ部であり、点線のないトランジスタ部がつ
ぶされたものである。領域１，１３，１５，１７
のトランジスタをつぶすときは、D_Aから線路切
断情報を入力し、D_Bはローレベルに、D_Cはハイ
レベルにする。領域２，１４，１６，１８のトラ
ンジスタをつぶすときには、D_Cをローレベルに、
D_Bはハイレベルにして、D_Aから線路切断情報を
入力する。領域１９のトランジスタをつぶすとき
は、D_Aをローレベルに、D_Cをハイレベルにして、
D_Bから線路切断情報を入力する。

次に論理的にみて、どのようにトランジスタを
残せばよいかを説明する。外部からの入力情報を
反転入力する際は、領域１３のトランジスタを残
す。このとき、外部入力線４ａ〜４ｖから入力さ
れた信号は、領域１３で線接続用トランジスタに
よつて反転され、領域１のANDアレイに入力す
る。例は第１図のＡからＣに至るパスで、入力信
号Ａは領域１３内のトランジスタで反転されて、
Ｃに亘り、Ｃ＝の論理になる。また例えば、Ｂ
−Ｅのパスも同様に、Ｅ＝となる。外部からの
入力情報を非反転する際は、領域１４および領域
１９にトランジスタ生成する。例はＢ−Ｐのパス
で、Ｐ＝Ｂ＝（＝Ｂ）となる。

外部への出力信号を反転させるときは、領域１
６にトランジスタを残す。例はＩ−Ｒのパスで、
Ｒ＝となる。外部への出力信号を反転させずに
同じ論理で出力するには、領域１９および領域１
５にトランジスタを形成する。例はＨ−Ｑのパス
で、Ｑ＝（＝Ｈ）となる。

組合せ論理部の出力（すなわちORアレイ部２
の出力）を非反転に帰還させたいときは、領域１
８および領域１７にトランジスタ形成する。例は
Ｊ−Ｌパスで、Ｌ＝Ｊ＝（＝Ｊ）となる。逆に反転
させて帰還させたいときは、領域１９にトランジ
スタを残す。例はＫ−Ｍのパスで、Ｍ＝とな
る。また帰還信号をさらに外部への出力信号とし
たいときは、上に加えてさらに、領域１６また
は、領域１５のいずれかにトランジスタを形成す
ることによつて可能である。

第１図のマトリクス部分に対応する論理図を第
９図に示す。記号は第１図に対応している。
ANDアレイ部１およびORアレイ部２の理論は従
来技術に従うが、第１図の例では、いうまでもな
くＧ＝・＋・・となる。つまり、
ANDアレイ部１の入力から出力へはNOR論理に
なつており、ORアレイ部２の入力から出力も
NOR論理に従う。

論理回路としての動作時（通常モード）に、モ
ード切換信号MODEをローにすることによつて、
シフトレジスタ部９が不能化され、各ラインに高
電圧が乗らなくなる。このモード時は、第３図の
通常電圧27（V_DD）が線接続用トランジスタのド
レイン側にかかる。また、このモード時は、プロ
グラム電圧V_Pを接地レベルにしておく。

通常モード時において、外部入力線４ａ〜４ｖ
に入力された信号は、非反転時は、領域１４およ
び領域１９のトランジスタを経て、ANDアレイ
部１に入力する。反転時は、領域１３のトランジ
スタを経て、ANDアレイ部１に入力する。次に、
ANDアレイ部１およびORアレイ部２における組
み合せ論理部を通過した信号は、回路８内のＤフ
リツプフロツプ２１（第６図）に達し、クロツク
φ₁の立ち上がり時にＤフリツプフロツプ２１に
記憶される。Ｄフリツプフロツプ２１を通過した
信号は、反転して外部出力される場合は、領域１
６のトランジスタを経て、出力線５ａ〜５ｗから
出力される。非反転で外部出力される場合は、領
域１９および領域１５のトランジスタを経て、出
力線５ａ〜５ｗから出力される。また、反転して
帰還される場合は、領域１９を経て、ANDアレ
イ部１およびORアレイ部２の組み合わせ回路に
達する。非反転に帰還される場合は、領域１８お
よび領域１７を経て、ANDアレイ部１およびOR
アレイ部２の組み合せ回路に達する。以上の動作
を繰り返すことにより、順序回路が実現される。

なお、第１図の例では、プログラミング時に、
線路切断情報を１クロツクに対して、１データづ
つ入力したが、第７図におけるシフトレジスタ４
７ａを並列に複数用いることによつて、ライン２
ａ〜２ｚ，４ａ〜４ｖ，５ａ〜５ｗ，６ａ〜６ｕ
上のトランジスタを複数同時に形成させることが
できる。また、領域１７，１８の帰還用線接続ト
ランジスタ形成部にも組み合わせ論理がつくれる
ことは明白である。

〔発明の効果〕

以上説明したように、この発明によれば、組み
合わせ論理線，帰還線，入出力線を変則的なマト
リクス配線にしたので、次のような種々の効果が
得られる。

外部からの電気的なプログラミングによつて
順序論理回路が実現できる。

従来のプログラマブルロジツクアレイに比較
して、余分なピン数が減らせる上、集積度が向
上できる。

消去と再書き込みのできるものなら、ICテ
スタを使用したり、ブレツドボードに、プログ
ラミングされた本発明によるプログラマブルロ
ジツクアレイを接続することによつて、シミユ
レーシヨンではなく、実物で試験を行つたのち
即、実物をデバツグできる。

汎用品としてでき上がつたものに対して、電
気的にプログラミングするだけで固有の集積回
路となるため、開発期間が極小ですむ上、汎用
プロセスで製作されるものであるから、大量生
産すれば従来の専用ICより安価になる。その
ため、特に個人ユーザーのように極少量生産の
ユーザーが手軽に専用集積回路を製作できる。

汎用のプロセスで生産されるため、クリテイ
カルパスの遅延は、トランジスタ生成状況によ
つて決定され、最大遅延の予想がつきやすく、
メーカーが最大遅延を提示し、動作周波数範囲
を規定すれば、論理設計が容易になる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す全体図、第
２図は各論理ラインの交差部分を抜き出した図、
第３図は第２図に対応する詳解図、第４図は第３
図に対応する論理図、第５図は第１図の回路１０
ａ〜１０ｃの構造を示す論理図、第６図は第１図
の回路８の詳解図、第７図は第１図のシフトレジ
スタ部９の構造の一例を示す図、第８図はプログ
ラミングモード時のタイムチヤート、第９図は第
１図の論理マトリクス部に対応する論理図であ
る。 図において、１はANDアレイ部、２はORアレ
イ部、１３〜１９はトランジスタ領域である。な
お、各図中同一符号は同一または相当部分を示
す。

Claims (1)

1. 【特許請求の範囲】 １ １チツプ上において、マトリクス構造の組み
   合わせ論理部への入力側線路と出力側線路とを交
   差させ、さらに前記線路に対して、前記組み合わ
   せ論理部の出力側から入力側への帰還信号用線
   路、チツプ外からの信号入力用線路、およびチツ
   プ外への信号出力用線路を交差させたマトリクス
   構造にし、各線路の交差点には線接続用トランジ
   スタを形成し、マトリクス内で任意の交差点を形
   成する２本の線路に高電圧をかけて、その交差点
   に存在する線接続用トランジスタの状態を変化さ
   せることにより当該線路の論理的な接続を行な
   い、これによりチツプ外からの電気的なプログラ
   ミングにより固有の論理を決定づけられるように
   したことを特徴とするプログラマブルロジツクア
   レイ。 ２ マトリクス内の各線路のうちプログラミング
   用の高電圧を与える線路を、外部から与えるパル
   ス数によつて決定することを特徴とする、特許請
   求の範囲第１項記載のプログラマブルロジツクア
   レイ。