JPH05115031A - 動きベクトル検出装置及びカメラ一体型手振れ補正装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、画像が揺動していることを精度良
く検出できる動きベクトル検出装置を提供する。 【構成】 本発明の動きベクトル検出装置は、同期信号
を一定期間だけ遅らせて各画素の所定方向に割り付けら
れたアドレスを累積するか否かを決定するタイミング信
号を発生するタイミング信号発生部10と、前フィールド
画像と現フィールド画像との絶対差分値に基づいて画像
の相関値を算出する加算部11と、タイミング信号発生部
10から出力されるタイミング信号に基づいて加算部11に
より算出された相関値を累積して記憶する累積加算メモ
リ12と、累積加算メモリ12に記憶された累積値の極値を
有する位置に対応する動きベクトルを検出する検出部13
とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号の揺れを検出
できる動きベクトル検出装置及びその動きベクトル検出
装置を備えた画像の揺れを補正できるカメラ一体型手振
れ補正装置に関する。

【０００２】

【従来の技術】従来の動きベクトル検出装置は、供給さ
れた画像を定められた大きさのブロックに分割し、各ブ
ロックについて、前フィールド画像と現フィールド画像
との相関によりどの方向にどの程度動いたかを表す動き
ベクトル抽出方法が用いられている。

【０００３】上述した従来の動きベクトル検出装置に用
いられている動きベクトル抽出方法には、輝度値の空間
的勾配と時間的勾配から求める勾配法、フーリエ変換係
数の位相項の比率から求める位相相関法、片方の画像の
代表点ともう一方の画像とのフィールド間差分の絶対値
の累積値から求める代表点マッチング法がある。このう
ちハードウェアの規模が比較的小さく実現できるのが、
ＭＵＳＥエンコーダに使用されている代表点マッチング
法である。

【０００４】図２９を参照して、供給されたフィールド
画像全体の動きベクトルを求める場合について代表点マ
ッチング法を説明する。まず、画像全体からｂ×ｃ＝ｐ
個の代表点を均等に選び、探索範囲ｍ画素×ｎ画素の領
域においてフィールド間差分の絶対値は、次式（１）

【０００５】

【数１】

【０００６】を多値で求める。ここで、βⁿ _d,e （ｉ，
ｊ）は現フィールド画像の輝度値を表し、β
^n-1 _d,e （０，０）は前フィールド画像の輝度値を表
す。各々の代表点に関しα_d,e （ｉ，ｊ）の累積和を表
す累積関数は、

【０００７】

【数２】

【０００８】を算出してその最小値をとる変移量（ｉ，
ｊ）を動きベクトルとする方法が代表点マッチング法で
ある。式（２）で示される累積関数α（ｉ，ｊ）は、動
きベクトルの位置（ｉ，ｊ）を中心とした“すり鉢”の
形状になる。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た従来の動きベクトル検出装置では、入力される画像の
大きさは有限であり、特に代表点としてサンプリングす
る際に必要な低域通過フィルタを通過した後の画像信号
は、画像の領域外の影響を受けた画像となってしまう。
また、リアルタイムに入力されるＴＶ画像信号では、水
平同期信号及び垂直同期信号は、輝度値が黒レベルなの
でこの影響が大きい。画像の相関から動きベクトルを検
出する装置では、低域通過フィルタを通すことにより、
黒レベルから画像の輝度レベルまで立ち上がる過度状態
が発生する画像の領域においては、図３０に示すよう
に、ほぼ一定の立ち上がり形状となり、画像が動いてい
るにもかかわらず常に連続するフィールド画像間で相関
があり、検出されるベクトルが０になる方向に動いてし
まうという問題点があった。

【００１０】第１発明は、上述した従来の動きベクトル
検出装置における問題点に鑑み、画像が揺動しているこ
とを精度良く検出できる動きベクトル検出装置を提供す
る。第２発明は、動きベクトル検出装置を備えた画像の
揺動を補正できるカメラ一体型手振れ補正装置を提供す
る。

【００１１】

【課題を解決するための手段】第１発明は、前フィール
ド画像と現フィールド画像との絶対差分値に基づいて画
像の相関値を算出する演算手段と、同期信号を一定期間
だけ遅らせて各画素の所定方向に割り付けられたアドレ
スに対応する相関値を累積するか否かを決定するタイミ
ング信号を発生するタイミング信号発生手段と、タイミ
ング信号発生手段から出力されるタイミング信号に基づ
いて算出手段により算出された相関値を累積して記憶す
る記憶手段と、記憶手段に記憶された累積値の極値を有
する位置に対応する動きベクトルを検出する検出手段と
を備えている動きベクトル検出装置によって達成され
る。

【００１２】第２発明は、演算手段により前フィールド
画像と現フィールド画像との絶対差分値に基づいて画像
の相関値を算出し、タイミング信号発生手段により同期
信号を一定期間だけ遅らせて各画素の所定方向に割り付
けられたアドレスに対応する相関値を累積するか否かを
決定するタイミング信号を発生し、記憶手段によりタイ
ミング信号発生手段から出力されるタイミング信号に基
づいて算出手段により算出された相関値を累積して記憶
し、検出手段により記憶手段に記憶された累積値の極値
を有する位置に対応する動きベクトルを検出する動きベ
クトル検出装置と、動きベクトル検出装置で検出された
動きベクトルの信頼性を判定処理する動きベクトル処理
手段とを備えているカメラ一体型手振れ補正装置によっ
て達成される。

【００１３】

【作用】第１発明の動きベクトル検出装置では、演算手
段は前フィールド画像と現フィールド画像との絶対差分
値に基づいて画像の相関値を算出し、タイミング信号発
生手段は同期信号を一定期間だけ遅らせて各画素の所定
方向に割り付けられたアドレスに対応する相関値を累積
するか否かを決定するタイミング信号を発生し、記憶手
段はタイミング信号発生手段から出力されるタイミング
信号に基づいて算出手段により算出された相関値を累積
して記憶し、検出手段は記憶手段に記憶された累積値の
極値を有する位置に対応する動きベクトルを検出する。

【００１４】第２発明のカメラ一体型手振れ補正装置で
は、動きベクトル検出装置は演算手段により前フィール
ド画像と現フィールド画像との絶対差分値に基づいて画
像の相関値を算出し、タイミング信号発生手段により同
期信号を一定期間だけ遅らせて各画素の所定方向に割り
付けられたアドレスに対応する相関値を累積するか否か
を決定するタイミング信号を発生し、記憶手段によりタ
イミング信号発生手段から出力されるタイミング信号に
基づいて算出手段により算出された相関値を累積して記
憶し、検出手段により記憶手段に記憶された累積値の極
値を有する位置に対応する動きベクトルを検出し、動き
ベクトル処理手段は動きベクトル検出装置で検出された
動きベクトルの信頼性を判定処理する。

【００１５】

【実施例】以下、図面を参照して第１発明の動きベクト
ル検出装置及び第２発明の動きベクトル検出装置を備え
たカメラ一体型手振れ補正装置における実施例を説明す
る。

【００１６】図１は、第１発明の動きベクトル検出装置
における一実施例の主要部の構成を示す。

【００１７】まず、図１の動きベクトル検出装置におけ
る主要部の構成を説明する。

【００１８】図１に示すように、動きベクトル検出装置
の主要部は、タイミング信号発生手段であるタイミング
信号発生部10、演算手段である加算部11、記憶手段であ
る累積加算メモリ12及び検出手段である検出部13によっ
て構成されている。

【００１９】タイミング信号発生部10は、クロック信号
ＣＫ、水平同期信号ＨＤ及び垂直同期信号ＶＤを入力し
て装置の制御に用いられる各タイミング信号を発生して
出力する。

【００２０】タイミング信号発生部10からは、水平方向
ブロックアドレス信号ＸＢＬＫ、垂直方向ブロックアド
レス信号ＹＢＬＫ、リ−ド／ライト（Ｒ／Ｗ）信号、水
平方向アドレス信号ＸＡＤＲ、垂直方向アドレス信号Ｙ
ＡＤＲ及びブロックタイミング信号がタイミング信号と
してそれぞれ出力される。

【００２１】加算部11は、絶対値部（後述する）から出
力された絶対値を累積加算メモリ12に入力する。

【００２２】累積加算メモリ12は、上記タイミング信号
発生部10及び加算部11にそれぞれ接続されており、タイ
ミング信号発生部10から出力されるＲ／Ｗ信号、水平方
向アドレス信号ＸＡＤＲ、垂直方向アドレス信号ＹＡＤ
Ｒ及びブロックタイミング信号に基づいて加算部11から
出力された絶対値を累積加算して記憶したり、記憶され
ている累積された絶対値（絶対累積値）を加算部11に出
力すると共に検出部13に出力する。

【００２３】検出部13は、上記累積加算メモリ12に接続
されており、累積加算メモリ12から出力される累積加算
値を入力すると共に、タイミング信号発生部10から入力
された水平方向アドレス信号ＸＡＤＲ、垂直方向アドレ
ス信号ＹＡＤＲ及びブロックタイミング信号に基づいて
累積加算メモリ12から出力された累積加算値を入力して
動きベクトルを検出して出力する。

【００２４】次に、上記各構成部分を詳細に説明する。

【００２５】タイミング信号発生部（以下、タイミング
発生部と称する）10は、図２に示すように遅延部14、ア
ドレス発生部15及びタイミング調整部16によって構成さ
れている。

【００２６】タイミング発生部10を構成する遅延部14を
図３、図４及び図５を参照して詳細に説明する。

【００２７】図３は、水平同期信号ＨＤ及び垂直同期信
号ＶＤを遅延するように構成された遅延部14の回路構成
を示す。また、図４及び図５は、それぞれ奇数フィール
ド、偶数フィールドのときのタイミングチャ−トを示
す。

【００２８】アメリカ・テレビジョン標準方式検討委員
会により定められた信号（以下、ＮＴＳＣ信号と称す
る）や、西ドイツ及びイギリスで開発されたカラ−テレ
ビジョン放送方式による信号（以下、ＰＡＬ信号と称す
る）のようにインターレス方式を採用している場合、図
６に示すように垂直同期信号ＶＤと水平同期信号ＨＤの
位相は、奇数フィールドでは一致しているが、偶数フィ
ールドでは０．５ライン分だけずれている。そのため、
単純に水平同期信号ＨＤ及び垂直同期信号ＶＤの立上り
でアドレスカウンタをリセットすると、奇数フィールド
のアドレスの位置と偶数フィールドのアドレスの位置と
が０．５ライン分だけずれる。

【００２９】また、水平同期信号ＨＤ及び垂直同期信号
ＶＤの立下りからは、画像のないブランキングが始って
いる。

【００３０】水平ブランキングは、米国電子工業協会
（エレクトロニック・インダストリ−ズ・アソシエ−シ
ョン（ELECTRONIC INDUSTRIES ASSOCIATION ），ＥＩＡ
と略称）のＲＳ−１７０Ａによると１０．９μsec.であ
るから、１ラインを４５５画素とすると水平ブランキン
グ期間は７８画素である。即ち、個々の画素に水平方
向、垂直方向のアドレスを割りつける際、画像の開始位
置のアドレスを（０，０）とするためには、水平同期信
号ＨＤ及び垂直同期信号ＶＤをブランキング期間だけ遅
らせる必要がある。

【００３１】図３の遅延回路は、カウンタ17，18、フリ
ップフロップ（以下、ＦＦと称する）19〜21、論理回路
ＡＮＤ22、論理回路ＮＯＲ23、論理回路ＮＡＮＤ24、論
理回路ＮＯＴ25、論理回路ＯＲ26及びＯＲ27によって構
成されている。

【００３２】水平同期信号ＨＤは、図４に示すように負
極性の１クロック分のパルスであり、図３に示すように
カウンタ18の端子ＣＬＲ（同期クリア）に接続されてい
る。このパルスが入力されるたびに、カウンタ18の端子
Ｑはリセットされて“０”になる。

【００３３】カウンタ18の端子Ｑは７ビットであり、Ｎ
ＡＮＤ24の入力端子は数個のインバ−タ機能を有してお
り、ＮＡＮＤ24は、ちょうど７５（４ＢＨ）のときのみ
“０”を出力するように構成されたデコーダである。

【００３４】カウンタ18の端子Ｅ（イネーブル端子）が
“１”のときに端子ＣＫＴに立上がり信号が入力される
と、カウンタ18はカウントアップする。

【００３５】カウンタ18の端子Ｑが“０”になると、Ｎ
ＡＮＤ24の出力は“１”になり、カウンタ18はイネーブ
ル状態になる。

【００３６】次々と入力されるクロック信号ＣＫによっ
てカウンタ18の端子Ｑがカウントアップしていくが、端
子Ｑがちょうど７５になるとＮＡＮＤ24の出力は“０”
になり、カウンタ18の端子Ｅはイネーブルが禁止されて
それ以上カウントが上らなくなる。

【００３７】ＮＡＮＤ24の出力の立下りは、ＦＦ20とＯ
Ｒ27によってエッジ検出される。これは次段のＦＦ21に
よって１クロック分だけ遅延し、水平同期信号ＨＤより
７７クロック遅延したＨＤＰ信号が得られる。

【００３８】垂直同期信号ＶＤは、カウンタ17のクリア
端子ＣＬＲに接続されており、垂直同期信号ＶＤか
“０”になるたびにカウンタ17の端子Ｑがリセットされ
る。

【００３９】ＡＮＤ22は入力端に数個のインバ−タ機能
を有しており、ちょうど２１（１５Ｈ）のときに“１”
を出力するように構成されているデコーダである。

【００４０】カウンタ17の端子Ｑが“０”になると、Ａ
ＮＤ22の出力は“０”になり、ＮＯＲ23のもう一方の入
力端子は７６クロック分だけ遅延した水平同期信号ＨＤ
が“０”になったときのみ、カウンタ17の端子Ｅを
“１”にしてイネーブルにし、端子Ｑのカウントアップ
を行う。即ち、水平同期信号ＨＤの７６クロック分だけ
遅延したパルスが入るたびにカウントアップし、カウン
タ17の端子Ｑの値が２１になるとＡＮＤ22の出力は
“０”から“１”に変化する。

【００４１】ＡＮＤ22の出力が“１”になると、ＮＯＲ
23の出力は常に“０”になりそれ以上カウントアップし
なくなる。

【００４２】同時にＮＯＴ25の出力は“１”から“０”
に変化するので、ＦＦ19とＯＲ26によりそのパルスが検
出され、結局、水平同期信号ＨＤを基準として７７パル
ス分と水平同期信号ＨＤが20本分の遅延が得られる。

【００４３】上述した遅延部では、次式で示す関係

【００４４】

【数３】

【００４５】が得られ、図７の□マークの位置にアドレ
ス信号ＶＤＰが配置される。

【００４６】任意の遅延量にしたいときは、ＡＮＤ22と
ＮＡＮＤ24のデコーダの入力値を変えることにより実現
できる。

【００４７】各デコーダ（ＡＮＤ22とＮＡＮＤ24）の値
をＨＮ，ＶＮとすると、上式で75→ＨＮ、21→ＶＮとし
た遅延（ディレイ）が得られる。

【００４８】この遅延した信号ＨＤＰ及び信号ＶＤＰ
が、以下に説明するアドレス発生回路に入力される。

【００４９】次に、タイミング発生部の一部分を構成す
るアドレス発生部15の回路構成を図８に示す。また、図
９及び図１０は、アドレス発生部15の動作時のタイミン
グチャートをそれぞれ示し、図１１は、アドレスマッピ
ング図を示す。

【００５０】図８のアドレス発生部15は、カウンタ28〜
31、論理回路ＡＮＤ32、ＡＮＤ33、論理回路ＮＡＮＤ3
4、ＮＡＮＤ35、論理回路ＮＯＴ36、ＮＯＴ37、ＮＯＴ3
8及び論理回路ＯＲ39によって構成されている。

【００５１】上述した遅延部（図３参照）から出力され
た信号ＨＤＰが“１”から“０”になると、ＡＮＤ32の
出力は“０”になり、カウンタ28の端子Ｑはリセットさ
れ、アドレス信号ＸＡＤＲ（図１参照）が“０”にな
る。

【００５２】ＮＡＮＤ34は入力端子に数個のインバ−タ
機能を有するデコ−ダであり、図１０では２３（１７
Ｆ）のときのみ“０”になる。

【００５３】カウンタ28にはクロック信号ＣＫが次々と
入力されるので、クロック信号ＣＫの立上りに応じてカ
ウントアップしていく。

【００５４】カウンタ28のカウントが２３になると、Ｎ
ＡＮＤ34が“０”になり、再度カウンタ28の端子Ｑがリ
セットされる。同時にＮＯＴ36の出力も“１”になるの
で、カウンタ29がイネーブルとなりカウントアップす
る。

【００５５】カウンタ29は、次の信号ＨＤＰが入力され
るとリセットされる。このようにＸ方向にはカウンタ28
の値がアドレス信号ＸＡＤＲとして画素単位でアドレス
が割付けられて０から２３までを繰り返す。

【００５６】２３までカウントされるとカウンタ29がカ
ウントアップして、ブロックアドレス信号ＸＢＬＫとし
てＸ方向のブロックアドレスとなる。

【００５７】Ｙ方向については、信号ＶＤＰでカウンタ
30及びカウンタ31をリセットし、信号ＨＤＰでカウント
アップをする。これらアドレス信号ＸＡＤＲ、ブロック
アドレス信号ＸＢＬＫ、アドレス信号ＹＡＤＲ及びブロ
ックアドレス信号ＹＢＬＫによって画素アドレスとブロ
ックアドレスが割りふられる。

【００５８】次に、累積を行うか否かのタイミングを設
定するタイミング調整部16について図１２を参照して詳
細に説明する。

【００５９】図１２のタイミング調整部16は、比較器
（以下、ＣＭＰと称する）40〜43、論理回路ＯＲ44〜4
6、論理回路ＮＡＮＤ47，48によって構成されている。

【００６０】図１２のタイミング調整部16では、図のカ
ッコ（）内の値のとき、図１３の傾斜部が累積をしない
タイミングを表わし、そのときのＯＲ46の出力は“１”
である。また、それ以外の値ではＯＲ46の出力は“０”
であり、累積を行うタイミングを表す。

【００６１】累積を行う位置は、ブランキング期間から
離すため、図１２の４つのＣＭＰ40〜43の各端子Ｂにお
ける入力の値で決定する。図中の矢印で示した値では図
１４に示したタイミングとなる。

【００６２】また、図１２のタイミング調整部16ではＣ
ＭＰ40〜43の値だけではブロック単位（この場合、２４
画素）にしか変えられないが、水平垂直同期パルス遅延
量を決定する遅延部のＡＮＤ22とＮＡＮＤ24（図３参
照）の値を変更すれば、１画素単位または１ライン単位
の微調整が可能となる。

【００６３】図１２のＮＡＮＤ47は、累積メモリの内容
をクリアするタイミングを有するタイミング信号ＣＬＲ
Ｂを発生し、“０”のとき累積メモリをクリアする。タ
イミング信号ＣＬＲＢは、アドレス信号ＸＡＤＲ及びＹ
ＡＤＲの累積メモリの全てのアドレスを含んでおり、数
ラインにかけてクリア動作が行なわれる（図１３及び図
１４の網目部分に該当）。

【００６４】ＮＡＮＤ48は、動きベクトル検出タイミン
グ（図１３及び図１４の網目部分に該当）で、“０”の
とき累積メモリの全てのアドレスの中から最も小さい値
に対応するアドレス信号ＸＡＤＲ及びＹＡＤＲを動きベ
クトルとして検出する。

【００６５】次に、図１５を参照して図１に示されてい
る加算部11、累積加算メモリ12及び検出部13で形成され
た部分の構成を詳細に説明する。また、図１６のタイミ
ングチャ−トを参照して図１５の部分の動作を説明す
る。

【００６６】図１５に示す部分は、加算部11、累積加算
メモリ12、検出部13、論理回路ＡＮＤ70、フリップフロ
ップ（ＦＦ）71，72、論理回路ＮＯＴ73、論理回路ＯＲ
74及び比較器（ＣＭＰ）75によって構成されている。ま
た、検出部13は、フリップフロップ（ＦＦ）76，77によ
って構成されている。

【００６７】クロック信号ＣＫは、常に与えられてお
り、タイミング信号ＣＬＢＫ（クリアタイミング）及び
ＥＮＡＣＣ（累積有効タイミング）のときのみ、累積加
算メモリ12の端子Ｒ／Ｗにライトパルスが加えれる。タ
イミング信号ＣＬＢＫ＝０のとき、累積加算を行う加算
部11の出力をＡＮＤ70で禁止すると同時に、上記ライト
パルスで累積メモリ12の全アドレスがクリアされる。

【００６８】タイミング信号ＥＮＡＣＣ＝０のときは、
累積メモリ12の出力と絶対値部（後述する）からの出力
の和がクロック信号ＣＫの立下りでＦＦ71にラッチさ
れ、その内容が再び累積メモリ12に書き込まれる。

【００６９】また、タイミング信号ＣＬＢＫ＝０のと
き、ＦＦ72は全て１にセットされ、信号ＤＥＴＶ＝０の
とき、ＣＭＰ75の動作がＦＦ72のクロックイネ−ブル端
子ＣＥに反映する。もし、ＦＦ72の値より累積メモリ12
から読み出した値の方が小さい場合は、クロックイネ−
ブル端子ＣＥ＝１となり、そのときの累積メモリ12の内
容がＦＦ72に書き込まれる。

【００７０】同時に、検出部13を構成しているＦＦ76，
77にはそのときのアドレス信号ＸＡＤＲ、ＹＡＤＲがラ
ッチされる。最終的には、最も小さい累積値に対応する
アドレス信号ＸＡＤＲ、ＹＡＤＲがＦＦ76，77にラッチ
される。

【００７１】なお、図１７にアドレス信号ＸＡＤＲ，Ｙ
ＡＤＲ，アドレスブロック信号ＸＢＬＫ，ＹＢＬＫのア
ドレスマッピングを示し、図１８にアドレス信号ＸＡＤ
Ｒやアドレス信号ＹＡＤＲから生成したＲ／Ｗ及びリセ
ツトのタイミングを示す。

【００７２】次に、図１９を参照して図１の主要部を備
えた本発明の動きベクトル検出装置における一実施例の
構成を説明する。

【００７３】図１９の動きベクトル検出装置は、タイミ
ング発生部10（図１参照）、アナログ／ディジタル（Ａ
／Ｄ）変換部78、ライン補間部79、低域通過フィルタ
（ＬＰＦ）80、代表点メモリ81、代表点ラインメモリ8
2、減算部83、絶対値部84、加算部11、累積加算メモリ1
2及び検出部13によって構成されている。

【００７４】以下、図１に記載されている部分以外の各
構成部分の動作を説明する。

【００７５】Ａ／Ｄ変換部78は、入力端子85から入力さ
れた画像信号をアナログからディジタルに変換し、ライ
ン補間部79は、Ａ／Ｄ変換部78でディジタル変換された
画像信号のフィールド画像を外部から供給されるフィー
ルド奇数／偶数の判定信号に基づいて直線補間処理して
ラインを生成する。

【００７６】低域通過フィルタ80は、入力画像信号に対
するのノイズの影響を軽減する。

【００７７】代表点メモリ81は、現フィールド信号から
代表点を抜き出し記憶し、代表点ラインメモリ82は、前
フィールドの代表点を出力する。

【００７８】減算部83及び絶対値部84は、それぞれ２枚
のフィールド間の相関を計算し、加算部11及び累積メモ
リ12は、累積関数ρ_d,e （ｉ，ｊ）を累積加算する。

【００７９】検出器13は、累積加算メモリ12のデータよ
り動きベクトルを検出する。

【００８０】次に、図１９の動きベクトル検出装置の動
作を説明する。

【００８１】まず、入力端子85より入力されたアナログ
画像信号は、Ａ／Ｄ変換部78で８ビット量子化され、ラ
イン補間部79で、奇数フィールドとの位置関係が上下に
１ライン分（即ち、０．５画素分）だけずれているた
め、図２０のように片側フィールド画像は２ライン分の
直線補間処理にて１ラインが生成される。このとき、補
間は片側フィールド画像にのみ対して行えばよく、外部
から供給されるフィールド奇数／偶数の判定信号に基づ
いて補間するか否かを決定する。

【００８２】ＬＰＦ80は、代表点をサンプリングすると
きに発生する折り返し歪みや不要ノイズを除去して輝度
値ａⁿ _d,e （ｉ，ｊ）を出力する。ノイズ除去された画
像信号は、タイミング発生部10で発生されたタイミング
で、現フィールド画像の代表点ａⁿ _d,e （０，０）とし
て代表点メモリ81に一時記憶され、この代表点の輝度値
は、次の垂直同期期間に代表点メモリ82に転送され、前
フィールド画像の代表点ａ^n-1 _d,e （０，０）として減
算部83に出力される。

【００８３】このとき代表点メモリ81と代表点メモリ81
のアドレス指定や読みだし書き込み指定は、タイミング
発生部10によって行われる。このようにして減算部83に
は輝度信号ａⁿ _d,e （ｉ，ｊ）とａ^n-1 _d,e （０，０）
が入力されてその差分を計算し、絶対値部84により絶対
差分値ρ_d,e （ｉ，ｊ）＝｜ａⁿ _d,e （ｉ，ｊ）−ａ
^n-1 _d,e （０，０）｜が算出される。絶対値部84により
算出された相関値は、加算部11によって累積メモリ12に
累積加算される。

【００８４】１フィールド分の画像の各代表点に関し、
これら一連の計算処理が完了すると、累積メモリ12には
アドレスに対応した累積関数ρⁿ （ｉ，ｊ）が得られ、
検出部13により垂直同期期間の間に累積関数ρⁿ （ｉ，
ｊ）が最大または最小値になる（ｉ，ｊ）に対応するア
ドレスを検出して、動きベクトルとして出力する。

【００８５】このとき加算部11、累積加算メモリ12及び
検出部13の書き込みや読みだし制御信号などのタイミン
グは、タイミング発生部10によって制御される。

【００８６】図２１は、上述したタイミング発生部10の
機能を説明するための図である。

【００８７】図２１に示すように、タイミング発生回路
10は、カウンタ86〜89、Ｒ／Ｗタイミング抽出部90、リ
セットタイミング抽出部91、２倍／１倍タイミング抽出
部92、ラインメモリ転送タイミング部93、累積メモリク
リアブロック抽出部94、累積無効有効ブロック抽出部95
及び動きベクトル検出ブロック抽出部96によって構成さ
れているものと考えることができる。

【００８８】基準となるクロック信号ＣＫは、カウンタ
86の端子ＣＫＴに入力されると共に、カウンタ88にも入
力される。クロック信号ＣＫを分周して生成した水平同
期信号ＨＤは、カウンタ86の端子ＣＬＲに入力されると
共に、カウンタ87の端子ＣＬＲに入力される。

【００８９】また、クロック信号ＣＫを分周して生成し
た垂直同期信号ＶＤは、カウンタ88に入力されると共
に、カウンタ88の端子ＣＬＲに入力される。カウンタ86
は、水平同期信号ＨＤをリセット信号として利用し、ク
ロック信号ＣＫでカウントを行い、探索範囲内の横方向
アドレス信号ＸＡＤＲを生成して出力する。

【００９０】カウンタ86から出力された横方向アドレス
信号ＸＡＤＲは、カウンタ87の端子ＣＫＴに入力される
と共にタイミング発生部10から出力される。

【００９１】カウンタ87は、カウンタ87の端子ＣＫＴか
ら入力された横方向アドレス信号ＸＡＤＲのキャリーを
更にカウントして横方向ブロックアドレスＸＢＬＫを生
成する。

【００９２】同様に、カウンタ88は、垂直同期信号ＶＤ
をリセット信号として水平同期信号ＨＤでカウントする
ことにより探索範囲内の縦方向アドレス信号ＹＡＤＲを
生成して出力する。カウンタ88から出力された縦方向ア
ドレス信号ＹＡＤＲは、カウンタ89の端子ＣＫＴに入力
されると共にタイミング発生部10から出力される。

【００９３】カウンタ89は、カウンタ89の端子ＣＫＴに
入力された縦方向アドレス信号ＹＡＤＲに対してそのキ
ャリーを更にカウントすることにより、縦方向ブロック
アドレス信号ＹＢＬＫを生成する。

【００９４】生成された上記アドレス信号のうち、探索
範囲内のアドレス信号ＸＡＤＲ及びアドレス信号ＹＡＤ
Ｒは、Ｒ／Ｗタイミング抽出部90、リセットタイミング
抽出部91、２倍／１倍タイミング抽出部92及びラインメ
モリ転送タイミング部93にそれぞれ入力されて、代表点
サンプリングのＲ／Ｗタイミングや、代表点ラインメモ
リへの転送タイミング等のタイミング信号を発生する。

【００９５】また、ブロックアドレス信号ＸＢＬＫ及び
ブロックアドレス信号ＹＢＬＫは、累積メモリクリアブ
ロック抽出部94、累積無効有効ブロック抽出部95及び動
きベクトル検出ブロック抽出部96にそれぞれ入力され
て、累積メモリクリアタイミング、累積メモリ無効有効
信号、動きベクトル検出タイミング等各種ブロックタイ
ミング信号を発生する。

【００９６】図２２を参照してタイミング発生部10の累
積無効有効抽出部95を説明する。

【００９７】図２２の累積無効有効抽出部95は、比較器
（ＣＭＰ）97〜100 及び論理回路ＮＯＲ101 によって構
成されている。

【００９８】水平方向ブロックアドレス信号ＸＢＬＫを
しきい値Ｘl 及びＸｒと比較し、また垂直方向ブロック
アドレス信号ＹＢＬＫをしきい値Ｙｕ及びＹｄと比較
し、これらのブロック座標で囲まれる領域を累積有効信
号としている。

【００９９】即ち、画像間の相関計算は累積メモリ有効
のブロックについてのみ実施される。この累積メモリ有
効の期間を、図２３のように垂直・水平同期信号から離
れた位置に設定しておくことで、画像領域外の影響を取
り除くことが出来る。

【０１００】また、図１に示す検出部13は、同時に累積
値の最大値、最小値、平均値を検出して出力し、後段に
接続されるマイコン等（図示省略）で検出した動きベク
トルの信頼性を判定するパラメータとして利用される。

【０１０１】次に、図２４及び図２５を参照して本発明
の動きベクトル検出装置の原理を説明する。

【０１０２】図２４に示すように、ＴＶ画像信号を垂直
同期信号部分、水平同期信号部分及び画像部分にそれぞ
れ分けて、垂直同期信号からは縦方向に低域通過フィル
タの影響の及ばない距離だけ余裕をとり、同様に水平方
向についても低域通過フィルタの影響の及ばない距離だ
け余裕をとって、横にｂ列、縦にｃ行の均等に代表点を
選択し、探索範囲を横にｍ画素、縦にｎ画素分設定す
る。

【０１０３】いま、ｄ列ｅ行目の代表点の輝度値を前フ
ィールド画像より抽出し、その値をａ^n-1 _d,e （０，
０）としてメモリに記憶しておく。現フィールド画像よ
り代表点の周囲の探索範囲分の画素をａⁿ _d,e （ｉ，
ｊ）とするとその差分値の絶対値ρ_d,e （ｉ，ｊ）は、

【０１０４】

【数４】

【０１０５】で表される。

【０１０６】図２５は式（１）を概念的に示す図であ
る。図２５に示すように、ρ_d,e （ｉ，ｊ）＝０となる
（ｉ，ｊ）が動きベクトルの候補であり、図中、曲線Ｋ
で表されている。

【０１０７】累積後の絶対値

【０１０８】

【数５】

【０１０９】から最も確からしい動きベクトルとして、

【０１１０】

【数６】

【０１１１】を得る。

【０１１２】図２６は、第２発明のカメラ一体型手振れ
補正装置における第１実施例を示す。

【０１１３】図２６のカメラ一体型手振れ補正装置は、
ＣＣＤＴＶ信号処理部102 、第１発明の動きベクトル検
出装置103 、１フィールド前の画像を記憶するフィール
ドメモリあるいは１フレーム前の画像を記憶するフレー
ムメモリ104 、補正周波数を決定するＢＰＦを有する動
きベクトル検出の信頼性を判定処理する動きベクトル信
号処理部105 、フィールドまたはフレームメモリに記憶
された画像の一部を拡大し補間する補間拡大処理部106
によって構成されている。

【０１１４】次に、図２６のカメラ一体型手振れ補正装
置の動作を説明する。

【０１１５】ＣＣＤＴＶ信号処理部102 より出力された
輝度信号は、動きベクトル検出装置103 に入力され２枚
の連続するフィールドあるいはフレーム画像信号より動
きベクトルが検出される。また、ＣＣＤＴＶ信号処理部
102 より出力される輝度信号、色差信号Ｒ−Ｙ及び色差
信号Ｂ−Ｙは、フィールドまたはフレームメモリ104に
入力されて記憶され、１フィールドまたは１フレーム後
の遅延後、補間拡大処理部106 で部分拡大される。この
とき動きベクトル検出装置103 で検出された動きベクト
ルは、動きベクトル信号処理部105 を通して補間拡大処
理部106 のコントロール端子に入力され、検出された手
揺れ成分である動きベクトルの量だけ補間拡大処理部10
6 によって上下左右に補正されて手振れの抑圧されたＴ
Ｖ画像信号が得られる。

【０１１６】図２７は、第２発明のカメラ一体型手振れ
補正装置における第２実施例を示す。

【０１１７】図２７のカメラ一体型手振れ補正装置は、
ＣＣＤＴＶ信号処理部107 、可変遅延線108 、第１発明
の動きベクトル検出装置109 、動きベクトル信号処理部
110によって達成される。

【０１１８】次に、図２７のカメラ一体型手振れ補正装
置の動作を説明する。

【０１１９】ＣＣＤＴＶ信号処理部107 でＣＣＤの垂直
電荷転送高速吐き出しクロック数をコントロールし、可
変遅延線108 でそれぞれ上下・左右方向の画像の平行移
動がコントロールできる。ＣＣＤＴＶ信号処理部107 で
出力された画像の輝度信号は、可変遅延線108 を通して
動きベクトル検出装置109 に入力され、第１実施例と同
様に画像信号より動きベクトルが検出される。検出され
た動きベクトルは、補正周波数を決定するＢＰＦを有し
ており動きベクトル検出の信頼性を判定処理する動きベ
クトル信号処理部110 に入力処理されて上下方向補正ベ
クトルは、ＣＣＤＴＶ信号処理部107 へ、また、左右方
向補正ベクトルは可変遅延線108 へそれぞれフィードバ
ック補正されて、閉ループサーボとして手振れを補正す
る。

【０１２０】図２８は、第２発明のカメラ一体型手振れ
補正装置における第３実施例を示す。

【０１２１】図２８のカメラ一体型手振れ補正装置は、
レンズ111 、アクチュエータ112 ，113 、ＣＣＤＴＶ信
号処理部114 、第１発明の動きベクトル検出装置115 、
動きベクトル信号処理部116 、ゲイン補正器117 、ドラ
イバ118 によって構成されている。

【０１２２】次に、図２８のカメラ一体型ＶＴＲの手振
れ補正装置の動作を説明する。

【０１２３】ＣＣＤＴＶ信号処理部114 より出力された
輝度信号は、動きベクトル検出装置115 で、上述した第
１実施例及び第２実施例と同様に画像信号より動きベク
トルが検出される。検出された動きベクトルは、補正周
波数を決定するＢＰＦを有しており動きベクトル検出の
信頼性を判定処理する動きベクトル信号処理部116 に入
力処理される。

【０１２４】レンズ111 はアクチュエータ112 ，113 に
よって支持され、レンズ111 の光軸に垂直な方向に２次
元的に可動できる構造となっており、上下方向アクチュ
エータ及び左右方向アクチュエータに電圧を印加するこ
とによりレンズ111 が２次元的に移動する。動きベクト
ル信号処理部117 から出力された補正ベクトルは上下方
向及び左右方向にそれぞれドライバ118 で増幅されて、
アクチュエータ112 ，113 に補正電圧が印加されること
によりレンズ111 の位置が補正されて、全体としてフィ
ードバックループを構成する。ただし、レンズ111 にズ
ーム可変機能がある場合、ズーム倍率により手振れ補正
ループゲインが変わるのでゲイン補正器117 にズーム倍
率情報を入力してズーム倍率に反比例したゲインコント
ロールを行う。

【０１２５】

【発明の効果】第１発明の動きベクトル検出装置では、
前フィールド画像と現フィールド画像との絶対差分値に
基づいて画像の相関値を算出する演算手段と、同期信号
を一定期間だけ遅らせて各画素の所定方向に割り付けら
れたアドレスに対応する相関値を累積するか否かを決定
するタイミング信号を発生するタイミング信号発生手段
と、タイミング信号発生手段から出力されるタイミング
信号に基づいて演算手段により算出された相関値を累積
して記憶する記憶手段と、記憶手段に記憶された累積値
の極値を有する位置に対応する動きベクトルを検出する
検出手段とを備えているので、画像の揺れを示す動きベ
クトルを精度良く検出できる。

【０１２６】第２発明のカメラ一体型ＶＴＲの手振れ補
正装置では、演算手段により前フィールド画像と現フィ
ールド画像との絶対差分値に基づいて画像の相関値を算
出し、タイミング信号発生手段により同期信号を一定期
間だけ遅らせて各画素の所定方向に割り付けられたアド
レスに対応する相関値を累積するか否かを決定するタイ
ミング信号を発生し、記憶手段によりタイミング信号発
生手段から出力されるタイミング信号に基づいて算出手
段により算出された相関値を累積して記憶し、検出手段
により記憶手段に記憶された累積値の極値を有する位置
に対応する動きベクトルを検出する動きベクトル検出装
置と、動きベクトル検出装置で検出された動きベクトル
の信頼性を判定処理する動きベクトル処理手段とを備え
ているので、検出された動きベクトルの信頼性を判定し
て画像の揺れを的確に補正できる。

【図面の簡単な説明】

【図１】第１発明の動きベクトル検出装置における一実
施例の主要部の構成を示すブロック図である。

【図２】図１のタイミング信号発生部の構成を示すブロ
ック図である。

【図３】図１の遅延部の構成を示すブロック図である。

【図４】奇数フィールドのときの図３の遅延部における
タイミングチャ−トである。

【図５】偶数フィールドのときの図３の遅延部における
タイミングチャ−トである。

【図６】奇数フィールド及び偶数フィールドにおける垂
直同期信号と水平同期信号との位相を示す特性図であ
る。

【図７】アドレス信号の配置位置の説明図である。

【図８】図２のアドレス発生部の構成を示すブロック図
である。

【図９】アドレス発生部の動作時のタイミングチャート
である。

【図１０】アドレス発生部の動作時のタイミングチャー
トである。

【図１１】アドレスマッピングを示す特性図である。

【図１２】図２のタイミング調整部の構成を示すブロッ
ク図である。

【図１３】累積のタイミングの説明図である。

【図１４】他の累積のタイミングの説明図である。

【図１５】図１に示されている加算部、累積加算メモリ
及び検出部で形成された部分の構成を示すブロック図で
ある。

【図１６】図１５の部分の動作を説明するためのタイミ
ングチャ−トである。

【図１７】アドレス信号ＸＡＤＲ，ＹＡＤＲ，アドレス
ブロック信号ＸＢＬＫ，ＹＢＬＫのアドレスマッピング
を示す特性図である。

【図１８】アドレス信号ＸＡＤＲやアドレス信号ＹＡＤ
Ｒから生成したＲ／Ｗ及びリセツトのタイミングを示す
特性図である。

【図１９】図１の主要部を備えた本発明の動きベクトル
検出装置における一実施例の構成を示すブロック図であ
る。

【図２０】直線補間処理の説明図である。

【図２１】図２のタイミング発生部の機能の説明図であ
る。

【図２２】図２１の累積無効有効抽出部の説明図であ
る。

【図２３】累積メモリ有効の期間の設定位置の説明図で
ある。

【図２４】図１９の動きベクトル検出装置の原理の説明
図である。

【図２５】図１９の動きベクトル検出装置の原理の他の
説明図である。

【図２６】第２発明のカメラ一体型手振れ補正装置にお
ける第１実施例の構成を示すブロック図である。

【図２７】第２発明のカメラ一体型手振れ補正装置にお
ける第２実施例の構成を示すブロック図である。

【図２８】第２発明のカメラ一体型手振れ補正装置にお
ける第３実施例の構成を示すブロック図である。

【図２９】従来の動きベクトル検出装置により動きベク
トルの検出を説明するためのブロック図である。

【図３０】従来の動きベクトル検出装置における問題点
の説明図である。

【符号の説明】

10 タイミング信号発生部 11 加算部 12 累積加算メモリ 13 検出部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山根 康邦 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 前フィールド画像と現フィールド画像と
   の絶対差分値に基づいて前記画像の相関値を算出する演
   算手段と、同期信号を一定期間だけ遅らせて各画素の所
   定方向に割り付けられたアドレスに対応する相関値を累
   積するか否かを決定するタイミング信号を発生するタイ
   ミング信号発生手段と、前記タイミング信号発生手段か
   ら出力される前記タイミング信号に基づいて前記算出手
   段により算出された前記相関値を累積して記憶する記憶
   手段と、前記記憶手段に記憶された前記累積値の極値を
   有する位置に対応する動きベクトルを検出する検出手段
   とを備えていることを特徴とする動きベクトル検出装
   置。
2. 【請求項２】 演算手段により前フィールド画像と現フ
   ィールド画像との絶対差分値に基づいて前記画像の相関
   値を算出し、タイミング信号発生手段により同期信号を
   一定期間だけ遅らせて各画素の所定方向に割り付けられ
   たアドレスに対応する相関値を累積するか否かを決定す
   るタイミング信号を発生し、記憶手段により前記タイミ
   ング信号発生手段から出力される前記タイミング信号に
   基づいて前記算出手段により算出された前記相関値を累
   積して記憶し、検出手段により前記記憶手段に記憶され
   た前記累積値の極値を有する位置に対応する動きベクト
   ルを検出する動きベクトル検出装置と、前記動きベクト
   ル検出装置で検出された動きベクトルの信頼性を判定処
   理する動きベクトル処理手段とを備えていることを特徴
   とするカメラ一体型手振れ補正装置。