JPH05114627A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05114627A
JPH05114627A JP30409191A JP30409191A JPH05114627A JP H05114627 A JPH05114627 A JP H05114627A JP 30409191 A JP30409191 A JP 30409191A JP 30409191 A JP30409191 A JP 30409191A JP H05114627 A JPH05114627 A JP H05114627A
Authority
JP
Japan
Prior art keywords
pellet
absorbing member
substrate
stress absorbing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30409191A
Other languages
Japanese (ja)
Inventor
Toshio Miyamoto
俊夫 宮本
Akiro Hoshi
彰郎 星
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30409191A priority Critical patent/JPH05114627A/en
Publication of JPH05114627A publication Critical patent/JPH05114627A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide a semiconductor device which can prevent generation of cracks or peelings at the connecting terminals due to a stress resulting from difference of thermal expansion coefficient while avoiding limitation on a substrate concerning thermal expansion coefficient. CONSTITUTION:A soft stress absorbing member 41 is inter posed between a substrate 21 and a pellet 11, and a connecting terminal 34 of the pellet 11 and a connecting terminal 45 of the substrate 21 are respectively formed in both sides of a wire 43 implanted on the stress absorbing member 41. Thereby, difference of deformations of the bustrate 21 and pellet 11 during change of thermal condition based on the difference of thermal expansion coefficients of the material of substrate 21 and the material of the pellet 11 can be absorbed by elastic deformation of the soft stress absorbing member 41. Therefore, stresses working on the connecting terminals 34, 45 can be controlled or restricted due to difference of deformation. As a result, generation of peeling or crack at the connecting terminals 34, 45 can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレット(以下、ペレットまたはチップという。)
がフリップチップ方式により絶縁基板(以下、単に基板
という。)にボンディングされている半導体装置に関
し、例えば、集積回路が作り込まれたペレットが基板上
にコントロールド・コラップス・リフロー・ボンディン
グ(以下、CCBという。)により機械的かつ電気的に
接続されている半導体装置に利用して有効な技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, particularly a semiconductor pellet (hereinafter referred to as pellet or chip).
Relates to a semiconductor device bonded to an insulating substrate (hereinafter, simply referred to as a substrate) by a flip chip method. For example, a pellet on which an integrated circuit is formed is controlled collapse reflow bonding (hereinafter, CCB) on the substrate. That is, the technology effectively applied to a semiconductor device that is mechanically and electrically connected to each other.

【0002】[0002]

【従来の技術】フリップチップ法とは、チップを裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称である。フリップチッ
プ法には形成するその接続端子の形態によって、チップ
に金属ボールをつけるボール方式、アルミニウムあるい
は銀合金により突起電極をつけるバンプ方式、あるいは
基板にペデスタルをつけるペデスタル方式等がある。
2. Description of the Related Art The flip chip method is a name given by so-called face-down bonding, in which a chip is turned upside down and bonding is performed using connection terminals formed on the surface or substrate. The flip chip method includes a ball method in which a metal ball is attached to a chip, a bump method in which a protruding electrode is formed of aluminum or a silver alloy, or a pedestal method in which a pedestal is attached to a substrate, depending on the form of the connection terminal to be formed.

【0003】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ(突起電極、Bum
p)がNiとAuメッキされたCuボールの表面を被覆
したはんだ(Pb−Sn)から形成されていることにあ
る。製法はまず、Al電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、Cr−Cu−Auの多層金属で電極
下地を形成し、この上にNiとAuのメッキしたCuボ
ールをおいてはんだにて溶着したバンプを形成する。こ
の方法は、Cuボールを介して接続するので、電極数の
多いチップに対しては不向きである。
The ball-type flip-chip structure is characterized in that a considerably thick low-melting glass is used as a chip protective film and that bumps for electrode connection (protruding electrodes, Bum) are used.
p) is formed from a solder (Pb-Sn) which covers the surface of a Cu ball plated with Ni and Au. In the manufacturing method, first, the surface of a conventional planar element having an Al electrode is covered with protective glass. Next, the glass film of the electrode portion is removed, an electrode base is formed of a multi-layer metal of Cr-Cu-Au, and Cu balls plated with Ni and Au are placed on the electrode base to form bumps welded by solder. This method is not suitable for a chip having a large number of electrodes because it is connected via Cu balls.

【0004】そこで、この方式の改良形に、同じくコン
トロールド・コラップス・リフローチップがある。これ
は、前記方式のCuボールに代えて、Sn−Pbを用い
て半球状のバンプを形成したものである。バンプはバリ
ヤ金属(Cr−Cu−Au)を介してAlパッド上に形
成されている。ボンディングにあたってはんだの流れす
ぎを防止するため、内部配線と接続しないパッドを持っ
たチップも考え出されている。
Therefore, an improved version of this system is also a controlled collapse reflow chip. This is one in which hemispherical bumps are formed by using Sn-Pb instead of the Cu balls of the above method. The bump is formed on the Al pad via a barrier metal (Cr-Cu-Au). In order to prevent excessive solder flow during bonding, a chip having a pad that is not connected to internal wiring has been devised.

【0005】AlあるいはAg−Snバンプによるフリ
ップチップは、Al、Ag合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはSiO2 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
CrあるいはTiを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は25μm程度である。また、バンプの大きさはチップ
寸法で制限される。Al、Ag−Snの代わりにはんだ
を用いたフリップチップもある。
Flip chips made of Al or Ag-Sn bumps are easy to work with Al and Ag alloys.
It is used because it is easy to obtain bonding conditions. The manufacturing method is the same as the above-mentioned ball method until the wafer having the internal wiring is covered with the glass film or the SiO 2 film and the window for the electrode is opened by the photoresist technique. next,
After thinly depositing Cr or Ti as an adhesive metal,
The bump metal is attached and the bump portion is left to be removed by etching. The adhesion thickness of the bump metal is determined by the balance between the etching yield and the bondability, and is generally about 25 μm. Also, the size of the bump is limited by the chip size. There is also a flip chip using solder instead of Al and Ag—Sn.

【0006】なお、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「IC化実装技術」
昭和55年1月15日発行 P81、P103〜P10
5、がある。
An example of the flip-chip technology is "IC mounting technology" issued by the Industrial Research Institute Co., Ltd.
Published January 15, 1980 P81, P103 to P10
There are five.

【0007】[0007]

【発明が解決しようとする課題】しかし、従来のフリッ
プチップ方式による半導体装置においては、ペレットと
基板との熱膨張係数の差に基づいて接続端子部分に繰り
返しの応力が作用するため、ペレットの基板へのボンデ
ィング時や、半導体装置の環境試験時や稼働時における
温度サイクルによって、接続端子部分に剥離やクラック
が発生するという問題点がある。
However, in the conventional flip-chip type semiconductor device, since the repeated stress acts on the connection terminal portion based on the difference in the thermal expansion coefficient between the pellet and the substrate, the pellet substrate There is a problem that peeling or cracking occurs in the connection terminal portion due to temperature cycling during bonding to the semiconductor device, during environmental testing of the semiconductor device, or during operation.

【0008】そこで、熱膨張係数差による熱応力を緩和
するために、基板の熱膨張係数をペレットの熱膨張係数
に可及的に合わせる工夫がなされている。この解決手段
による場合には、基板の選定条件が熱膨張係数によって
確定されるため、熱伝導率や絶縁性能、誘電率、配線と
の密着性、吸湿性等々の熱膨張係数以外の他の物性が優
れている材料を基板形成材料として使用することができ
ないという問題点がある。
Therefore, in order to reduce the thermal stress due to the difference in the thermal expansion coefficient, the thermal expansion coefficient of the substrate is adjusted to the thermal expansion coefficient of the pellet as much as possible. In the case of this solution, since the selection condition of the substrate is determined by the thermal expansion coefficient, other physical properties other than the thermal expansion coefficient such as thermal conductivity, insulation performance, dielectric constant, adhesion with wiring, hygroscopicity, etc. However, there is a problem in that a material having excellent properties cannot be used as a substrate forming material.

【0009】本発明の目的は、熱膨張係数についての基
板に対する制限を回避しつつ、熱膨張係数差に伴う応力
による接続端子におけるクラックや剥離の発生を防止す
ることができる半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device capable of preventing the occurrence of cracks and peeling at a connection terminal due to stress associated with the difference in thermal expansion coefficient while avoiding restrictions on the substrate regarding the thermal expansion coefficient. It is in.

【0010】なお、バンプを有するペレットを実装基板
に実装する実装技術として、実装基板に異方導電性フイ
ルムを接合し、この異方導電性フイルム上のにペレット
をバンプ群を当接させて載せるとともに、光硬化形の接
着材の収縮により各バンプを異方導電性フイルムに押接
させることにより、ペレットを実装基板に各バンプおよ
び異方導電性フイルムによる電気経路を通じて電気的に
接続する技術が、提案されている。
As a mounting technique for mounting pellets having bumps on a mounting substrate, an anisotropic conductive film is bonded to the mounting substrate, and the pellets are placed on the anisotropic conductive film with the bump groups in contact. At the same time, there is a technology to electrically connect the pellets to the mounting board through the electrical paths of the bumps and the anisotropic conductive film by pressing the bumps against the anisotropic conductive film by contraction of the photo-curable adhesive. ,Proposed.

【0011】しかし、この異方導電性フイルムが使用さ
れた半導体装置においては、ペレットと基板との電気的
接続は各バンプと異方導電性フイルムとの接触により確
保されることになるため、接続の信頼性が低く、しか
も、電極間ピッチは異方導電性フイルムの性能に制約さ
れるという問題点がある。
However, in the semiconductor device using this anisotropic conductive film, the electrical connection between the pellet and the substrate is ensured by the contact between each bump and the anisotropic conductive film. However, there is a problem in that the inter-electrode pitch is restricted by the performance of the anisotropic conductive film.

【0012】本発明の第2の目的は、ペレットと基板と
を確実に電気的に接続することができるとともに、電極
間ピッチを小さく設定することができる半導体装置を提
供することにある。
A second object of the present invention is to provide a semiconductor device which can surely electrically connect the pellet and the substrate and can set the pitch between the electrodes small.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The typical ones of the inventions disclosed in the present application will be outlined below.

【0015】すなわち、電子回路が作り込まれた半導体
ペレットが、絶縁基板に接続端子を介して電気的に接続
されている半導体装置において、前記半導体ペレットと
絶縁基板との間に応力吸収部材が介設されており、この
応力吸収部材は弾性率の小さい材料が用いられて平板形
状に形成された本体に、導電性材料が用いられて形成さ
れた導通部材が複数本、互いに絶縁されて厚さ方向に植
設されており、この応力吸収部材における各導通部材の
一端には前記接続端子が、その他端には前記絶縁基板の
電気配線がそれぞれ電気的に接続されていることを特徴
とする。
That is, in a semiconductor device in which a semiconductor pellet having an electronic circuit built therein is electrically connected to an insulating substrate via a connection terminal, a stress absorbing member is interposed between the semiconductor pellet and the insulating substrate. The stress absorbing member is made of a material having a small elastic modulus and is formed into a flat plate shape. A plurality of conducting members made of a conductive material are insulated from each other and have a thickness. The connection terminals are electrically connected to one end of each conductive member of the stress absorbing member, and the electric wiring of the insulating substrate is electrically connected to the other end of the stress absorbing member.

【0016】[0016]

【作用】前記した手段によれば、半導体ペレットと絶縁
基板との間に応力吸収部材が介設されているため、半導
体ペレットと基板との熱膨張係数差によって発生する機
械的応力は、応力吸収部材における変形によって吸収さ
れる。この応力吸収部材による変形吸収作用によって、
半導体ペレットと基板との熱膨張係数差に基づいて発生
した応力が接続端子へ集中するのを防止することができ
るため、接続端子に剥離やクラックが発生するのを未然
に防止することができる。
According to the above-mentioned means, since the stress absorbing member is interposed between the semiconductor pellet and the insulating substrate, the mechanical stress generated by the difference in the thermal expansion coefficient between the semiconductor pellet and the substrate is absorbed by the stress absorbing member. It is absorbed by the deformation of the member. Due to the deformation absorbing action of this stress absorbing member,
Since it is possible to prevent the stress generated based on the difference in thermal expansion coefficient between the semiconductor pellet and the substrate from concentrating on the connection terminal, it is possible to prevent peeling or cracks from occurring at the connection terminal.

【0017】[0017]

【実施例】図1は本発明の一実施例である半導体装置を
示す拡大部分断面図、図2(a)、(b)はそれに使用
されている半導体ペレットを示す斜視図および拡大部分
断面図、図3(a)、(b)は図1の半導体装置に使用
されている基板を示す一部切断斜視図および拡大部分断
面図、図4は図1の半導体装置に使用されている応力吸
収部材を示す一部切断斜視図、図5はペレットと応力吸
収部材との組立体を示す正面断面図、図6(a)、
(b)は応力発生防止作用を説明するための各説明図で
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an enlarged partial sectional view showing a semiconductor device according to an embodiment of the present invention, and FIGS. 2A and 2B are perspective views and enlarged partial sectional views showing a semiconductor pellet used therein. 3 (a) and 3 (b) are partially cut perspective views and enlarged partial sectional views showing a substrate used in the semiconductor device of FIG. 1, and FIG. 4 is stress absorption used in the semiconductor device of FIG. 6 is a partially cutaway perspective view showing a member, FIG. 5 is a front sectional view showing an assembly of a pellet and a stress absorbing member, FIG.
(B) is each explanatory view for explaining a stress generation preventive action.

【0018】本実施例において、本発明に係る半導体装
置は、集積回路が作り込まれた半導体ペレットとしての
シリコンペレット(以下、ペレットという。)11が、
コンピュータモジュール基板(以下、基板という。)2
1に応力吸収部材41を介して電気的に接続されている
とともに、ペレット11の各電極パッドは応力吸収部材
41の各導通部材43にCCBによって形成された複数
個の接続端子34により機械的かつ電気的に接続されて
いるものとして構成されている。この半導体装置の最大
の特徴は、ペレット11と基板21との間に応力吸収部
材41が介設されている点にある。
In this embodiment, in the semiconductor device according to the present invention, a silicon pellet (hereinafter referred to as a pellet) 11 as a semiconductor pellet in which an integrated circuit is built is used.
Computer module substrate (hereinafter referred to as substrate) 2
1 is electrically connected via a stress absorbing member 41, and each electrode pad of the pellet 11 is mechanically and electrically connected to each conducting member 43 of the stress absorbing member 41 by a plurality of connecting terminals 34 formed by CCB. It is configured to be electrically connected. The greatest feature of this semiconductor device is that the stress absorbing member 41 is provided between the pellet 11 and the substrate 21.

【0019】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。
The semiconductor device is manufactured by the following manufacturing method. Hereinafter, a method of manufacturing this semiconductor device will be described. This description clarifies details of the configuration of the semiconductor device.

【0020】本実施例においては、図2に示されている
ペレット11が使用され、ペレット11の接続側主面に
は接続端子34を形成するためのバンプ12が複数個、
所定の間隔を置いてアレー状に配列されて形成されてい
る。ペレットおよびバンプの製造作業は、半導体装置の
製造工程における所謂前工程において、ウエハの形態で
実施される。以下、バンプ12の形成工程を主体にし
て、ペレットの製造工程を簡単に説明する。
In this embodiment, the pellet 11 shown in FIG. 2 is used, and a plurality of bumps 12 for forming the connection terminal 34 are formed on the main surface of the connection side of the pellet 11.
It is formed by being arrayed in an array at a predetermined interval. The manufacturing work of pellets and bumps is performed in the form of a wafer in a so-called pre-process in the manufacturing process of a semiconductor device. Hereinafter, the manufacturing process of the pellets will be briefly described, mainly the forming process of the bumps 12.

【0021】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット11に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜13上には電気配線14が形成される。この電気配
線14の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線14上にはパッ
シベーション膜15が被着される。通例、このパッシベ
ーション膜15はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。
In a pre-process of a so-called semiconductor device manufacturing process, a desired integrated circuit (not shown) is formed in a wafer form so as to correspond to each pellet 11. Next, in the electric wiring forming step, the electric wiring 14 is formed on the insulating film 13 of the integrated circuit. Aluminum is used for the work of forming the electric wiring 14, and the work is performed by an appropriate thin film forming process such as sputtering or vapor deposition and a lithographic process. A passivation film 15 is deposited on the electric wiring 14. Usually, the passivation film 15 is composed of a hard insulating film such as a silicon oxide film or a silicon nitride film.

【0022】このパッシベーション膜15にはスルーホ
ール16が複数個(本実施例においては、9個が便宜上
図示されているが、実際には640個等の多数個が配列
される。)が、互いに間隔を置かれた所定の箇所に配列
されてそれぞれ開設される。開設された各スルーホール
16の底面には所定の電気配線14が露出されており、
したがって、スルーホール16により電極パッド16A
が実質的に構成されている。このスルーホール16の開
設作業は、リソグラフィー処理により選択的に実施され
る。
The passivation film 15 has a plurality of through-holes 16 (in this embodiment, nine are shown for convenience, but a large number such as 640 are actually arranged), but they are mutually arranged. They are arranged in predetermined places at intervals and opened respectively. The predetermined electric wiring 14 is exposed on the bottom surface of each through hole 16 that is opened,
Therefore, the through hole 16 causes the electrode pad 16A
Is substantially configured. The work of opening the through hole 16 is selectively performed by a lithography process.

【0023】その後、バンプ形成工程において、薄膜形
成処理およびリソグラフィー処理等が用いられて、ペレ
ット11の各スルーホール16にはバンプ12が各電極
パッド16A、すなわち、電気配線14に電気的に接続
するようにそれぞれ形成される。例えば、バンプ12は
クロムから成る第1下地層17と、銅から成る第2下地
層18と、金から成る第3下地層19と、はんだ材料
(Sn−Pb)から成る本体20とから構成されてい
る。本実施例において、本体20は、Sn:Pbが、
8:2、である高温用のはんだ材料が用いられて、直径
が約100μmの半球形状に形成されている。
Thereafter, in the bump forming process, a thin film forming process and a lithographic process are used to electrically connect the bumps 12 to the electrode pads 16A, that is, the electric wirings 14 in the through holes 16 of the pellet 11. To be formed respectively. For example, the bump 12 includes a first underlayer 17 made of chromium, a second underlayer 18 made of copper, a third underlayer 19 made of gold, and a main body 20 made of a solder material (Sn-Pb). ing. In this embodiment, the main body 20 has Sn: Pb
The solder material for high temperature of 8: 2 is used to form a hemispherical shape having a diameter of about 100 μm.

【0024】以上のようにして、ペレット11およびバ
ンプ12が形成されたウエハは、ダイシング工程におい
て各ペレット11にそれぞれ分割される。ダイシングさ
れた後のペレット11は、後記する基板21上のペレッ
ト搭載領域に対応する微小な平板形状に形成されてい
る。例えば、ペレット11は15mm×15mmの正方
形の平板形状に形成される。
The wafer on which the pellets 11 and the bumps 12 are formed as described above is divided into each pellet 11 in the dicing process. The pellet 11 after being diced is formed into a minute flat plate shape corresponding to a pellet mounting region on a substrate 21 described later. For example, the pellet 11 is formed in a square flat plate shape of 15 mm × 15 mm.

【0025】他方、本実施例においては、図3に示され
ている基板21が使用されている。次に、基板21の構
成について説明する。
On the other hand, in this embodiment, the substrate 21 shown in FIG. 3 is used. Next, the configuration of the substrate 21 will be described.

【0026】基板21はアルミナセラミックが用いられ
て形成されたベース22を備えており、ベース22はコ
ンピュータモジュール基板として供され得るように適当
な強度および大きさを有する四角形のボード形状に形成
されている。本実施例において、ベース22の構成材料
としてはアルミナセラミックを用いたが、これに限ら
ず、炭化シリコンや、ムライト、窒化アルミニウム等の
セラミック、さらには、エポキシ樹脂等々の絶縁材料を
用いることができる。
The substrate 21 is provided with a base 22 formed of alumina ceramic, and the base 22 is formed in a rectangular board shape having appropriate strength and size so that it can be used as a computer module substrate. There is. In the present embodiment, alumina ceramic is used as the constituent material of the base 22, but not limited to this, it is possible to use ceramics such as silicon carbide, mullite, aluminum nitride, and insulating materials such as epoxy resin. ..

【0027】ベース22上には第1絶縁層23が積層さ
れており、この第1絶縁層23はポリイミド樹脂が用い
られてフィルム状に形成されている。この第1絶縁層2
3上には第1電気配線(以下、第1配線という。)24
が所望の形状にパターニングされて配線されている。本
実施例において、第1配線24は、第1絶縁層23上に
銅箔が密着金属としてチタンが用いられて接合され、リ
ソグラフィー処理により選択的にパターニングされるこ
とにより形成されている。
A first insulating layer 23 is laminated on the base 22, and the first insulating layer 23 is made of polyimide resin and is formed in a film shape. This first insulating layer 2
A first electric wiring (hereinafter, referred to as a first wiring) 24 is provided on the surface 3.
Are patterned into a desired shape and wired. In the present embodiment, the first wiring 24 is formed by joining a copper foil on the first insulating layer 23 using titanium as an adhesion metal and selectively patterning by a lithography process.

【0028】また、第1絶縁層23上には第2絶縁層2
5が積層されており、この第2絶縁層25は第1絶縁層
23と同様、ポリイミド樹脂が用いられてフィルム状に
形成されている。この第2絶縁層25上には第2電気配
線(以下、第2配線という。)26が所望の形状にパタ
ーニングされて配線されている。この第2配線26は、
第1配線24と同様に形成されている。
The second insulating layer 2 is formed on the first insulating layer 23.
5 is laminated, and the second insulating layer 25 is formed in a film shape using a polyimide resin like the first insulating layer 23. On this second insulating layer 25, a second electric wiring (hereinafter, referred to as a second wiring) 26 is patterned and wired in a desired shape. The second wiring 26 is
It is formed similarly to the first wiring 24.

【0029】さらに、第2絶縁層25にはスルーホール
27が複数本、リソグラフィー処理により開設されてお
り、各スルーホール27は第1配線24の所定の電極部
分をそれぞれ露出するようになっている。各スルーホー
ル27にはスルーホール導体28が第1配線24と同種
の導電材料が用いられて、蒸着法やスパッタリング法、
めっき法等の適当な手段によりそれぞれ充填されてい
る。そして、各スルーホール導体28は一端(以下、下
端とする。)が第1配線24の各電極部に電気的に接続
された状態になっているとともに、上端が第2絶縁層2
5上に露出した状態になっている。
Further, a plurality of through holes 27 are formed in the second insulating layer 25 by a lithographic process, and each through hole 27 exposes a predetermined electrode portion of the first wiring 24. .. The through-hole conductor 28 is made of the same conductive material as that of the first wiring 24 for each through-hole 27.
It is filled by an appropriate means such as a plating method. Each through-hole conductor 28 has one end (hereinafter referred to as a lower end) electrically connected to each electrode portion of the first wiring 24, and has an upper end at the second insulating layer 2.
5 is exposed.

【0030】第2絶縁層25上には保護絶縁層29が積
層されており、この保護絶縁層29は横弾性率の小さい
絶縁材料の一例であるポリイミド樹脂が用いられて、比
較的厚く形成されている。ちなみに、本実施例におい
て、保護絶縁層29は厚さが、約200μm、に逐次積
層方法によって形成されている。
A protective insulating layer 29 is laminated on the second insulating layer 25. The protective insulating layer 29 is made relatively thick using a polyimide resin which is an example of an insulating material having a small lateral elastic modulus. ing. Incidentally, in this embodiment, the protective insulating layer 29 is formed to have a thickness of about 200 μm by the successive laminating method.

【0031】保護絶縁層29には第2のスルーホール3
0が複数本、リソグラフィー処理により開設されてお
り、各第2スルーホール30は、第1配線24の各スル
ーホール導体28、および、第2配線26の所定の電極
部分をそれぞれ露出するようになっている。各第2スル
ーホール30には第2のスルーホール導体31が各配線
24、26と同種の材料が用いられて、蒸着法やスパッ
タリング法、めっき法等の適当な手段により充填されて
いる。そして、各スルーホール導体31は、下端が各第
1スルーホール導体28および第2配線26の各電極に
電気的にそれぞれ接続された状態になっているととも
に、上端が保護絶縁層29上に露出した状態になってい
る。
The second through hole 3 is formed in the protective insulating layer 29.
A plurality of 0s are formed by the lithography process, and each second through hole 30 exposes each through hole conductor 28 of the first wiring 24 and a predetermined electrode portion of the second wiring 26. ing. The second through-hole conductor 31 is filled with the second through-hole conductor 31 using the same material as that of the wirings 24 and 26, and is filled by an appropriate means such as a vapor deposition method, a sputtering method, or a plating method. The lower ends of the through-hole conductors 31 are electrically connected to the first through-hole conductors 28 and the electrodes of the second wiring 26, respectively, and the upper ends thereof are exposed on the protective insulating layer 29. It is in a state of being.

【0032】各第2スルーホール導体31の上端部には
CCB用のパッド32がそれぞれ形成されている。この
各パッド32上には後記する応力吸収部材とのはんだ付
けを確保するための各ペデスタル33がそれぞれ形成さ
れている。このペデスタル33は、Sn:Pbが、6:
4、の低温用のはんだ材料が用いられて形成されてい
る。そして、各パッド32は前記ペレット11における
各バンプ12と対応するように配列されているととも
に、この配列群が基板21に搭載されるペレット11の
個数分、配置されている。本実施例において、パッド3
2群は、バンプ12間距離で15mm角のペレット11
を、ペレット11の配置ピッチが、12mmになるよう
に配置されている。
CCB pads 32 are formed on the upper ends of the respective second through-hole conductors 31. Each pedestal 33 is formed on each pad 32 for ensuring soldering with a stress absorbing member, which will be described later. In this pedestal 33, Sn: Pb is 6:
The low temperature soldering material of No. 4 is used. The pads 32 are arranged so as to correspond to the bumps 12 on the pellet 11, and the arrangement group is arranged for the number of pellets 11 mounted on the substrate 21. In this embodiment, the pad 3
The second group is a pellet 11 of 15 mm square with a distance between bumps 12.
Are arranged such that the arrangement pitch of the pellets 11 is 12 mm.

【0033】また、本実施例においては、図4に示され
ている応力吸収部材41が使用されている。次に、応力
吸収部材の構成について説明する。
Further, in this embodiment, the stress absorbing member 41 shown in FIG. 4 is used. Next, the structure of the stress absorbing member will be described.

【0034】応力吸収部材41は弾性率が小さい絶縁材
料の一例である軟質のシリコーンゴムが用いられて形成
された本体42を備えており、本体42はペレット11
と略等しい大きさを有する正方形の平盤形状に形成され
ている。この本体42の厚さは、実装形態の観点からは
薄い方がよいが、後述する応力吸収作用の観点からは厚
い方がよい。したがって、この本体42の厚さは後述す
る応力吸収作用を充分に確保し得る範囲で、最も薄く設
定することが望ましい。
The stress absorbing member 41 includes a main body 42 formed of soft silicone rubber which is an example of an insulating material having a small elastic modulus.
It is formed in a square flat plate shape having a size substantially equal to. The thickness of the main body 42 is preferably thin from the viewpoint of mounting form, but is preferably thick from the viewpoint of a stress absorbing action described later. Therefore, it is desirable that the thickness of the main body 42 is set to the thinnest within a range in which the stress absorbing action described later can be sufficiently secured.

【0035】応力吸収部材本体42には導通部材として
のワイヤ43が複数本、厚さ方向に延在するように植設
されている。ワイヤ43群のピッチはペレット11のバ
ンプ12および基板21のパッド32に対応するように
設定されている。また、ワイヤ43は導電性材料の一例
である金が用いられて形成されており、その太さはバン
プ12の直径と略等しく設定されている。ワイヤ43の
先端部は、沃素10g、沃素アンモニウム40g、エタ
ノール100l、純水400mlの混合溶液で、25℃
において約10秒間、エッチング処理されている。
A plurality of wires 43 as conducting members are planted in the stress absorbing member main body 42 so as to extend in the thickness direction. The pitch of the wires 43 is set so as to correspond to the bumps 12 of the pellet 11 and the pads 32 of the substrate 21. The wire 43 is formed using gold, which is an example of a conductive material, and its thickness is set to be substantially equal to the diameter of the bump 12. The tip of the wire 43 is a mixed solution of 10 g of iodine, 40 g of ammonium iodide, 100 l of ethanol, and 400 ml of pure water at 25 ° C.
In, the etching process is performed for about 10 seconds.

【0036】なお、ワイヤ43が本体42に植設されて
成る応力吸収部材41を製造する具体的方法としては、
例えば、シリコーンゴムによる本体42の成形時にワイ
ヤ43群をインサート成形し、その後、インサートされ
たワイヤ43群ごと本体42を所定の厚さに大きさに切
断する方法、がある。
A specific method of manufacturing the stress absorbing member 41 in which the wire 43 is implanted in the main body 42 is as follows.
For example, there is a method in which a group of wires 43 is insert-molded when the body 42 is molded with silicone rubber, and then the body 42 is cut into a predetermined thickness together with the inserted group of wires 43.

【0037】また、導通部材が本体に植設されて成る応
力吸収部材を製造する方法としては、例えば、本体にス
ルーホールをリソグラフィー処理やレーザ加工等の適当
な手段によって開設し、その後、開設されたスルーホー
ルに金等の導電材料を蒸着やめっき処理等の適当な手段
によって充填することにより、導通部材を形成する方
法、がある。
As a method of manufacturing the stress absorbing member in which the conductive member is implanted in the main body, for example, a through hole is formed in the main body by an appropriate means such as a lithographic process or a laser process, and then the conductive member is formed. There is also a method of forming a conductive member by filling a conductive material such as gold into the through hole by an appropriate means such as vapor deposition or plating.

【0038】以上のようにして製造された応力吸収部材
41には、CCB工程において、前記構成に係るペレッ
ト11が図5に示されているようにギャングボンディン
グされる。すなわち、予備はんだ処理が施された各ワイ
ヤ43に各バンプ12がそれぞれ整合するフェイスダウ
ンの状態で、ペレット11が応力吸収部材41に位置合
わせされるとともに、仮接着される。
In the CCB process, the pellets 11 having the above structure are gang bonded to the stress absorbing member 41 manufactured as described above, as shown in FIG. That is, the pellets 11 are aligned with the stress absorbing member 41 and are temporarily bonded in a face-down state in which the bumps 12 are aligned with the wires 43 that have been pre-soldered.

【0039】この後、適当なリフロー処理により、各バ
ンプ12のはんだ本体20がそれぞれ溶融されることに
より、各接続端子34が図5に示されているようにそれ
ぞれ同時に形成される。このとき、はんだ本体20は高
温用はんだ材料によって形成されているため、比較的高
温の熱処理が実施される。この接続端子34群により、
各ペレット11は応力吸収部材41に機械的に接続され
た状態になるとともに、その集積回路が接続端子34を
介して各ワイヤ43にそれぞれ電気的に接続された状態
になる。このようにして、図5に示されているペレット
と応力吸収部材との組立体44が製造されたことにな
る。
Thereafter, the solder body 20 of each bump 12 is melted by an appropriate reflow process, so that each connection terminal 34 is simultaneously formed as shown in FIG. At this time, since the solder body 20 is made of a high temperature solder material, a relatively high temperature heat treatment is performed. With this group of connection terminals 34,
Each pellet 11 is mechanically connected to the stress absorbing member 41, and its integrated circuit is electrically connected to each wire 43 via the connection terminal 34. In this way, the assembly 44 of the pellet and the stress absorbing member shown in FIG. 5 is manufactured.

【0040】このようにして製造された組立体44は、
CCB工程において、前記構成に係る基板21に図1に
示されているようにギャングボンディングされる。すな
わち、応力吸収部材41の各ワイヤ43の下端面が基板
21の各ペデスタル33にそれぞれ整合するフェイスダ
ウン状態で、各組立体44が基板21の各パッド32群
列に位置合わせされるとともに、仮接着される。
The assembly 44 thus manufactured is
In the CCB process, gang bonding is performed on the substrate 21 having the above structure as shown in FIG. That is, in a face-down state in which the lower end surfaces of the wires 43 of the stress absorbing member 41 are aligned with the pedestals 33 of the board 21, the assemblies 44 are aligned with the rows of the pads 32 of the board 21, and To be glued.

【0041】この後、適当なリフロー処理により各ペデ
スタル33がそれぞれ溶融されることにより、各接続端
子45が図1に示されているようにそれぞれ同時に形成
される。このとき、ペデスタル33は低温用のはんだ材
料によって形成されているため、比較的低温の熱処理が
実施される。したがって、高温用はんだ材料によって先
にはんだ付けされた第1の接続端子34が、後のはんだ
付け処理によって溶融することはない。
Thereafter, each pedestal 33 is melted by an appropriate reflow process, so that each connection terminal 45 is simultaneously formed as shown in FIG. At this time, since the pedestal 33 is made of a low temperature solder material, a relatively low temperature heat treatment is performed. Therefore, the first connection terminal 34 previously soldered with the high-temperature solder material does not melt in the subsequent soldering process.

【0042】この第2の接続端子45群の形成により、
各ペレット11は応力吸収部材41が介設された状態
で、基板21に機械的に接続された状態になるととも
に、その集積回路が第1接続端子34、ワイヤ43、第
2接続端子45およびスルーホール導体31、28を介
して基板21の第1配線24および第2配線26に電気
的に接続された状態になる。このようにして、図1に示
されている半導体装置が製造されたことになる。
By forming the second group of connection terminals 45,
Each pellet 11 is mechanically connected to the substrate 21 with the stress absorbing member 41 interposed, and the integrated circuit has a first connection terminal 34, a wire 43, a second connection terminal 45, and a through connection. It is in a state of being electrically connected to the first wiring 24 and the second wiring 26 of the substrate 21 through the hole conductors 31 and 28. In this way, the semiconductor device shown in FIG. 1 is manufactured.

【0043】次に作用を説明する。シリコンとアルミナ
セラミックとは熱膨張係数が異なる。すなわち、シリコ
ンの熱膨張係数は、約3.5〜4.0×10-6(1/°
K)、アルミナセラミックの熱膨張係数は、約7.2×
10-6(1/°K)である。また、低熱膨張性のポリイ
ミド絶縁層の熱膨張係数は3.5〜5.0×10-6(1
/°K)、銅配線の熱膨張係数は、17×10-6(1/
°K)である。そして、本実施例における基板21の熱
膨張係数は、これらの合成値になり、アルミナセラミッ
ク製のベース22の熱膨張係数と略等しくなる。
Next, the operation will be described. Silicon and alumina ceramics have different coefficients of thermal expansion. That is, the coefficient of thermal expansion of silicon is about 3.5 to 4.0 × 10 −6 (1 / °).
K), the coefficient of thermal expansion of alumina ceramic is about 7.2 ×
It is 10 −6 (1 / ° K). In addition, the coefficient of thermal expansion of the low thermal expansion polyimide insulating layer is 3.5 to 5.0 × 10 −6 (1
/ ° K), the coefficient of thermal expansion of copper wiring is 17 × 10 -6 (1 /
° K). The thermal expansion coefficient of the substrate 21 in the present embodiment is a composite value of these, and is approximately equal to the thermal expansion coefficient of the alumina ceramic base 22.

【0044】このため、ペレット11と基板21とが接
続端子34により剛構造的に結合されていると、CCB
時、さらには、半導体装置の稼働時等において、大きな
熱的変動が作用した際、ペレット11と基板21との間
の膨張変形量および収縮変形量に大きな差が発生するこ
とにより、接続端子34に応力が加わり、接続端子34
に剥離や亀裂が発生するという問題点があることが、本
発明者によって明らかにされた。特に、ペレットサイズ
が10mm□以上と大きくなった場合に、剥離や亀裂の
発生が顕著になる傾向がある。
Therefore, when the pellet 11 and the substrate 21 are rigidly connected by the connection terminal 34, CCB
At the same time, when a large thermal fluctuation is applied during operation of the semiconductor device or the like, a large difference occurs in the expansion deformation amount and the contraction deformation amount between the pellet 11 and the substrate 21, so that the connection terminal 34 Stress is applied to the connection terminal 34
The present inventor has clarified that there is a problem that peeling and cracks occur in the. In particular, when the pellet size is as large as 10 mm □ or more, peeling and cracking tend to be remarkable.

【0045】図6(a)はこの剥離や亀裂発生のメカニ
ズムを説明するための説明図であり、ペレット11が基
板21にはんだバンプが用いられて形成された接続端子
35により剛構造的に結合されている従来例の状態が示
されている。
FIG. 6 (a) is an explanatory view for explaining the mechanism of this peeling or cracking, in which the pellet 11 is rigidly coupled to the substrate 21 by the connection terminal 35 formed by using the solder bump. The state of the conventional example is shown.

【0046】図6(a)に示されているように、例え
ば、CCB時におけるペレット11の膨張位置と、基板
21の膨張位置とは、常温まで下がると、熱膨張係数の
違いからそれぞれの収縮位置になろうとする。この時、
ペレット11と基板21との収縮差分が互いに影響し合
って、歪が発生し、応力がはんだバンプによる従来の接
続端子35に作用する。
As shown in FIG. 6A, for example, when the expansion position of the pellet 11 and the expansion position of the substrate 21 during CCB are lowered to room temperature, the expansion positions of the pellet 11 and the expansion position of the substrate 21 respectively contract due to the difference in thermal expansion coefficient. Trying to be in position. At this time,
The contraction difference between the pellet 11 and the substrate 21 affects each other to generate a strain, and the stress acts on the conventional connection terminal 35 formed by the solder bump.

【0047】今、ペレット11が変形せず、基板21が
変形した場合を考える。基板21だけに変形が発生する
ということは、変形に対応(比例)する応力が発生す
る。その応力は不正な機械力として接続端子35に加わ
り、それに相当する歪が接続端子35に発生する。
Now, consider a case where the pellet 11 is not deformed and the substrate 21 is deformed. The deformation occurring only in the substrate 21 causes a stress corresponding to (proportional to) the deformation. The stress is applied to the connection terminal 35 as an illegal mechanical force, and a strain corresponding to the stress is generated in the connection terminal 35.

【0048】図6(a)に接続端子35における応力発
生状況が示されている。分かり易くするために、ペレッ
ト11は変形しないものとする。図6(a)からも理解
されるように、ペレット11の周辺部に位置する各接続
端子35において大きな応力が発生する。
FIG. 6A shows the state of stress generation in the connection terminal 35. For the sake of clarity, the pellet 11 shall not be deformed. As understood from FIG. 6A, large stress is generated in each connection terminal 35 located in the peripheral portion of the pellet 11.

【0049】ところが、従来のはんだバンプによる接続
端子35はペレット11の剛性の影響により基板21の
変形に追従しきれないため、各接続端子35は応力が接
続端子35自体の強度や弾性変形、およびパッド32と
の接着限界を越えると、クラックや剥離が生ずる。
However, since the connection terminals 35 formed by the conventional solder bumps cannot follow the deformation of the substrate 21 due to the influence of the rigidity of the pellets 11, stress is applied to each connection terminal 35, and the connection terminals 35 themselves have strength and elastic deformation. When the adhesion limit with the pad 32 is exceeded, cracking or peeling occurs.

【0050】以上の原理に対して、本実施例において
は、図1に示されているように、ペレット11と基板2
1との間には、シリコーンゴムを用いられて形成された
軟質の本体42が基礎になった応力吸収部材41が介設
されているため、熱的変動時における熱膨張係数差によ
るペレット11と基板21との変形量の差が応力吸収部
材本体42における弾性変形によって吸収される。その
結果、各接続端子34の剥離やクラックの発生が防止さ
れる。
In view of the above principle, in this embodiment, as shown in FIG. 1, the pellet 11 and the substrate 2
Since the stress absorbing member 41 based on the soft main body 42 formed of silicone rubber is interposed between the pellet 11 and the pellet 11, the pellet 11 and the pellet 11 due to the difference in thermal expansion coefficient during thermal fluctuation are provided. The difference in the amount of deformation from the substrate 21 is absorbed by the elastic deformation of the stress absorbing member body 42. As a result, peeling and cracking of the connection terminals 34 are prevented.

【0051】すなわち、CCB時、ペレット11と基板
21との熱膨張係数差から基板21は、図6(b)に示
されているように、ペレット11に比べて大きく膨張変
形する。しかし、本実施例においては、ペレット11が
軟質のシリコーンゴムから成る応力吸収部材本体42の
上にボンディングされているため、図6(b)に示され
ているように、応力吸収部材41全体が軟質のシリコー
ンゴムから成る本体42の弾性変形によって大きく変形
することにより、ペレット11と基板21との間の変形
の相違分を吸収することになる。
That is, during CCB, the substrate 21 is greatly expanded and deformed as compared with the pellet 11 due to the difference in thermal expansion coefficient between the pellet 11 and the substrate 21, as shown in FIG. 6B. However, in this embodiment, since the pellets 11 are bonded on the stress absorbing member main body 42 made of soft silicone rubber, the entire stress absorbing member 41 is formed as shown in FIG. 6B. Due to the elastic deformation of the main body 42 made of soft silicone rubber, the deformation difference between the pellet 11 and the substrate 21 is absorbed.

【0052】このようにして応力吸収部材41がペレッ
ト11と基板21との変形の相違分を吸収するように弾
性変形するため、ペレット11と基板21との間にそれ
ぞれ形成された接続端子34および45には、これら接
続端子34および45の強度や弾性変形限界、接着限界
を越える応力が作用することはない。その結果、これら
の接続端子34および45に剥離やクラックが応力によ
って発生する現象は未然に防止されたことになる。
In this way, the stress absorbing member 41 is elastically deformed so as to absorb the difference in deformation between the pellet 11 and the substrate 21, so that the connecting terminals 34 and the connecting terminals 34 formed between the pellet 11 and the substrate 21, respectively. No stress that exceeds the strength, elastic deformation limit, or adhesion limit of these connection terminals 34 and 45 acts on 45. As a result, the phenomenon that peeling or cracks occur in the connection terminals 34 and 45 due to stress is prevented in advance.

【0053】なお、本実施例に係る半導体装置につい
て、温度サイクル周期が、1サイクル/時間、温度範囲
が、−50℃〜100℃の温度サイクル試験を実施した
ところ、1000サイクル後においても、応力吸収部材
41の両側の各接続端子34および45における熱疲労
による断線は発生していなかった。
The semiconductor device according to this example was subjected to a temperature cycle test with a temperature cycle period of 1 cycle / hour and a temperature range of −50 ° C. to 100 ° C. No disconnection due to thermal fatigue occurred in each of the connection terminals 34 and 45 on both sides of the absorbing member 41.

【0054】前記実施例によれば次の効果が得られる。 基板とペレットとの間に軟質の応力吸収部材を介設
し、この応力吸収部材に植設されたワイヤの両側にペレ
ットとの接続端子、および、基板との接続端子をそれぞ
れ形成することにより、アルミナセラミックとシリコン
との熱膨張係数差に基づく熱的変動時における基板とペ
レットとの変形量の差を、軟質の応力吸収部材の弾性変
形によって吸収することができるため、その変形量差に
よって接続端子に作用する応力を抑止ないしは抑制する
ことができ、その結果、CCBによって形成された接続
端子における剥離やクラックの発生を未然に防止するこ
とができる。
According to the above embodiment, the following effects can be obtained. By interposing a soft stress absorbing member between the substrate and the pellet, the connection terminals with the pellet on both sides of the wire planted in the stress absorbing member, and by forming the connection terminal with the substrate, respectively, Since the difference in the deformation amount between the substrate and the pellet at the time of thermal fluctuation based on the difference in thermal expansion coefficient between the alumina ceramic and silicon can be absorbed by the elastic deformation of the soft stress absorbing member, the connection can be made by the difference in the deformation amount. The stress acting on the terminals can be suppressed or suppressed, and as a result, the occurrence of peeling or cracks in the connection terminals formed by CCB can be prevented.

【0055】 CCBによる接続端子における剥離や
クラックの発生を防止することにより、CCBによる半
導体装置の歩留りを高めることができるとともに、その
品質および信頼性を高めることができる。
By preventing peeling or cracking of the connection terminal due to CCB, the yield of the semiconductor device due to CCB can be increased, and its quality and reliability can be improved.

【0056】 軟質の応力吸収部材本体をシリコーン
ゴムを使用して形成することにより、コストアップを小
さく抑制することができるとともに、弾性限界がきわめ
て大きい応力吸収部材を構成することができる。
By forming the soft stress absorbing member main body using silicone rubber, it is possible to suppress the cost increase to a small extent and to configure a stress absorbing member having an extremely large elastic limit.

【0057】図7は本発明の他の実施例である半導体装
置を示す拡大部分断面図、図8は(a)、(b)はそれ
に使用されているペレットを示す斜視図および拡大部分
断面図、図9(a)、(b)は同じく基板を示す一部切
断斜視図および拡大部分断面図、図10は同じく応力吸
収部材を示す一部切断斜視図、図11はペレットと応力
吸収部材との組立体を示す正面断面図である。
FIG. 7 is an enlarged partial sectional view showing a semiconductor device according to another embodiment of the present invention, and FIGS. 8A and 8B are perspective views and enlarged partial sectional views showing pellets used therein. 9 (a) and 9 (b) are partially cut perspective views and enlarged partial sectional views showing the same substrate, FIG. 10 is a partially cut perspective view showing the same stress absorbing member, and FIG. 11 is a pellet and a stress absorbing member. FIG. 3 is a front sectional view showing the assembly of FIG.

【0058】本実施例2に係る半導体装置が前記実施例
1の半導体装置と異なる点は、ペレット11Aと応力吸
収部材41Aとの間、および、基板21Aと応力吸収部
材41Aとの間が、光硬化性絶縁樹脂層51および52
によってそれぞれ接合されている点、にある。
The semiconductor device according to the second embodiment is different from the semiconductor device according to the first embodiment in that light is emitted between the pellet 11A and the stress absorbing member 41A and between the substrate 21A and the stress absorbing member 41A. Curable insulating resin layers 51 and 52
It is in the point that they are respectively joined by.

【0059】そして、この半導体装置は、次のような製
造方法により製造されている。以下、この半導体装置の
製造方法を説明する。この説明により、前記半導体装置
についての構成の詳細が明らかにされる。
This semiconductor device is manufactured by the following manufacturing method. Hereinafter, a method of manufacturing this semiconductor device will be described. This description clarifies details of the configuration of the semiconductor device.

【0060】本実施例においては、図8に示されている
ペレット11Aが使用される。このペレット11Aが前
記実施例1のペレット11と異なる点は、バンプ12A
の本体20Aが円板形状に形成されている点にある。
In this embodiment, the pellet 11A shown in FIG. 8 is used. This pellet 11A differs from the pellet 11 of the first embodiment in that the bump 12A
The main body 20A is formed in a disk shape.

【0061】また、本実施例においては、図9に示され
ている基板21Aが使用される。この基板21Aが前記
実施例1の基板21と異なる点は、パッド32上のペデ
スタル33が廃止されている点、および、基板21Aが
配線24、26、スルーホール導体28、31およびパ
ッド32を除いて、全体的に光を透過し得るように構成
されている点にある。
Further, in this embodiment, the substrate 21A shown in FIG. 9 is used. This substrate 21A is different from the substrate 21 of the first embodiment in that the pedestal 33 on the pad 32 is eliminated, and the substrate 21A is different from the wirings 24, 26, the through-hole conductors 28, 31 and the pad 32. Therefore, it is configured so that it can transmit light as a whole.

【0062】さらに、本実施例においては、図10に示
されている応力吸収部材41Aが使用される。この応力
吸収部材41Aが前記実施例1の応力吸収部材41と異
なる点は、ワイヤ43Aの両端が本体42の上下面から
それぞれ突設されている点、および、本体42が光を透
過し得るように構成されている点にある。
Further, in this embodiment, the stress absorbing member 41A shown in FIG. 10 is used. This stress absorbing member 41A is different from the stress absorbing member 41 of the first embodiment in that both ends of the wire 43A are provided so as to project from the upper and lower surfaces of the main body 42, respectively, and that the main body 42 can transmit light. The point is that it is configured.

【0063】このように構成されている応力吸収部材4
1Aには、前記構成に係るペレット11Aが図11に示
されているように光硬化性絶縁樹脂層51により接合さ
れる。すなわち、各ワイヤ43Aに各バンプ12Aがそ
れぞれ整合するフェイスダウンの状態で、ペレット11
Aが応力吸収部材41Aに位置合わせされるとともに、
ペレット11Aと応力吸収部材41Aとの合わせ面間に
光硬化性の絶縁樹脂が充填されて、仮接着される。
The stress absorbing member 4 configured as described above
The pellet 11A having the above structure is joined to the 1A by a photo-curable insulating resin layer 51 as shown in FIG. That is, the pellets 11 are face down with the bumps 12A aligned with the wires 43A.
A is aligned with the stress absorbing member 41A,
A photocurable insulating resin is filled between the mating surfaces of the pellet 11A and the stress absorbing member 41A, and is temporarily bonded.

【0064】この後、応力吸収部材41A側から光が照
射されることにより、ペレット11Aと応力吸収部材4
1Aとの間に充填された絶縁樹脂が硬化されて樹脂層5
1が形成される。この樹脂層51は硬化することによっ
て収縮するため、その収縮力により、樹脂層51の両側
に接着されたペレット11Aと応力吸収部材41Aとは
互いに接近されながら接合されることになる。したがっ
て、この接合状態において、応力吸収部材41Aのワイ
ヤ43Aの突出端面はペレット11Aの電極パッド16
Aに強力に押接された状態になる。つまり、ワイヤ43
Aの突出端部は、ペレット11Aの電極パッド16Aと
電気的に接続した接続端子34Aを実質的に構成する状
態になる。
Thereafter, the pellet 11A and the stress absorbing member 4 are irradiated with light from the stress absorbing member 41A side.
The insulating resin filled between 1A and 1A is cured and the resin layer 5
1 is formed. Since the resin layer 51 contracts by being hardened, the contracting force causes the pellets 11A and the stress absorbing member 41A adhered to both sides of the resin layer 51 to be bonded while being close to each other. Therefore, in this bonded state, the projecting end surface of the wire 43A of the stress absorbing member 41A has the electrode pad 16 of the pellet 11A.
It is in a state of being strongly pressed against A. That is, the wire 43
The protruding end portion of A is in a state of substantially forming the connection terminal 34A electrically connected to the electrode pad 16A of the pellet 11A.

【0065】このようにして製造されたペレットと応力
吸収部材との組立体44Aは、図7に示されているよう
に、前記構成に係る基板21Aに第2の光硬化性絶縁樹
脂層52により接合される。すなわち、応力吸収部材4
1Aの各ワイヤ43Aの突出部端面が基板21Aの各パ
ッド32にそれぞれ整合するフェイスダウン状態で、各
組立体44Aが基板21Aの各パッド群列に位置合わせ
されるとともに、基板21と応力吸収部材41Aとの合
わせ面間に光硬化性の絶縁樹脂が充填されて、仮接着さ
れる。
As shown in FIG. 7, the pellet-stress-absorbing member assembly 44A manufactured as described above has the second photo-curable insulating resin layer 52 on the substrate 21A having the above structure. To be joined. That is, the stress absorbing member 4
Each assembly 44A is aligned with each pad group row of the board 21A and the board 21 and the stress absorbing member in a face-down state in which the protruding end surfaces of the wires 43A of the board 1A are aligned with the pads 32 of the board 21A. A photo-curable insulating resin is filled between the mating surfaces with 41A and temporarily bonded.

【0066】この後、基板21側から光が照射されるこ
とにより、基板21と応力吸収部材41Aとの間に充填
された絶縁樹脂が硬化されて第2の樹脂層52が形成さ
れる。この樹脂層52は硬化することによって収縮する
ため、その収縮力により、基板21と応力吸収部材41
Aとは互いに接近されながら接合されることになる。し
たがって、この接合状態において、応力吸収部材41A
のワイヤ43Aの突出端面は基板21Aのパッド32に
強力に押接された状態になる。つまり、ワイヤ43Aの
突出端部は、基板21Aのパッド32に電気的に接続し
た接続端子45Aを実質的に構成する状態になる。
After that, by irradiating light from the substrate 21 side, the insulating resin filled between the substrate 21 and the stress absorbing member 41A is cured to form the second resin layer 52. Since the resin layer 52 contracts as it hardens, the contraction force causes the substrate 21 and the stress absorbing member 41 to contract.
It will be joined with A while approaching each other. Therefore, in this joined state, the stress absorbing member 41A
The protruding end surface of the wire 43A is strongly pressed against the pad 32 of the substrate 21A. That is, the protruding end portion of the wire 43A substantially forms the connection terminal 45A electrically connected to the pad 32 of the substrate 21A.

【0067】以上のようにして、図7に示されている半
導体装置が製造されたことになる。この半導体装置は、
ペレット11Aと基板21Aとの間に軟質の応力吸収部
材41Aが介設されているため、前記実施例1と同様の
作用および効果が奏されることになる。
As described above, the semiconductor device shown in FIG. 7 is manufactured. This semiconductor device
Since the soft stress absorbing member 41A is interposed between the pellet 11A and the substrate 21A, the same action and effect as those of the first embodiment can be obtained.

【0068】図12は本発明の実施例3である半導体装
置を示す拡大部分断面図である。
FIG. 12 is an enlarged partial sectional view showing a semiconductor device which is Embodiment 3 of the present invention.

【0069】本実施例3が前記実施例1と異なる点は、
応力吸収部材41Bにおけるワイヤ43Bの基板21B
側端部45Bが長く突出されており、この突出端部45
Bが基板21Bに形成された挿入口36に挿入されてパ
ッド32Bに電気的に接続されている点にある。
The third embodiment differs from the first embodiment in that
Substrate 21B of wire 43B in stress absorbing member 41B
The side end portion 45B is projected long, and the protruding end portion 45B
B is inserted into the insertion opening 36 formed in the substrate 21B and electrically connected to the pad 32B.

【0070】本実施例3においても、ペレット11Bと
基板21Bとの間に軟質の応力吸収部材41Bが介設さ
れているため、前記実施例1と同様の作用および効果が
奏されることになる。
Also in the third embodiment, since the soft stress absorbing member 41B is provided between the pellet 11B and the substrate 21B, the same operation and effect as those of the first embodiment can be obtained. ..

【0071】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0072】例えば、軟質の応力吸収部材本体を形成す
るための弾性率の小さい材料としては、シリコーンゴム
を使用するに限らず、軟質のエポキシ樹脂やポリイミド
樹脂等を使用してもよい。
For example, as the material having a low elastic modulus for forming the soft stress absorbing member main body, not only silicone rubber but also soft epoxy resin or polyimide resin may be used.

【0073】応力吸収部材の導通部材を形成するための
材料としては、金を用いるに限らず、銅、アルミニウ
ム、銀、パラジウム、白金およびその合金等の導電材料
を用いてもよい。
The material for forming the conductive member of the stress absorbing member is not limited to gold, but conductive materials such as copper, aluminum, silver, palladium, platinum and alloys thereof may be used.

【0074】電気配線層は、2層に形成するに限らず、
1層に形成してもよいし、3層以上に形成してもよい。
The electric wiring layer is not limited to two layers,
It may be formed in one layer, or may be formed in three or more layers.

【0075】ペレットを応力吸収部材に、また、応力吸
収部材を基板にフリップチップボンディングする方法と
しては、CCB法を使用するに限らず、他のフリップチ
ップ法を使用してもよい。
The method of flip chip bonding the pellet to the stress absorbing member and the stress absorbing member to the substrate is not limited to the CCB method, but other flip chip methods may be used.

【0076】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される半導体装置に適用した
場合について説明したが、それに限定されるものではな
く、ペレットが基板にフリップチップ法によりボンディ
ングされる半導体装置全般に適用することができる。特
に、本発明は、ペレットと基板との熱膨張係数の差が大
きく、しかも、ペレットサイズが大きい場合に適用し
て、優れた効果が得られる。
In the above description, the case where the invention made by the present inventor is mainly applied to the semiconductor device used for the module of the computer which is the field of application of the background has been described, but the invention is not limited to this. It can be applied to all semiconductor devices in which pellets are bonded to a substrate by a flip chip method. In particular, the present invention is applied to the case where the difference in thermal expansion coefficient between the pellet and the substrate is large and the pellet size is large, and excellent effects can be obtained.

【0077】[0077]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0078】基板とペレットとの間に弾性率の小さい応
力吸収部材を介設し、この応力吸収部材に植設されたワ
イヤの両側にペレットとの接続端子、および基板との接
続端子をそれぞれ形成することにより、基板の構成材料
とペレットの構成材料との膨張係数差に基づく熱的変動
時における基板とペレットとの変形量の差を、軟質の応
力吸収部材の弾性変形によって吸収することができるた
め、その変形量差によって接続端子に作用する応力を抑
止ないしは抑制することができ、その結果、接続端子に
おける剥離やクラックの発生を未然に防止することがで
きる。
A stress absorbing member having a small elastic modulus is interposed between the substrate and the pellet, and a connecting terminal with the pellet and a connecting terminal with the substrate are formed on both sides of the wire implanted in the stress absorbing member. By doing so, the difference in the deformation amount between the substrate and the pellet at the time of thermal fluctuation based on the difference in expansion coefficient between the substrate constituent material and the pellet constituent material can be absorbed by the elastic deformation of the soft stress absorbing member. Therefore, it is possible to suppress or suppress the stress acting on the connection terminal due to the difference in deformation amount, and as a result, it is possible to prevent peeling or cracks from occurring in the connection terminal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体装置を示す拡大
部分断面図である。
FIG. 1 is an enlarged partial sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】それに使用されている半導体ペレットを示す斜
視図および拡大部分断面図である。
FIG. 2 is a perspective view and an enlarged partial sectional view showing a semiconductor pellet used therein.

【図3】同じく基板を示す一部切断斜視図および拡大部
分断面図である。
FIG. 3 is a partially cut perspective view and an enlarged partial sectional view of the same substrate.

【図4】同じく応力吸収部材を示す一部切断斜視図であ
る。
FIG. 4 is a partially cutaway perspective view showing the stress absorbing member.

【図5】ペレットと応力吸収部材との組立体を示す正面
断面図である。
FIG. 5 is a front sectional view showing an assembly of a pellet and a stress absorbing member.

【図6】応力発生防止作用を説明するための各説明図で
ある。
FIG. 6 is an explanatory diagram for explaining a stress generation preventing action.

【図7】本発明の他の実施例である半導体装置を示す拡
大部分断面図である。
FIG. 7 is an enlarged partial sectional view showing a semiconductor device according to another embodiment of the present invention.

【図8】それに使用されている半導体ペレットを示す斜
視図および拡大部分断面図である。
FIG. 8 is a perspective view and an enlarged partial sectional view showing a semiconductor pellet used therein.

【図9】同じく基板を示す一部切断斜視図および拡大部
分断面図である。
FIG. 9 is a partially cut perspective view and an enlarged partial sectional view showing the same substrate.

【図10】同じく応力吸収部材を示す一部切断斜視図で
ある。
FIG. 10 is a partially cutaway perspective view showing the stress absorbing member.

【図11】ペレットと応力吸収部材との組立体を示す正
面断面図である。
FIG. 11 is a front sectional view showing an assembly of pellets and a stress absorbing member.

【図12】本発明の実施例3である半導体装置を示す拡
大部分断面図である。
FIG. 12 is an enlarged partial cross-sectional view showing a semiconductor device which is Embodiment 3 of the present invention.

【符合の説明】[Explanation of sign]

11、11A…ペレット、12、12A…バンプ、13
…絶縁膜、14…電気配線、15…パッシベーション
膜、16…スルーホール、16A…電極パッド、17…
第1下地層、18…第2下地層、19…第3下地層、2
0、20A…バンプ本体、21、21A、21B…基
板、22…ベース、23…第1絶縁層、24…第1電気
配線(第1配線)、25…第2絶縁層、26…第2電気
配線(第2配線)、27…スルーホール、28…スルー
ホール導体、29…保護絶縁層、30…第2のスルーホ
ール、31…スルーホール導体、32、32B…パッ
ド、33…ペデスタル、34、34A…接続端子、35
…従来のはんだバンプによる接続端子、41、41A、
41B…応力吸収部材、42、42A、42B…軟質の
本体、43、43A、43B…ワイヤ(導通部材)、4
4、44A…ペレットと応力吸収部材の組立体、45、
45A、45B…接続端子、51、52…光硬化性絶縁
樹脂層。
11, 11A ... Pellet, 12, 12A ... Bump, 13
... Insulating film, 14 ... Electrical wiring, 15 ... Passivation film, 16 ... Through hole, 16A ... Electrode pad, 17 ...
First underlayer, 18 ... Second underlayer, 19 ... Third underlayer, 2
0, 20A ... Bump body, 21, 21A, 21B ... Substrate, 22 ... Base, 23 ... First insulating layer, 24 ... First electrical wiring (first wiring), 25 ... Second insulating layer, 26 ... Second electrical Wiring (second wiring), 27 ... Through hole, 28 ... Through hole conductor, 29 ... Protective insulating layer, 30 ... Second through hole, 31 ... Through hole conductor, 32, 32B ... Pad, 33 ... Pedestal, 34, 34A ... Connection terminal, 35
... Connecting terminals using conventional solder bumps, 41, 41A,
41B ... Stress absorbing member, 42, 42A, 42B ... Soft body, 43, 43A, 43B ... Wire (conducting member), 4
4, 44A ... Assembly of pellet and stress absorbing member, 45,
45A, 45B ... Connection terminals, 51, 52 ... Photocurable insulating resin layer.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電子回路が作り込まれた半導体ペレット
が、絶縁基板に接続端子を介して電気的に接続されてい
る半導体装置において、 前記半導体ペレットと絶縁基板との間に応力吸収部材が
介設されており、 この応力吸収部材は弾性率の小さい材料が用いられて平
板形状に形成された本体に、導電性材料が用いられて形
成された導通部材が複数本、互いに絶縁されて厚さ方向
に植設されており、 この応力吸収部材における各導通部材の一端には前記接
続端子が、その他端には前記絶縁基板の電気配線がそれ
ぞれ電気的に接続されていることを特徴とする半導体装
置。
1. A semiconductor device in which a semiconductor pellet having an electronic circuit built therein is electrically connected to an insulating substrate via a connection terminal, wherein a stress absorbing member is interposed between the semiconductor pellet and the insulating substrate. This stress absorbing member is made of a material having a small elastic modulus and is formed into a flat plate shape. A plurality of conducting members made of a conductive material are insulated from each other to have a thickness. And the electrical connection of the insulating substrate is electrically connected to one end of each conductive member of the stress absorbing member and the other end thereof. apparatus.
【請求項2】 前記接続端子は、前記半導体ペレットの
電極パッドに導電性材料が用いられて突設されているバ
ンプが前記応力吸収部材の導通部材にはんだ付けされる
ことにより形成されていることを特徴とする請求項1に
記載の半導体装置。
2. The connection terminals are formed by soldering bumps, which are formed by projecting a conductive material on the electrode pads of the semiconductor pellet, to a conductive member of the stress absorbing member. The semiconductor device according to claim 1, wherein:
【請求項3】 前記半導体ペレットと応力吸収部材との
間、および、前記絶縁基板と応力吸収部材との間が、光
硬化性絶縁樹脂によってそれぞれ接合されていることを
特徴とする請求項1に記載の半導体装置。
3. The semiconductor pellet and the stress absorbing member, and the insulating substrate and the stress absorbing member are joined by a photo-curable insulating resin, respectively. The semiconductor device described.
【請求項4】 前記応力吸収部材の導通部材が、絶縁基
板に介設されたスルーホールに挿入されて電気配線に接
続されていることを特徴とする請求項1に記載の半導体
装置。
4. The semiconductor device according to claim 1, wherein the conductive member of the stress absorbing member is inserted into a through hole provided in an insulating substrate and connected to an electric wiring.
JP30409191A 1991-10-23 1991-10-23 Semiconductor device Pending JPH05114627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30409191A JPH05114627A (en) 1991-10-23 1991-10-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30409191A JPH05114627A (en) 1991-10-23 1991-10-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05114627A true JPH05114627A (en) 1993-05-07

Family

ID=17928916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30409191A Pending JPH05114627A (en) 1991-10-23 1991-10-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05114627A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010106703A1 (en) 2009-03-19 2010-09-23 富士通株式会社 Semiconductor device, method for manufacturing same, electronic device and electronic component
US8730011B2 (en) 2005-07-14 2014-05-20 Biosense Webster, Inc. Wireless position transducer with digital signaling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730011B2 (en) 2005-07-14 2014-05-20 Biosense Webster, Inc. Wireless position transducer with digital signaling
WO2010106703A1 (en) 2009-03-19 2010-09-23 富士通株式会社 Semiconductor device, method for manufacturing same, electronic device and electronic component
US9318425B2 (en) 2009-03-19 2016-04-19 Fujitsu Limited Semiconductor device
US9565755B2 (en) 2009-03-19 2017-02-07 Fujitsu Limited Electronic component
US9585246B2 (en) 2009-03-19 2017-02-28 Fujitsu Limited Electronic device

Similar Documents

Publication Publication Date Title
JP3963484B2 (en) Electronic component, semiconductor device, and manufacturing method thereof
US7078822B2 (en) Microelectronic device interconnects
US20060192294A1 (en) Chip scale package having flip chip interconnect on die paddle
US6548326B2 (en) Semiconductor device and process of producing same
JP3625815B2 (en) Semiconductor device and manufacturing method thereof
US7923825B2 (en) Integrated circuit package
US6720209B2 (en) Method for fabricating a circuit device
US7141509B2 (en) Method for fabricating a circuit device
JPH0547842A (en) Semiconductor device
JP3502056B2 (en) Semiconductor device and laminated structure using the same
JP2006148037A (en) Flip chip ball grid package structure
JPH0574857A (en) Semiconductor device
JPH05114627A (en) Semiconductor device
JP2002026073A (en) Semiconductor device and its manufacturing method
JP2006196560A (en) Semiconductor device
JP4130277B2 (en) Semiconductor device and manufacturing method of semiconductor device
JPH1027824A (en) Semiconductor device having bump electrode and manufacture thereof
JPS63168028A (en) Fine connection structure
JP4300432B2 (en) Electronic component and manufacturing method thereof
JP2006086541A (en) Electronic component and semiconductor device
JP3316532B2 (en) Semiconductor device and manufacturing method thereof
JP2001077297A (en) Semiconductor device and its manufacture
JP4114083B2 (en) Electronic components and semiconductor devices
JPH0685003A (en) Semiconductor device and its production
JPH10107084A (en) Semiconductor device and its manufacture