JPH05114008A - Method for processing graphic - Google Patents

Method for processing graphic

Info

Publication number
JPH05114008A
JPH05114008A JP3287326A JP28732691A JPH05114008A JP H05114008 A JPH05114008 A JP H05114008A JP 3287326 A JP3287326 A JP 3287326A JP 28732691 A JP28732691 A JP 28732691A JP H05114008 A JPH05114008 A JP H05114008A
Authority
JP
Japan
Prior art keywords
data
cell
area
verification
interference monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3287326A
Other languages
Japanese (ja)
Inventor
Kazutaka Hayashi
千登 林
Yutaka Ueda
豊 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP3287326A priority Critical patent/JPH05114008A/en
Publication of JPH05114008A publication Critical patent/JPH05114008A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the efficiency of data inspection by removing redundancy from the data of a cell repeatedly using the same pattern in the case of inspecting graphic data constituted of the cell. CONSTITUTION:In a processing method for graphic data constituted of a cell repeatedly using the same pattern, an area with specific width expanded around the cell is set up as an interference monitoring area. The interference monitoring area and the cell are divided into small areas by common lines. Inspecting data 111 to 113, 115, 145, 153 to 155, 121, 11, 141, 151 are written only in an area virtually embedded in a position on which the cell is referred to and areas existing adjacent to the area concerned and including the data of the cell out of the divided small areas. Thus the inspection processing of compressed inspecting data is executed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、同じパターンを繰り返
し使用するセルから構成された図形データの処理方法に
係り、特に、大規模集積回路装置におけるレイアウトデ
ータを幾何学的ルールチェック等によって図形データを
検証する際の検証用データを圧縮する処理を行う図形処
理方法に関するものである。なお、本願明細書におい
て、「セル」とは、図形データ内に同じパターンを繰り
返し使用している領域をいう。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of processing graphic data composed of cells in which the same pattern is repeatedly used, and more particularly, to layout data in a large scale integrated circuit device by geometric rule check or the like. The present invention relates to a graphic processing method for performing a process of compressing verification data when verifying. In the specification of the present application, the "cell" refers to a region in which the same pattern is repeatedly used in graphic data.

【0002】[0002]

【従来の技術】近年、たとえば、集積回路装置が大規模
化するに従い、マスクパターンのレイアウトデータが膨
大なものとなる。したがって、上記レイアウトデータの
検証処理として幾何学的ルールチェック等の処理を行う
ためには、検証処理に必要な時間が増大しており、これ
に対する処理の効率化が望まれている。同じパターンを
繰り返し使用するセルから構成された図形データは、冗
長なデータが多いので、この冗長なデータを削除するこ
とにより処理の効率化を図る方法が提案されている。
2. Description of the Related Art In recent years, for example, as the scale of integrated circuit devices has increased, the amount of mask pattern layout data has become enormous. Therefore, in order to perform processing such as geometric rule check as the layout data verification processing, the time required for the verification processing is increasing, and it is desired to improve the efficiency of the processing. Since graphic data composed of cells that repeatedly use the same pattern has a lot of redundant data, a method has been proposed in which the redundant data is deleted to improve the processing efficiency.

【0003】従来、図形データ内に同じパターンを繰り
返し使用しているレイアウトデータにおいて、繰り返し
使用された同じセルのデータに対して、それぞれ幾何学
的ルールチェック等のデータ検証が繰り返し行われてい
た。これに対し、図形データ内に繰り返して同じセルが
使用されている領域がある場合には、その繰り返しを一
つにまとめることにより検証用データを圧縮する方法
が、たとえば、特開平2−47773号公報に提案され
ている。
Conventionally, in layout data in which the same pattern is repeatedly used in graphic data, data verification such as geometric rule check is repeatedly performed on the data of the same cell used repeatedly. On the other hand, when there is an area where the same cell is repeatedly used in the graphic data, a method of compressing the verification data by combining the repetitions is disclosed in, for example, Japanese Patent Laid-Open No. 2-47773. Proposed in the gazette.

【0004】図14(a)は図形データ内に複数の同じ
セルが存在する場合の図である。また、図14(b)は
図14(a)の図形データを圧縮して検証用データとし
た図である。図14(a)に示すように、セル1ないし
セル5は、AないしEという同じ内容のセルが繰り返し
使用されている。このように繰り返し使用されたセル1
ないし5をそれぞれ一つにまとめた検証用データが図1
4(b)に示されている。図14(b)に示すように、
セルの繰り返し使用されている領域を圧縮してしまい、
各セル1ないし5の代表となるセルの相互関係だけにつ
いて検証が行われる。
FIG. 14A is a diagram showing a case where a plurality of the same cells are present in the graphic data. Further, FIG. 14B is a diagram in which the graphic data of FIG. 14A is compressed to be verification data. As shown in FIG. 14A, cells A to E having the same contents as cells 1 to 5 are repeatedly used. Cell 1 repeatedly used in this way
Figure 1 shows the verification data in which each of Nos.
4 (b). As shown in FIG. 14 (b),
Compresses the repeatedly used area of the cell,
Only the mutual relationships of the cells that are representative of each cell 1 to 5 are verified.

【0005】図15は従来例におけるレイアウトデータ
の他の一例を示す図である。図16はセルのデータおよ
びセルの外周部だけのデータを示す図である。図17は
セルの外周部だけのデータを図15の例に書き込んだ図
である。図15において、セル21が参照されている場
所には、セル21の周辺部だけのデータを書き込んだ
後、この部分のみについてデータ検証を行うという方法
がある。たとえば、この方法は、図16に示すようなセ
ル21(F)のデータ代わりに外周部だけのデータ24
(F’)を用意する。そして、セル21(F) が使用さ
れている領域には、上記外周部だけのデータ24
(F’)を書き込み、図17に示すような検証用データ
を作成しておく。その後、図17に示す検証用データ
は、各セル24とデータ22および23との間で処理が
行われる。
FIG. 15 is a diagram showing another example of the layout data in the conventional example. FIG. 16 is a diagram showing cell data and data only in the outer peripheral portion of the cell. FIG. 17 is a diagram in which data of only the outer peripheral portion of the cell is written in the example of FIG. In FIG. 15, there is a method in which data is written only in the peripheral portion of the cell 21 at a location where the cell 21 is referenced, and then data verification is performed only in this portion. For example, in this method, instead of the data of the cell 21 (F) as shown in FIG.
Prepare (F '). Then, in the area where the cell 21 (F) is used, the data 24 of only the outer peripheral portion is
(F ') is written to create verification data as shown in FIG. After that, the verification data shown in FIG. 17 is processed between each cell 24 and the data 22 and 23.

【0006】その他に、セルを多数取り込んだ図形デー
タの例として次のようなものがある。すなわち、図18
はセルが使用されている領域の内部にまでデータが入り
込んでいる例を示す。図19はセルの外周部だけのデー
タを書き込んだ状態を示す図である。図20は同一のセ
ルが多数密着して繰り返し使用されている場合の例を示
す。図21は同一セルが多数密着して繰り返し使用され
ている場合のデータ圧縮状態を示す図である。
In addition, the following is an example of graphic data in which a large number of cells are taken in. That is, FIG.
Shows an example in which data has entered even inside the area where the cell is used. FIG. 19 is a diagram showing a state in which data is written only in the outer peripheral portion of the cell. FIG. 20 shows an example in which a large number of the same cells are closely contacted and repeatedly used. FIG. 21 is a diagram showing a data compression state when a large number of the same cells are closely contacted and repeatedly used.

【0007】[0007]

【発明が解決しようとする課題】図14に示すように、
繰り返し使用するセルを一つにまとめることで検証用の
データを圧縮する方法は、レイアウト全体が同じパター
ンの繰り返しだけで作られている場合に効果が大きい。
しかし、セルの使用されている領域の周囲がセルの繰り
返しパターンと同様の繰り返しパターンを持っていない
場合に適用できないという問題があった。
As shown in FIG. 14, as shown in FIG.
The method of compressing the verification data by combining the cells to be used repeatedly is effective when the entire layout is made only by repeating the same pattern.
However, there is a problem that it cannot be applied when the area around the used area of the cell does not have the same repeating pattern as the repeating pattern of the cell.

【0008】図18に示す例のように、セル21が参照
されている領域の周囲の繰り返しパターンは、独立して
存在しているため、セル21どうしに依存することな
く、図19に示すように、セル21の外周部だけのデー
タに圧縮することができる。しかし、図19に示すよう
に、セル21のデータ内に外部データ30が入り込んで
いる場合、データを圧縮してセル21の外周部だけのデ
ータ24を書き込んでも、外部データ30の周囲にはセ
ル21のデータが無い所があり、この部分のデータ検証
は不可能であった。
As in the example shown in FIG. 18, the repetitive pattern around the area to which the cell 21 is referenced exists independently, so that it does not depend on the cells 21 as shown in FIG. In addition, it is possible to compress the data into only the outer peripheral portion of the cell 21. However, as shown in FIG. 19, when the external data 30 is included in the data of the cell 21, even if the data is compressed and the data 24 of only the outer peripheral portion of the cell 21 is written, the cell is surrounded by the external data 30. There was a place where there was no 21 data, and data verification of this part was impossible.

【0009】また、図20に示すように、セル21
(F)が密着するように繰り返し使用されている領域
に、外周部だけのデータを書き込むようにしてデータを
圧縮した場合、図21に示すようなセル24(F′)の
内部に、格子状に多くのデータが残る。したがって、同
一のセル24間の検証が不要であるにもかかわらず、こ
の格子間における検証が行われてしまう。すなわち、こ
のような場合データの圧縮は、未だ不要な検証用データ
が残っており、効率的な圧縮方法となっていないという
問題を有する。
Further, as shown in FIG.
When the data is compressed by writing the data only in the outer peripheral portion in the area where (F) is repeatedly used so as to be in close contact, when the data is compressed inside the cell 24 (F ′) as shown in FIG. Much data remains. Therefore, even though the verification between the same cells 24 is unnecessary, the verification between the lattices is performed. That is, in such a case, data compression has a problem in that unnecessary verification data still remains and the compression method is not efficient.

【0010】本発明は、以上のような課題を解決するた
めのもので、同じパターンを繰り返し使用するセルから
構成された図形データの検証を行う際に、セルのデータ
から冗長性を取り除くことによって、データ検証の効率
を上げる図形処理方法を提供することを目的とする。
The present invention has been made to solve the above problems, and eliminates redundancy from cell data when verifying graphic data composed of cells that repeatedly use the same pattern. , The object of the present invention is to provide a graphic processing method for improving the efficiency of data verification.

【0011】[0011]

【課題を解決するための手段】前記目的を達成するため
に、本発明の図形処理方法は、セルどうしの干渉を監視
したい距離だけセルの境界を広げた領域、すなわち、干
渉監視領域(本明細書では、セルどうしの干渉を監視し
たい一定の距離だけセルの境界を広げた領域を「干渉監
視領域」と記載する)を設け、この干渉監視領域に他の
セルあるいはセル外のデータ等がある場合、このデータ
についてのみ検証のための処理を行うようにしたもので
ある。 (第1発明)第1発明の図形処理方法は、同じパターン
を繰り返し使用するセルから構成され、前記セルの外周
に特定の幅だけ広げた領域を干渉監視領域として設け、
この干渉監視領域をそのセルが参照されている場所に仮
想的に埋め込み、この干渉監視領域とセルのデータとが
重なりを持つ場合にのみ、前記セルのデータをそのセル
が参照されている場所に書き込むことにより、図形デー
タを検証する際の検証用データを圧縮する処理を行うこ
とを特徴とする図形処理方法である。
In order to achieve the above-mentioned object, the graphic processing method of the present invention is an area in which a cell boundary is widened by a distance at which interference between cells is desired to be monitored, that is, an interference monitoring area (this specification). In this document, an area in which the cell boundary is widened by a certain distance for which interference between cells is to be monitored is referred to as an "interference monitoring area", and this interference monitoring area contains other cells or data outside the cell. In this case, only this data is processed for verification. (First Invention) A graphic processing method of the first invention is composed of cells that repeatedly use the same pattern, and an area expanded by a specific width is provided as an interference monitoring area on the outer periphery of the cell,
This interference monitoring area is virtually embedded at the location where the cell is referenced, and the data of the cell is stored at the location where the cell is referenced only when the interference monitoring area and the cell data overlap. This is a graphic processing method characterized by performing a process of compressing verification data when verifying the graphic data by writing.

【0012】(第2発明)第2発明の図形処理方法は、
前記干渉監視領域(図1の31)とセル(図1の21)
とを共通の分割線(図2の33)で分割して小領域(図
3の200〜206、210〜216、220〜22
6、230〜236、240〜246、250〜25
6、260〜266)に分け、この小領域をそのセルが
参照されている場所に仮想的に埋め込み(図5)、他の
外部データと重なりを持つ小領域(図5の201、20
2、220、230、240、226、236、24
6、264、265)と、その小領域に隣接する小領域
でかつセルのデータが存在する領域(図6の111、1
12、113、121、131、141、151、11
5、125、135、145、153、154、15
5)にのみデータを書き込むことにより図形データを検
証する際の検証用データを圧縮する処理を行う。
(Second Invention) A graphic processing method of the second invention is
The interference monitoring area (31 in FIG. 1) and cell (21 in FIG. 1)
And are divided by a common dividing line (33 in FIG. 2) to divide into small areas (200 to 206, 210 to 216, 220 to 22 in FIG. 3).
6, 230-236, 240-246, 250-25
6, 260 to 266), and this small area is virtually embedded in the location where the cell is referenced (FIG. 5), and the small area overlaps with other external data (201, 20 in FIG. 5).
2, 220, 230, 240, 226, 236, 24
6, 264, 265) and a small area adjacent to the small area and in which cell data exists (111, 1 in FIG. 6).
12, 113, 121, 131, 141, 151, 11
5, 125, 135, 145, 153, 154, 15
A process of compressing the verification data when verifying the graphic data is performed by writing the data only in 5).

【0013】[0013]

【作 用】[Work]

(第1発明)本発明による同じパターンを繰り返して使
用するセルから構成された図形データの検証を行うため
の図形処理方法は、セルの外周に特定の幅、たとえば、
デザインルールで規定される値の最大値だけ広げた領域
を干渉監視領域として用意する。そして、セルの外周に
設けた干渉監視領域をセルの参照されている場合に仮想
的に埋め込む。この際に上記干渉監視領域とセルのデー
タとが重なる部分のデータのみを前記セルの検証用デー
タとして書き込んでおく。その後、前記セルの検証用デ
ータと外部データとについて検証を行う。このように、
セル全てに対して検証を行わずに済むので、検証用レイ
アウトデータの圧縮が可能となる。その結果、レイアウ
トデータを検証する際の検証処理速度を早くすると共
に、検証に使用するメモリの量を節約できる。また、干
渉監視領域を設けることにより、圧縮した検証用データ
を作成する際のアルゴリズムが簡単になるため、干渉監
視領域における他のデータとの重なりチェックやデータ
の書き込み処理を異なる複数の計算機に割当てることが
できる。そのため、検証用データの作成時に並列計算に
よる高速化を計ることもできる。
(First Invention) A graphic processing method for verifying graphic data composed of cells in which the same pattern is repeatedly used according to the present invention is a method of
An area expanded by the maximum value specified by the design rules is prepared as an interference monitoring area. Then, the interference monitoring area provided on the outer periphery of the cell is virtually embedded when the cell is referenced. At this time, only the data of the portion where the interference monitoring area and the cell data overlap each other is written as the verification data of the cell. Then, the verification data of the cell and the external data are verified. in this way,
Since the verification does not have to be performed on all the cells, the verification layout data can be compressed. As a result, the verification processing speed for verifying the layout data can be increased, and the amount of memory used for verification can be saved. In addition, the provision of the interference monitoring area simplifies the algorithm for creating compressed verification data. Therefore, the overlap check with other data in the interference monitoring area and the data writing process are assigned to different computers. be able to. Therefore, it is possible to increase the speed by parallel calculation when creating the verification data.

【0014】(第2発明)前記干渉監視領域を小領域に
分割して、この小領域をセルが参照されている場合に仮
想的に埋め込む。そして、この小領域と外部データとの
重なりを持つ小領域とその小領域に隣接する小領域でか
つセルのデータが存在する領域にのみ検証用データを書
き込む。このようにして作成された検証用データと外部
データとの間で検証を行う。このような干渉監視領域
は、外部データに関係のない領域に書き込む必要がなく
なるため、検証用データが減少し、検証のための処理時
間を短縮できると共に、検証用のメモリを節約できる。
(Second invention) The interference monitoring area is divided into small areas, and the small areas are virtually embedded when a cell is referenced. Then, the verification data is written only in the small area where the small area overlaps with the external data, the small area adjacent to the small area, and the area where the cell data exists. Verification is performed between the verification data thus created and the external data. Since it is not necessary to write such an interference monitoring area in an area unrelated to external data, verification data is reduced, processing time for verification can be shortened, and verification memory can be saved.

【0015】[0015]

【実 施 例】以下、図1ないし図13を参照しつつ本
発明の実施例を説明する。図1は本発明の実施例におけ
るセルとそのセルの外周に設けた干渉監視領域を説明す
るための図である。図1において、参照されて繰り返し
使用されているセル21Fの外周には、特定の幅32、
たとえば、デザインルールチェックで規定される値の最
大値だけ広げた領域31を用意し、この領域31を干渉
監視領域と呼ぶことにする。図2はセルと干渉監視領域
とを共通の分割線によって分割することを説明する図で
ある。図2において、セル21と干渉監視領域31と
は、共通の複数からなる分割線33によって分割され
る。図3はセルと干渉監視領域とを共通の分割線によっ
て分割された小領域を示す図である。上記分割線33の
分割によって分割されたセル21は、小領域111〜1
15、121〜125、131〜135、141〜14
5、151〜155となる。また、同じく干渉監視領域
31は、小領域200〜206、210〜216、22
0〜226、230〜236、240〜246、250
〜256、260〜266に分割される。そして、これ
らの小領域どうしの間には、同じ位置にあるものどうし
を関係付ける。たとえば、図3では、111と211、
112と212、・・・155と255が対応する。小
領域に付された数字200〜266の間で対応の取れな
いもの、たとえば、200〜206、210、216、
220、226、230、236、240、246、2
50、256、260〜266は、対応するものが無い
としておく。そして、この干渉監視小領域200〜20
6、210〜216、220〜226、230〜23
6、240〜246、250〜256、260〜266
は、セル21が使用されている場所に仮想的に埋め込ま
れる。
EXAMPLES Examples of the present invention will be described below with reference to FIGS. 1 to 13. FIG. 1 is a diagram for explaining a cell and an interference monitoring area provided on the outer periphery of the cell in the embodiment of the present invention. In FIG. 1, a specific width 32 is provided on the outer periphery of the cell 21F that is repeatedly referred to and used.
For example, an area 31 expanded by the maximum value defined by the design rule check is prepared, and this area 31 will be referred to as an interference monitoring area. FIG. 2 is a diagram illustrating division of a cell and an interference monitoring area by a common division line. In FIG. 2, the cell 21 and the interference monitoring area 31 are divided by a common dividing line 33. FIG. 3 is a diagram showing a small area obtained by dividing the cell and the interference monitoring area by a common dividing line. The cells 21 divided by the division of the division line 33 are small areas 111 to 1
15, 121-125, 131-135, 141-14
5, 151 to 155. Similarly, the interference monitoring area 31 includes small areas 200 to 206, 210 to 216, and 22.
0-226, 230-236, 240-246, 250
.About.256, 260 to 266. Then, these small areas are related to each other at the same position. For example, in FIG. 3, 111 and 211,
112 and 212, ... 155 and 255 correspond. Those that do not correspond to the numbers 200 to 266 attached to the small areas, for example, 200 to 206, 210, 216,
220, 226, 230, 236, 240, 246, 2
It is assumed that 50, 256, and 260 to 266 have no corresponding items. Then, the interference monitoring small areas 200 to 20
6, 210-216, 220-226, 230-23
6, 240-246, 250-256, 260-266
Are virtually embedded in the places where the cells 21 are used.

【0016】図4は本発明の一実施例を説明するための
アウトラインデータを示す。図4において、セル21の
外周には、外部データとして25ないし28が存在して
いる。図5は分割された干渉監視小領域をセル内に仮想
的に埋め込んだ状態を示す図である。たとえば、図4に
示すデータ内に、図5に示す分割された干渉監視小領域
を仮想的に埋め込む。そして、この仮想的に埋め込まれ
る干渉監視小領域200〜206、210〜216、2
20〜226、230〜236、240〜246、25
0〜256、260〜266の中で、外部データ25な
いし28と重なりを持つ小領域を探す。図5の例では、
25と264および265、26と246、236およ
び226、27と201および202、28と210、
220、230および240が重なっている。これら、
外部データ25ないし28と重なりを持った小領域26
4および265、246、236および226、201
および202、210、220、230および240に
対応する。あるいは隣接する小領域に対応するセル21
のデータ111、112、113、115、121、1
25、131、135、141、145、151、15
3、154、155、を書き込む。 図5に示す例で
は、外部データ25と重なりを持つ小領域264につい
て示す。先ず、外部データ25に対応するセル21のデ
ータを書き込むことになるが、小領域264に対応する
セル21のデータは存在しない。したがって、小領域2
64は、セル21に書き込まれない。次に、小領域26
4に隣接する小領域について処理が行われる。小領域2
64に隣接する小領域は、265、255、254、2
53、263である。これらの小領域265、255、
254、253、263にそれぞれ対応するセル21の
小領域155、154、153にデータを書き込む。こ
こで、前記セル21には、265、263に対応するデ
ータがないので、これらについてのデータの書き込みは
起こらない。その結果、セル21の小領域153、15
4、155のデータがそれぞれ干渉監視小領域253、
254、255の位置に書き込まれる。他の小領域につ
いても同様な処理を行うことにより、データ検証用のデ
ータを作成する。図6は本発明の一実施例によって作成
された検証用データを説明する図である。
FIG. 4 shows outline data for explaining one embodiment of the present invention. In FIG. 4, 25 to 28 exist as external data on the outer periphery of the cell 21. FIG. 5 is a diagram showing a state in which a divided interference monitoring small area is virtually embedded in a cell. For example, the divided interference monitoring small area shown in FIG. 5 is virtually embedded in the data shown in FIG. Then, the interference monitoring small areas 200 to 206, 210 to 216, and 2 which are virtually embedded.
20-226, 230-236, 240-246, 25
A small area having an overlap with the external data 25 to 28 is searched from 0 to 256 and 260 to 266. In the example of FIG.
25 and 264 and 265, 26 and 246, 236 and 226, 27 and 201 and 202, 28 and 210,
220, 230 and 240 overlap. these,
Small area 26 that overlaps with external data 25 to 28
4 and 265, 246, 236 and 226, 201
And 202, 210, 220, 230 and 240. Alternatively, the cells 21 corresponding to adjacent small areas
Data 111, 112, 113, 115, 121, 1
25, 131, 135, 141, 145, 151, 15
Write 3, 154, 155. In the example shown in FIG. 5, a small area 264 that overlaps with the external data 25 is shown. First, the data of the cell 21 corresponding to the external data 25 is written, but the data of the cell 21 corresponding to the small area 264 does not exist. Therefore, small area 2
64 is not written in the cell 21. Next, the small area 26
The processing is performed on the small area adjacent to 4. Small area 2
Small areas adjacent to 64 are 265, 255, 254, 2
53 and 263. These small areas 265, 255,
Data is written in the small areas 155, 154 and 153 of the cell 21 corresponding to 254, 253 and 263, respectively. Here, since there is no data corresponding to 265 and 263 in the cell 21, writing of data for these does not occur. As a result, the small areas 153, 15 of the cell 21 are
4, 155 data are interference monitoring small areas 253,
It is written in the positions 254 and 255. Data for data verification is created by performing similar processing on other small areas. FIG. 6 is a diagram for explaining verification data created according to an embodiment of the present invention.

【0017】図6において、検証用データ111、11
2、113、115、125、135、145、15
5、154、153、121、131、141、151
と外部データ25ないし28との間で検証が行われる。
この検証方法は、公知の如何なるものを使用しても良い
ことはいうまでもない。以上説明したごとく、図6に示
す検証用データは、図16に示すように、セル21の外
周の全てに書き込まれていない。したがって、検証用デ
ータは、図6の外周に書き込まれていない部分だけ少な
いので、検証を行うための処理速度が早く、また、検証
に使用するメモリの量も少なくて済む。
In FIG. 6, verification data 111, 11
2, 113, 115, 125, 135, 145, 15
5, 154, 153, 121, 131, 141, 151
And the external data 25 to 28 are verified.
It goes without saying that this verification method may use any known method. As described above, the verification data shown in FIG. 6 is not written on the entire outer circumference of the cell 21, as shown in FIG. Therefore, since the verification data is small only in the portion not written in the outer periphery of FIG. 6, the processing speed for verification is fast, and the amount of memory used for verification is small.

【0018】図7はセルの内部に外部データが入り込ん
でいる例を示す図である。図7において、セル21の外
部に外部データ25、27、28、29があり、その内
の外部データ29の一部は、セル21の内部に入り込ん
でいる。図4に示したデータに対して処理を行ったと同
様な処理を図7に示すデータに対しても行う。図8は図
7に示すセルに対して干渉監視小領域を仮想的に埋め込
んだ状態を示す図である。図8において、セル21の内
部には、干渉監視小領域200〜206、210〜21
6、220〜226、230〜236、240〜24
6、250〜256、260〜266が仮想的に埋め込
まれている。図8に示す外部データ29に注目する。外
部データ29と重なりを持つ干渉監視小領域は、22
4、225、226であり、これらの小領域と隣接する
小領域は213、223、233、214、234、2
15、235、216、236である。これらの小領域
224、225、226、213、223、233、2
14、234、215、235、216、236の内、
セル21のデータが存在する小領域113、114、1
15、123、124、125、133、134、13
5のデータが書き込まれる。図9は図7に示した例の検
証用データを示す図である。
FIG. 7 is a diagram showing an example in which external data has entered inside the cell. In FIG. 7, external data 25, 27, 28, 29 are present outside the cell 21, and a part of the external data 29 among them is inside the cell 21. The same processing as that performed on the data shown in FIG. 4 is performed on the data shown in FIG. 7. FIG. 8 is a diagram showing a state in which an interference monitoring small area is virtually embedded in the cell shown in FIG. In FIG. 8, inside the cell 21, interference monitoring small areas 200 to 206, 210 to 21 are provided.
6, 220-226, 230-236, 240-24
6, 250 to 256 and 260 to 266 are virtually embedded. Attention is paid to the external data 29 shown in FIG. The interference monitoring small area that overlaps with the external data 29 is 22
4, 225, and 226, and the small areas adjacent to these small areas are 213, 223, 233, 214, 234, and 2.
15, 235, 216, and 236. These small areas 224, 225, 226, 213, 223, 233, 2
Out of 14, 234, 215, 235, 216, 236,
Small areas 113, 114, 1 in which the data of the cell 21 exists
15, 123, 124, 125, 133, 134, 13
5 data is written. FIG. 9 is a diagram showing the verification data of the example shown in FIG.

【0019】以上説明したごとく、セルの内部領域にま
で外部データが入り込んでいる場合にも、前述の検証用
データを作成して検証を行うことができる。すなわち、
従来例のようにセルの外周に検証用データを設けただけ
では、セルの内部に入り込んだ外部データとの検証を行
うことができなかったものを、上記方法により解決する
ことができた。
As described above, even when the external data has entered the internal area of the cell, the above-mentioned verification data can be created and verified. That is,
The above method can solve the problem that the verification with the external data that has entered the inside of the cell cannot be performed only by providing the verification data on the outer periphery of the cell as in the conventional example.

【0020】図10は同じセルが繰り返し使用されてい
るレイアウトデータの例を示す。図10において、セル
21は、連続した状態で繰り返し使用されている。図1
1は図10の例に干渉監視小領域を仮想的に埋め込んだ
例を示す図である。図11において、セル21が使用さ
れている場所には、それぞれ干渉監視小領域200〜2
66が仮想的に埋め込まれている。前述と同じ手法を用
い、干渉監視小領域と外部データ41ないし44とが重
なっている小領域を探す。干渉監視小領域と外部データ
41ないし44とが重なっている小領域と隣接する領域
で、セル21にデータがある領域に干渉監視小領域を書
き込む。図12は図10に示した例の検証用データを示
す図である。図12において、小領域411、421、
431、441がセル21の検証用データとなる。そし
て、この検証用データと外部データ41ないし44との
間で検証が行われる。このようにセル21が連続して繰
り返し使用されている場合においても、各セル21の外
周に検証用データがなく、各セルを集合したセルの外周
に検証用データを持つだけで済むので、検証のための処
理速度が早いだけでなく、検証処理に使用するメモリ量
も減少させることができる。
FIG. 10 shows an example of layout data in which the same cell is repeatedly used. In FIG. 10, the cell 21 is repeatedly used in a continuous state. Figure 1
FIG. 1 is a diagram showing an example in which an interference monitoring small area is virtually embedded in the example of FIG. In FIG. 11, the interference monitoring subregions 200 to 2 are respectively provided at the places where the cell 21 is used.
66 is virtually embedded. Using the same method as described above, a small area where the interference monitoring small area and the external data 41 to 44 overlap is searched for. The interference monitoring small area is written in an area adjacent to the small area where the interference monitoring small area and the external data 41 to 44 overlap each other and where the cell 21 has data. FIG. 12 is a diagram showing the verification data of the example shown in FIG. In FIG. 12, small areas 411, 421,
431 and 441 are the verification data of the cell 21. Then, the verification is performed between the verification data and the external data 41 to 44. Even when the cells 21 are continuously and repeatedly used in this manner, there is no verification data on the outer periphery of each cell 21, and it is sufficient to have the verification data on the outer periphery of the cell in which each cell is assembled. In addition to the high processing speed for, the amount of memory used for the verification processing can be reduced.

【0021】図13は繰り返し使用したセルの中の一つ
のセルの全体を書き込んで検証用データとした例を示す
図である。図10に示すセル21の内部のデータについ
ても同時に検証を行いたい時には、セル21のデータを
一度、使用されている場所の中で適当な場所に外部デー
タと同様に書き込んでおけばよい。図13に示すよう
に、その結果、その周囲にはセル21どうしの接続部を
チェックするために必要なデータ511、512、51
3、514が自動的に配置される。このセル21とその
周囲に存在する他のセル21とを前述と同様な手法によ
って検証する。
FIG. 13 is a diagram showing an example in which one of the cells used repeatedly is written as verification data. When it is desired to verify the data inside the cell 21 shown in FIG. 10 at the same time, the data in the cell 21 may be once written in an appropriate place in the same place as the external data. As a result, as shown in FIG. 13, as a result, data 511, 512, 51 necessary for checking the connection portion between the cells 21 is provided around the data.
3, 514 are automatically arranged. This cell 21 and other cells 21 existing around it are verified by the same method as described above.

【0022】[0022]

【発明の効果】本発明によれば、セルと外部データとの
間で干渉する恐れのある領域だけに検証用データを書き
込んでいるため、従来例のようにセルの外周全体に検証
用データを書き込むより、検証を行うための処理速度が
早く、処理に使用するメモリ量を減少させることができ
る。また、セルの内部に外部データが入り込んでいる場
合に、セルの内部まで干渉監視領域を設けてあるため、
その領域と隣接する領域に検証用データを書き込むとい
う同様の方法で、従来できなかった検証が可能になっ
た。さらに、必要な所にのみセルのデータを書き込むと
いう処理は、干渉監視領域を設けることで、簡単かつ、
領域ごとに独立なアルゴリズムによって並列化を図る等
によっても、効率化を図ることができる。
According to the present invention, since the verification data is written only in the area where the cell and the external data may interfere with each other, the verification data is written in the entire outer periphery of the cell as in the conventional example. The processing speed for verification is faster than writing, and the amount of memory used for processing can be reduced. Also, when external data enters the inside of the cell, the interference monitoring area is provided up to the inside of the cell.
The same method of writing the verification data in the area adjacent to the area enables the verification that could not be done in the past. Furthermore, the process of writing cell data only where it is needed is simple and easy by providing an interference monitoring area.
Efficiency can also be improved by, for example, parallelizing an area with an independent algorithm.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例におけるセルとそのセルの外
周に設けた干渉監視領域を説明するための図である。
FIG. 1 is a diagram for explaining a cell and an interference monitoring area provided on the outer periphery of the cell according to an embodiment of the present invention.

【図2】 セルと干渉監視領域とを共通の分割線によっ
て分割することを説明する図である。
FIG. 2 is a diagram illustrating division of a cell and an interference monitoring area by a common division line.

【図3】 セルと干渉監視領域とを共通の分割線によっ
て分割された小領域を示す図である。
FIG. 3 is a diagram showing a small region obtained by dividing a cell and an interference monitoring region by a common dividing line.

【図4】 本発明の一実施例を説明するためのアウトラ
インデータを示す。
FIG. 4 shows outline data for explaining an embodiment of the present invention.

【図5】 分割された干渉監視小領域をセル内に仮想的
に埋め込んだ状態を示す図である。
FIG. 5 is a diagram showing a state in which a divided interference monitoring small area is virtually embedded in a cell.

【図6】 本発明の一実施例によって作成された検証用
データを説明する図である。
FIG. 6 is a diagram illustrating verification data created according to an embodiment of the present invention.

【図7】 セルの内部に外部データが入り込んでいる例
を示す図である。
FIG. 7 is a diagram showing an example in which external data has entered inside a cell.

【図8】 図7に示すセルに対して干渉監視小領域を仮
想的に埋め込んだ状態を示す図である。
8 is a diagram showing a state in which an interference monitoring small area is virtually embedded in the cell shown in FIG.

【図9】 図7に示した例の検証用データを示す図であ
る。
9 is a diagram showing verification data of the example shown in FIG. 7. FIG.

【図10】 同じセルが繰り返し使用されているレイア
ウトデータの例を示す。
FIG. 10 shows an example of layout data in which the same cell is repeatedly used.

【図11】 図10の例に干渉監視小領域を仮想的に埋
め込んだ例を示す図である。
11 is a diagram showing an example in which an interference monitoring small area is virtually embedded in the example of FIG.

【図12】 図10に示した例の検証用データを示す図
である。
12 is a diagram showing verification data of the example shown in FIG.

【図13】 繰り返し使用したセルの中の一つのセルの
全体を書き込んで検証用データとした例を示す図であ
る。
FIG. 13 is a diagram showing an example in which one of the cells used repeatedly is written as verification data.

【図14】 従来例を説明する図である(a)は図形デ
ータ内に複数の同じセルが存在する場合の図である。ま
た、(b)は(a)の図形データを圧縮して検証用デー
タとした図である。
FIG. 14A is a diagram illustrating a conventional example, and FIG. 14A is a diagram when a plurality of the same cells are present in the graphic data. Further, (b) is a diagram in which the graphic data of (a) is compressed to be verification data.

【図15】 従来例を説明するためのレイアウトデータ
の他の一例を示す図である。
FIG. 15 is a diagram showing another example of layout data for explaining a conventional example.

【図16】 セルのデータおよびセルの外周部だけのデ
ータを示す図である。
FIG. 16 is a diagram showing cell data and data only in the outer peripheral portion of the cell.

【図17】 セルの外周部だけのデータを図15の例に
書き込んだ図である。
17 is a diagram in which data of only the outer peripheral portion of the cell is written in the example of FIG.

【図18】 セルが使用されている領域の内部にまでデ
ータが入り込んでいる例を示す。
FIG. 18 shows an example in which data is included even in the area where cells are used.

【図19】 図18の側にセルの外周部だけのデータを
書き込んだ状態を示す図である。
FIG. 19 is a diagram showing a state in which data is written only on the outer peripheral portion of the cell on the side of FIG. 18;

【図20】 同一のセルが多数密着して繰り返し使用さ
れている場合の例を示す。
FIG. 20 shows an example in which a large number of the same cells are in close contact with each other and repeatedly used.

【図21】 同一セルが多数密着して繰り返し使用され
ている場合の従来例におけるデータ圧縮状態を示す図で
ある。
FIG. 21 is a diagram showing a data compression state in a conventional example when a large number of the same cells are closely contacted and repeatedly used.

【符号の説明】[Explanation of symbols]

1〜5・・・セルAないしセルE 21・・・セルF 24・・・セルFの外周部だけのデータF′ 22、23・・・データG、H 25〜29・・・データJ〜N 31・・・干渉監視領域 33・・・セルFとその干渉監視領域に共通な分割線 41〜44・・・データP〜S 111〜155・・・セルFを分割線33で分割してで
きるデータ 200〜266・・・セルFの干渉監視領域31を分割
線33で分割してできる干渉監視小領域
1 to 5 ... Cell A to cell E 21 ... Cell F 24 ... Data F'22, 23 ... Data G, H 25-29 ... Data J ... N 31 ... Interference monitoring area 33 ... Dividing line common to cell F and its interference monitoring area 41-44 ... Data P--S 111-155 ... Dividing cell F by dividing line 33 Possible data 200 to 266 ... Interference monitoring small area formed by dividing the interference monitoring area 31 of the cell F by the dividing line 33.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 同じパターンを繰り返し使用するセルか
ら構成された図形データの処理方法において、 前記セルの外周に特定の幅だけ広げた領域を干渉監視領
域として設け、 この干渉監視領域をそのセルが参照されている場所に仮
想的に埋め込み、 この干渉監視領域とセルのデータとが重なりを持つ場合
にのみ、前記セルのデータをそのセルが参照されている
場所に書き込むことにより、 図形データを検証する際の検証用データを圧縮する処理
を行うことを特徴とする図形処理方法。 【請求項2 】 前記干渉監視領域とセルとを共通の分割
線で分割して小領域に分け、 この小領域をそのセルが参照されている場所に仮想的に
埋め込み、 他の外部データと重なりを持つ小領域と、その小領域に
隣接する小領域でかつセルのデータが存在する領域にの
みデータを書き込むことにより、 図形データを検証する際の検証用データを圧縮する処理
を行うことを特徴とする請求項1の図形処理方法。
1. A method of processing graphic data composed of cells that repeatedly use the same pattern, wherein an area widened by a specific width is provided as an interference monitoring area on the outer periphery of the cell, and the interference monitoring area is defined by the cell. Verify the figure data by virtually embedding it in the referenced location and writing the cell data in the referenced location only when the interference monitoring area and the cell data overlap. A graphic processing method characterized by performing a process of compressing verification data when performing. 2. The interference monitoring area and the cell are divided by a common dividing line to divide into small areas, and the small areas are virtually embedded at the locations where the cells are referenced, and overlap with other external data. The data is written only in the small area that has and the small area that is adjacent to the small area and where the cell data exists, so that the verification data is compressed when the figure data is verified. The graphic processing method according to claim 1.
JP3287326A 1991-10-08 1991-10-08 Method for processing graphic Pending JPH05114008A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3287326A JPH05114008A (en) 1991-10-08 1991-10-08 Method for processing graphic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3287326A JPH05114008A (en) 1991-10-08 1991-10-08 Method for processing graphic

Publications (1)

Publication Number Publication Date
JPH05114008A true JPH05114008A (en) 1993-05-07

Family

ID=17715919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3287326A Pending JPH05114008A (en) 1991-10-08 1991-10-08 Method for processing graphic

Country Status (1)

Country Link
JP (1) JPH05114008A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271852B1 (en) 1996-11-22 2001-08-07 Mitsubishi Denki Kabushiki Kaisha boundary processing of oblique overlapping graphics to achieve dimensionally accurate electron beam irradiation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271852B1 (en) 1996-11-22 2001-08-07 Mitsubishi Denki Kabushiki Kaisha boundary processing of oblique overlapping graphics to achieve dimensionally accurate electron beam irradiation

Similar Documents

Publication Publication Date Title
US6412102B1 (en) Wire routing optimization
KR100349280B1 (en) Method and apparatus of designing lsi
US6996794B2 (en) Method of designing layout of semiconductor device
US6167555A (en) System and method for converting polygon-based wires of an integrated circuit design to path-based wires
JP2536125B2 (en) Placement processing method
GB1445914A (en) Apparatus for producing graphical data descriptive of an integrated circuit design
US5249134A (en) Method of layout processing including layout data verification
JPH05114008A (en) Method for processing graphic
JPH09319788A (en) Parallel processing system by network
JP2666733B2 (en) High-speed graphic processor
JP2964995B2 (en) Graphic processing unit
JP2936905B2 (en) Layout verification method and apparatus
JPH05289312A (en) Mask pattern processing method and processing device for semiconductor integrated circuit
JP2851152B2 (en) Graphic processing unit
JPS5922160A (en) Graph processing method
JP2783709B2 (en) Logic circuit design equipment
JPH01260581A (en) Graphic processing method
JP4119504B2 (en) Wiring prohibited area setting method
JPH01133176A (en) Logical circuit block segmenting system
JPH0721239A (en) Design rule check execution device
JP3095307B2 (en) Automatic electric component placement apparatus and automatic electric component placement method
JP2995906B2 (en) Printed wiring board layout processing equipment
Rath Hughes S&CG custom LSI layouts-'we did it our way'
JP2809777B2 (en) Semiconductor mask data conversion processor
JPH0424722B2 (en)