JP2783709B2 - Logic circuit design equipment - Google Patents

Logic circuit design equipment

Info

Publication number
JP2783709B2
JP2783709B2 JP3268793A JP26879391A JP2783709B2 JP 2783709 B2 JP2783709 B2 JP 2783709B2 JP 3268793 A JP3268793 A JP 3268793A JP 26879391 A JP26879391 A JP 26879391A JP 2783709 B2 JP2783709 B2 JP 2783709B2
Authority
JP
Japan
Prior art keywords
symbol
graphic
replacement
logic circuit
symbol graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3268793A
Other languages
Japanese (ja)
Other versions
JPH0581370A (en
Inventor
克巳 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3268793A priority Critical patent/JP2783709B2/en
Publication of JPH0581370A publication Critical patent/JPH0581370A/en
Application granted granted Critical
Publication of JP2783709B2 publication Critical patent/JP2783709B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、画面上で論理回路を
設計する対話型の論理回路設計装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interactive logic circuit designing apparatus for designing a logic circuit on a screen.

【0002】[0002]

【従来の技術】論理回路を設計するための従来の対話型
の論理回路設計装置では、図12のように、設計者が論
理素子を表すシンボル図形50を図面上に配置し、配置
したシンボル図形50同士を線分図形51によって相互
に接続して論理回路図を作成していた。また、この種の
図形情報を用いる論理回路設計装置では、作成した論理
回路図より論理接続情報を抽出し、抽出した論理接続情
報は電子回路の製造などに用いていた。上記のような論
理回路図には、電源またはグランドと接続して論理的に
固定した入力端子を持つ論理素子や、どこにも接続して
いない端子を持った論理素子などが存在する場合があ
る。このような論理素子は、論理的に意味のない端子を
削除したより簡単な機能の論理素子に置換することによ
り、論理回路の機能を変更することなく、より簡単な回
路に変換できる。
2. Description of the Related Art In a conventional interactive logic circuit design apparatus for designing a logic circuit, as shown in FIG. 12, a designer arranges a symbol figure 50 representing a logic element on a drawing and arranges the arranged symbol figure. The logic circuit diagram is created by connecting the 50 with each other by a line segment graphic 51. Further, in a logic circuit design apparatus using this kind of graphic information, logic connection information is extracted from a created logic circuit diagram, and the extracted logic connection information is used for manufacturing an electronic circuit or the like. In the above-described logic circuit diagram, there may be a logic element having an input terminal which is logically fixed by being connected to a power supply or a ground, a logic element having a terminal which is not connected to anywhere, or the like. Such a logic element can be converted into a simpler circuit without changing the function of the logic circuit by replacing the logically meaningless terminal with a logic element having a simpler function.

【0003】例えば、電源に接続した入力端子を持つ3
入力論理積素子のシンボル図形(置換を必要とするシン
ボル図形22a)の場合、端子24Cは電源に接続され
て論理“1”に固定されているため、置換を必要とする
シンボル図形22aを2入力論理積素子に置換すること
により、回路を同機能のより簡単な論理回路に変更でき
る。この変更は、図2の置換を必要とするシンボル図形
22aを図13のシンボル図形22aのような2入力論
理積素子のシンボル図形に置換し、このシンボル図形
2aに接続されていた電源のシンボル図形(図2の電源
25)及び電源のシンボル図形と2入力論理積素子のシ
ンボル図形とを結んでいる線分図形とを削除し、置換さ
れた入力論理積素子と同じ働きをするように、置換し
た2入力論理積素子のシンボル図形とその2入力論理積
素子との論理素子のシンボル図形とを線分図形を用い
て再接続することによって行っていた。
For example, 3 having an input terminal connected to a power supply
In the case of the symbol figure of the input AND element (the symbol figure 22a requiring replacement), since the terminal 24C is connected to the power supply and fixed at the logic "1", two symbol figures 22a requiring replacement are input. The circuit can be changed to a simpler logic circuit having the same function by replacing with a logical product element. This change is replaced with 2 input symbol graphic AND gate, such as a symbol graphic 22a in FIG. 13 the symbols figure 22a which requires replacement of Figure 2, the symbol graphic 2
The power supply symbol figure (power supply 25 in FIG. 2) connected to 2a and the line figure connecting the power supply symbol figure and the 2-input AND element symbol figure are deleted, and the 3- input logic replaced. In order to perform the same operation as the AND element, the symbol figure of the replaced two-input AND element and the symbol figure of the other two-input AND element and the other logical element are reconnected by using a line segment figure. Was.

【0004】[0004]

【発明が解決しようとする課題】従来の論理回路設計装
置では、シンボル図形上の特定位置が論理素子の接続端
子を表すため、単に論理素子のシンボル図形を何の制約
もない別のシンボル図形に置換したのみでは、端子を表
すシンボル上の位置と接続用の線分図形との図形的な重
なりが保証できないため、シンボル図形の置換以外に、
線分図形の追加及び削除が必要となる。また、この接続
用の線分図形の追加操作は、個々の論理形の書き方に依
存し、かつ複雑であるため、自動的に配置処理を行うこ
とが難しいという問題があった。さらに、論理回路図を
変更せずに論理回路図から抽出された論理接続情報のみ
を変更したのでは、論理回路図と論理接続関係との対応
関係がなくなるという問題も生じる。
In the conventional logic circuit designing apparatus, since a specific position on a symbol figure represents a connection terminal of a logic element, the symbol figure of the logic element is simply replaced with another symbol figure without any restrictions. With only replacement, it is not possible to guarantee a graphic overlap between the position on the symbol representing the terminal and the line segment for connection.
It is necessary to add and delete line segment figures. In addition, the operation of adding a connection line segment figure depends on how to write each logical form and is complicated, so that there is a problem that it is difficult to automatically perform arrangement processing. Furthermore, if only the logical connection information extracted from the logic circuit diagram is changed without changing the logic circuit diagram, there is a problem that the correspondence between the logic circuit diagram and the logical connection relationship is lost.

【0005】この発明は、上記のような問題を解決する
ためになされたもので、論理回路図上の論理素子を自動
的に置換してより簡単な論理回路図に変更でき、論理回
路設計の効率のよい論理回路設計装置を得ることを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and can automatically replace a logic element on a logic circuit diagram to change to a simpler logic circuit diagram. It is an object to obtain an efficient logic circuit design device.

【0006】[0006]

【課題を解決するための手段】請求項1の発明に係る論
理回路設計装置は、図1で示すように、論理素子のシン
ボル図形以外に空端子、電源等の付加図形を有する第1
のシンボル図形を、上記付加図形を有しない第2のシン
ボル図形に置換する場合に、置換前に第1のシンボル図
形がもつ画面上の原点からの入出力端子位置と同じ入出
力端子位置をもつ第2のシンボル図形を生成するシンボ
ル図形生成手段2と、上記第2のシンボル図形を、置換
前に第1のシンボル図形が置かれていた画面上の原点か
らの入出力端子位置に置換すると共に、シンボル図形を
置換して不要となった上記付加図形を削除する置換編集
手段3とを有する。請求項2の発明に係る論理回路設計
装置は、図6に示すように、請求項1の発明の論理設計
回路装置の構成に加えて、上記シンボル図形生成手段で
生成された第2のシンボル図形を記憶するシンボル図形
記憶手段4を設けた。
Means for Solving the Problems] logic circuit designing apparatus according to a first aspect of the invention, as shown in FIG. 1, Shin logic element
The has air terminal other than Bol figure, the biasing pressure figures such as a power supply 1
Is replaced with a second symbol graphic not having the additional graphic, the same symbol position as the input / output terminal position from the origin on the screen of the first symbol graphic before the replacement. A symbol graphic generating means for generating a second symbol graphic; and replacing the second symbol graphic with an input / output terminal position from an origin on a screen on which the first symbol graphic was placed before replacement. Replacement editing means 3 for replacing the symbol graphic and deleting the unnecessary graphic which has become unnecessary. As shown in FIG. 6, the logic circuit designing apparatus according to the second aspect of the present invention further includes a second symbol graphic generated by the symbol graphic generating means, in addition to the configuration of the logic designing circuit of the first invention. Is stored.

【0007】[0007]

【作用】請求項1の発明における論理回路設計装置は、
論理素子のシンボル図形以外に空端子、電源等の付加図
形を有する第1のシンボル図形を、上記付加図形を有し
ない第2のシンボル図形に置換する場合に、シンボル図
形生成手段で置換前の第1シンボル図形がもつ画面上の
原点からの入出力端子位置と同じ入出力端子位置をもつ
第2のシンボル図形を生成し、置換編集手段で上記第2
のシンボル図形を、置換前に第1のシンボル図形が置か
れていた画面上の原点からの入出力端子位置に置換する
と共にシンボル図形を置換して不要となった上記付加図
形を削除して編集する。請求項2の発明における論理回
路設計装置は、上記シンボル図形生成手段で生成された
第2のシンボル図形をシンボル図形記憶手段に記憶し、
第1のシンボル図形と置換する場合は、シンボル図形記
憶手段に記憶されたシンボル図形を使用する。
[Action] logic circuit design device in the invention of claim 1,
Check terminal other than the symbol graphic logic elements, the first symbol graphic having an urging pressure figures such as a power supply, when replacing the second symbol shapes without the addition figures, before replacement symbol figure generating means A second symbol graphic having the same input / output terminal position as the input / output terminal position from the origin on the screen of the first symbol graphic is generated, and the second symbol graphic is replaced by the replacement editing means.
Is replaced with the input / output terminal position from the origin on the screen where the first symbol graphic was placed before the replacement, and the additional graphic which became unnecessary by replacing the symbol graphic was deleted and edited. I do. Logic circuit design device in the invention of claim 2 stores the second symbol figure generated by said symbol figure generating means in the symbol graphic storage means,
When replacing with the first symbol figure, the symbol figure stored in the symbol figure storage means is used.

【0008】[0008]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの第1の発明の一実施例を示す論理回路
設計装置の機能ブロック図、図2〜図5は置換過程を示
す図形である。図1において、1は画面、2はシンボル
図形生成手段、3は置換編集手段である。また図2の2
2aが第1のシンボル図形としての置換を必要とする論
理積素子のシンボル図形、図4の22bが第1のシンボ
ル図形と置換する第2のシンボル図形としての生成され
たシンボル図形である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram of a logic circuit design apparatus showing an embodiment of the first invention, and FIGS. 2 to 5 are diagrams showing a replacement process. In FIG. 1, 1 is a screen, 2 is a symbol figure generating means, and 3 is a replacement editing means. 2 of FIG.
Reference numeral 2a denotes a symbol figure of an AND element requiring replacement as the first symbol figure, and reference numeral 22b in FIG. 4 denotes a generated symbol figure as a second symbol figure to be replaced with the first symbol figure.

【0009】シンボル図形生成手段2は、画面1におけ
る置換前の3入力論理積素子のシンボル図形(図2)か
ら、空端子、電源等の付加図形、すなわち置換を必要と
するシンボル図形22aの端子24Cに接続した線分図
形23、電源25のような付加図形と接続した端子を持
たない第2のシンボル図形を作成する。作成する場合
は、図2の置換を必要としないシンボル図形21間にあ
る置換を必要とするシンボル図形22aのデータを取り
出し、置換すべき生成されたシンボル図形22bを作成
する。この図4の生成されたシンボル図形22bの端子
の位置は、置換を必要とするシンボル図形22aの入力
の端子24A、24B、出力の端子24Yの原点からの
座標の位置と同じになる。
[0009] Symbol figure generating means 2, the symbol pattern of three-input logical product element before substitution in screen 1 (FIG. 2), air terminals, with pressure figures such as a power supply, i.e., the symbol graphic 22a that requires replacement A second symbol graphic having no terminal connected to the additional graphic such as the line segment graphic 23 connected to the terminal 24C and the power supply 25 is created. In the case of creation, the data of the symbol graphic 22a requiring the replacement between the symbol graphics 21 not requiring the replacement in FIG. 2 is extracted, and the generated symbol graphic 22b to be replaced is generated. The terminal positions of the generated symbol graphic 22b in FIG. 4 are the same as the coordinates of the input terminals 24A and 24B and the output terminal 24Y of the symbol graphic 22a requiring replacement from the origin.

【0010】置換編集手段3はシンボル図形生成手段2
で作成されたシンボル図形22bを、図2の置換を必要
とするシンボル図形22aの端子24A、24B、24
Yの原点からの座標と同じ位置に置換すると共に、シン
ボル図形22aの端子Cに接続した線分図形23、電源
25のような付加図形を削除する。次に、この第1の発
明の論理回路設計装置における動作について説明する。
図2の置換を必要とするシンボル図形22aは、端子2
4Cが電源25に線分図形23によって接続され、”
1”の信号に論理が固定されている。最初に、図示しな
い制御部は、置換を必要とするシンボル図形22a(3
入力論理積素子)を、端子24Cが電源25に接続され
ている情報と別途準備しておいた3入力論理素子の置換
規則を基に、付加図形を除いた2入力論理積素子のシン
ボルに置換することを決定する。このとき、2入力論理
積素子の端子と3入力論理積素子の端子との対応付けも
合わせて決定する。
[0010] The replacement editing means 3 is a symbol figure generating means 2
2 are replaced with the terminals 24A, 24B, 24 of the symbol graphic 22a requiring replacement in FIG.
Replace with the same position as the coordinate from the origin of Y, and delete the additional graphic such as the line graphic 23 and the power supply 25 connected to the terminal C of the symbol graphic 22a. Next, the operation of the logic circuit designing apparatus according to the first invention will be described.
The symbol graphic 22a requiring replacement in FIG.
4C is connected to a power supply 25 by a line segment graphic 23,
The logic is fixed to the signal "1". First, the control unit (not shown) transmits the symbol graphic 22a (3
Input AND gate), based on substitution rules 3 input logic elements that had been separately prepared with information terminal 24C is connected to the power supply 25, the symbols of the two-input AND gate, except for the biasing pressure figures Decide to replace. At this time, the correspondence between the terminal of the two-input AND element and the terminal of the three-input AND element is also determined.

【0011】次に、図示しない制御部の指示を受けて、
シンボル図形生成手段2は、図4で示すような2入力論
理積素子の(生成された)シンボル図形22bを生成す
る。このシンボル図形生成時には、生成されたシンボル
図形22bの端子24A、24B、24Yのシンボル図
形上の原点からの位置が、図2の置換を必要とするシン
ボル図形22aの端子24A、24B、24Yの原点か
らの位置と同じくなるようにする。次に、置換編集手段
3は、図3で示すように、置換を必要とするシンボル図
形22aとシンボル図形22aの端子24Cに接続し
加図形である電源25、線分図形23を削除する。そ
して、シンボル図形生成手段2で生成されたシンボル図
形を置換を必要とするシンボル図形22aの24A、2
4B、24Yのと同じ座標の位置に配置する。この結
果、図5のようにシンボル図形が置換される。以上のよ
うに、置換を必要とするシンボル図形22aの端子A、
B、Cに接続されていた付加図形、線分図形を変更する
ことなく、3入力論理積素子を2入力論理積素子に置換
したことになる。なお、線分図形等の削除は、シンボル
図形の置換前でも、置換後でもよい。
Next, in response to an instruction from a control unit (not shown),
The symbol graphic generating means 2 generates a (generated) symbol graphic 22b of a two-input AND element as shown in FIG. When the symbol graphic is generated, the positions of the terminals 24A, 24B, and 24Y of the generated symbol graphic 22b from the origin of the symbol graphic are the origins of the terminals 24A, 24B, and 24Y of the symbol graphic 22a requiring replacement in FIG. So that it is the same as the position from. Next, as shown in FIG. 3, the replacement editing means 3 is connected to the symbol graphic 22a requiring replacement and the terminal 24C of the symbol graphic 22a .
Power supply 25 is-added figure, remove the line segment figure 23. Then, the symbol graphic generated by the symbol graphic generating means 2 is replaced with the symbol graphic 22a 24A,
4B and 24Y are arranged at the same coordinates. As a result, the symbol figure is replaced as shown in FIG. As described above, the terminal A of the symbol graphic 22a requiring the replacement,
This means that the three-input AND element is replaced with the two-input AND element without changing the additional graphic and the line graphic connected to B and C. The deletion of the line figure may be performed before or after the replacement of the symbol figure.

【0012】図6は第2の発明の論理回路設計装置にお
ける機能ブロック図であり、図7は図6のシンボル図形
記憶手段に記憶されたシンボル図形の具体例である。図
6において、4はシンボル図形記憶手段であり、第1の
発明の論理回路設計装置にシンボル図形記憶手段4をさ
らに設けた。シンボル図形記憶手段4は、あらかじめシ
ンボル図形生成手段2で作成された図7(a)〜(e)
のようなシンボル図形を記憶する。もちろん、図7
(a)〜(e)の端子A、B、C、Yの座標の位置は図
2の置換を必要とするシンボル図形22aの端子24
A、24B、24Yの座標の位置と同じである。
FIG. 6 is a functional block diagram of the logic circuit designing apparatus according to the second invention, and FIG. 7 is a specific example of the symbol graphic stored in the symbol graphic storage means of FIG. In FIG. 6, reference numeral 4 denotes a symbol graphic storage means. The symbol graphic storage means 4 is further provided in the logic circuit design apparatus of the first invention. 7 (a) to 7 (e) created by the symbol figure generating means 2 in advance.
Is stored. Of course, FIG.
The positions of the coordinates of the terminals A, B, C, and Y in (a) to (e) correspond to the terminals 24 of the symbol graphic 22a requiring replacement in FIG.
This is the same as the position of the coordinates of A, 24B and 24Y.

【0013】なお、上記実施例では、論理固定された入
力端子をもつ論理素子を他の論理素子に置換する場合を
例に示したが、この発明の論理回路設計装置は図8のよ
うにどこにも接続していない論理素子の端子30を図9
のように削除する場合や、図10,図11のように端子
と素子の論理機能は同じだが、図9のシンボル図形40
を図10のシンボル図形41、つまり電気的特性の異な
る他の素子のシンボル図形に変更する場合でも、適用で
きる。また、論理素子の端子すべてがどこにも接続して
いない場合、論理回路に不要な素子を削除する場合にも
適用できる。
In the above-described embodiment, the case where a logic element having a logic-fixed input terminal is replaced with another logic element has been shown as an example. The terminal 30 of the logic element not connected to
And the logical functions of the terminal and the element are the same as shown in FIGS.
Can be applied to the symbol graphic 41 of FIG. 10, that is, the symbol graphic of another element having different electrical characteristics. Further, the present invention can also be applied to a case where all the terminals of a logic element are not connected to any part and an element unnecessary for a logic circuit is deleted.

【0014】[0014]

【発明の効果】以上のように、請求項1に係る発明によ
れば、論理素子のシンボル図形以外に空端子、電源等の
加図形を有する第1のシンボル図形を、上記付加図形
を有しない第2のシンボル図形に置換する場合に、置換
前に第1のシンボル図形が置かれていた画面上の原点か
らの入出力端子位置と同じ入出力端子位置をもつ第2の
シンボル図形をあらかじめ生成し、置換前に第1のシン
ボル図形が置かれていた画面上の原点からの入出力端子
位置に置換する構成としたため、置換するシンボル図形
の画面上の位置が変わらずシンボル図形の置換と不要と
なる図形の削除だけで済むため、すばやく置換でき、論
理設計の効率が上がる効果がある。また、請求項2に係
発明によれば、第2のシンボル図形をあらかじめ記憶
する構成としたため、請求項1に係る発明よりも、さら
に置換に要する時間が短くできる効果がある。
As described above, according to the first aspect of the present invention, in addition to the symbol figure of the logic element, a vacant terminal, a power supply, etc.
Output of the first symbol graphic having an urging pressure figures, when replacing the second symbol shapes without the additional figures, from the origin of the screen on which a first symbol graphic was located before substitution Since the second symbol graphic having the same input / output terminal position as the terminal position is generated in advance, and replaced with the input / output terminal position from the origin on the screen where the first symbol graphic was placed before replacement, Since the position of the symbol figure to be replaced on the screen does not change, it is only necessary to replace the symbol figure and delete the unnecessary figure, so that the replacement can be performed quickly and the efficiency of the logic design can be increased. Further, according to claim 2
According to that invention, since a configuration for previously storing a second symbol shapes, than the invention according to claim 1, there is an effect that can shorten the time required for further substitution.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この第1の発明の一実施例を示す論理回路設計
装置の機能ブロック図である。
FIG. 1 is a functional block diagram of a logic circuit design apparatus showing one embodiment of the first invention.

【図2】図1の装置による置換過程を示す図である。FIG. 2 is a diagram showing a replacement process by the apparatus of FIG. 1;

【図3】図2に同じく置換過程を示す図である。FIG. 3 is a diagram showing a replacement process similarly to FIG. 2;

【図4】図2に同じく置換過程を示す図である。FIG. 4 is a diagram showing a replacement process similarly to FIG.

【図5】図2に同じく置換過程を示す図である。FIG. 5 is a diagram showing a replacement process similarly to FIG. 2;

【図6】この第2の発明の一実施例を示す論理回路設計
装置の機能ブロック図である。
FIG. 6 is a functional block diagram of a logic circuit design apparatus showing one embodiment of the second invention.

【図7】図6のシンボル図形記憶手段に記憶されたシン
ボル図形を示す図である。
FIG. 7 is a view showing a symbol figure stored in a symbol figure storage means of FIG. 6;

【図8】この第1、第2の発明の装置による置換の応用
例を示す図である。
FIG. 8 is a diagram showing an application example of the replacement by the devices of the first and second inventions.

【図9】図8に同じく応用例を示す図である。FIG. 9 is a diagram showing an application example similarly to FIG.

【図10】図8に同じく応用例を示す図である。FIG. 10 is a diagram showing an application example similarly to FIG.

【図11】図8に同じく応用例を示す図である。FIG. 11 is a diagram showing an application example similarly to FIG.

【図12】従来の技術の一例を示す画面に表示された図
形を示す図である。
FIG. 12 is a diagram showing a graphic displayed on a screen showing an example of a conventional technique.

【図13】図12と同じく画面に表示された図形を示す
図である。
FIG. 13 is a diagram showing a figure displayed on the screen as in FIG. 12;

【符号の説明】 1 画面 2 シンボル図形生成手段 3 置換編集手段 4 シンボル図形記憶手段 22a 置換を必要とするシンボル図形 22b 生成されたシンボル図形[Description of Signs] 1 screen 2 symbol figure generating means 3 replacement editing means 4 symbol figure storing means 22a symbol figure requiring replacement 22b generated symbol figure

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画面上に複数の論理素子のシンボル図形
を配置し、これらのシンボル図形間を一本または複数の
線分図形で相互接続することにより、論理回路を対話的
に設計する論理回路設計装置において、論理素子のシン
ボル図形以外に空端子、電源等の付加図形を有する第1
のシンボル図形を、上記付加図形を有しない第2のシン
ボル図形に置換する場合に、置換前に第1のシンボル図
形がもつ画面上の原点からの入出力端子位置と同じ入出
力端子位置をもつ第2のシンボル図形を生成するシンボ
ル図形生成手段と、上記第2のシンボル図形を、置換前
に第1のシンボル図形が置かれていた画面上の原点から
の入出力端子位置に置換すると共に、シンボル図形を置
換して不要となった上記付加図形を削除する置換編集手
段とを有することを特徴とする論理回路設計装置。
A logic circuit for interactively designing a logic circuit by arranging symbol graphics of a plurality of logic elements on a screen and interconnecting these symbol graphics with one or more line graphics. In the design equipment, the logic element
The has air terminal other than Bol figure, the biasing pressure figures such as a power supply 1
Is replaced with a second symbol graphic not having the additional graphic, the same symbol position as the input / output terminal position from the origin on the screen of the first symbol graphic before the replacement. A symbol graphic generating means for generating a second symbol graphic, and replacing the second symbol graphic with an input / output terminal position from an origin on a screen on which the first symbol graphic was placed before replacement. A logic circuit design apparatus, comprising: a replacement editing unit that replaces a symbol figure and deletes the unnecessary figure that has become unnecessary.
【請求項2】 上記シンボル図形生成手段で生成された
第2のシンボル図形を記憶するシンボル図形記憶手段を
設け、画面上で第2のシンボル図形を第1のシンボル図
形と置換する場合は、上記シンボル図形記憶手段に記憶
された第2のシンボル図形を用いて、置換編集手段によ
って置換することを特徴とする請求項第1項記載の論理
回路設計装置。
2. A method according to claim 1, further comprising the step of storing a symbol graphic storing means for storing the second symbol graphic generated by the symbol graphic generating means, wherein the second symbol graphic is replaced with the first symbol graphic on a screen. 2. The logic circuit designing apparatus according to claim 1, wherein the replacement is performed by the replacement editing means using the second symbol graphic stored in the symbol graphic storage means.
JP3268793A 1991-09-20 1991-09-20 Logic circuit design equipment Expired - Lifetime JP2783709B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268793A JP2783709B2 (en) 1991-09-20 1991-09-20 Logic circuit design equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268793A JP2783709B2 (en) 1991-09-20 1991-09-20 Logic circuit design equipment

Publications (2)

Publication Number Publication Date
JPH0581370A JPH0581370A (en) 1993-04-02
JP2783709B2 true JP2783709B2 (en) 1998-08-06

Family

ID=17463350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268793A Expired - Lifetime JP2783709B2 (en) 1991-09-20 1991-09-20 Logic circuit design equipment

Country Status (1)

Country Link
JP (1) JP2783709B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133247B1 (en) * 2019-12-30 2020-07-21 주식회사 우담기술 Graphical interlock logic design sysytem

Also Published As

Publication number Publication date
JPH0581370A (en) 1993-04-02

Similar Documents

Publication Publication Date Title
JP2877303B2 (en) Automatic design equipment for integrated circuits
JP2783709B2 (en) Logic circuit design equipment
JP3042443B2 (en) How to create mask pattern data
JP3018714B2 (en) CAD equipment
JP2850837B2 (en) Analog part deletion hardware description generation method
JP2720802B2 (en) Circuit diagram CAD system
JP2539049B2 (en) Satomi simulation device
JP2940124B2 (en) Substrate CAD system
JPH0583253A (en) Network monitor system
JP2653071B2 (en) Electric wire information creation system
JP4366834B2 (en) Pattern design support device and wiring board pattern design method
JP3090120B2 (en) Terminal arrangement device for integrated circuits
JPH04205382A (en) Method for checking clearance of mutual conductor patterns
Inoue et al. A support system for analog circuit design with hierarchical library
JPH05101142A (en) Substrate cad system
JP3047086B2 (en) Printed circuit board design system
CN111967215A (en) Method, device, equipment and storage medium for laminating recombination of printed circuit board design
JP2995906B2 (en) Printed wiring board layout processing equipment
JP3230495B2 (en) Automatic wiring device and automatic wiring method
JPS63234358A (en) Processor for logic circuit diagram
JPH1040271A (en) Change work drawing generation/output device for printed wiring board and generation/output method for change work drawing when wiring pattern is cut
JPH01133176A (en) Logical circuit block segmenting system
JPH0290268A (en) Method for registering surface mounting device in parts library
JPH0535809A (en) Circuit diagram generation system
JPH04299843A (en) Mask layout method for semiconductor integrated circuit