JPH05110441A - Prediction output d/a converter - Google Patents

Prediction output d/a converter

Info

Publication number
JPH05110441A
JPH05110441A JP26738591A JP26738591A JPH05110441A JP H05110441 A JPH05110441 A JP H05110441A JP 26738591 A JP26738591 A JP 26738591A JP 26738591 A JP26738591 A JP 26738591A JP H05110441 A JPH05110441 A JP H05110441A
Authority
JP
Japan
Prior art keywords
pwm
predictive
output
converter
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26738591A
Other languages
Japanese (ja)
Inventor
Takeyuki Takayama
強之 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26738591A priority Critical patent/JPH05110441A/en
Publication of JPH05110441A publication Critical patent/JPH05110441A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce a delay time from an input signal of an arithmetic operation circuit till a PWM output by implementing prediction PWM conversion based on data of one preceding sample or over. CONSTITUTION:A prediction output PWM converter 9 uses a PWM conversion synchronizing signal 7 to fetch an output of one preceding sample from an arithmetic operation circuit 3 stored in a delay element 8 simultaneously as the sampling of an A/D converter 2 and applies PWM conversion into a positive or a negative pulse. This is the prediction PWM conversion. After the arithmetic operation in the circuit 3 is finished, an error between the output of one preceding sample stored in the element 8 from the circuit 3 and an output of the circuit 3 substantially to be PWM-converted is calculated. Then the positive or negative correction pulse is outputted in a timing after lapse of a prescribed time after the prediction PWM conversion is started. As a result, the entire delay time is considerably reduced regardless of the arithmetic operation time by the arithmetic operation circuit 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はディジタルサーボ回路等
の入力信号に対する演算処理とその演算処理結果のD/
A変換とを極力高速で処理する事が必要なシステムに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a calculation process for an input signal of a digital servo circuit or the like and a D / D calculation result.
It relates to a system that needs to process A conversion as fast as possible.

【0002】[0002]

【従来の技術】近年、デジタル信号処理技術の向上によ
り従来アナログ処理されていた信号がデジタル処理化さ
れてきている。これに伴い、サーボ回路等も従来のアナ
ログ回路からディジタル回路へと移行しつつある。
2. Description of the Related Art In recent years, with the improvement of digital signal processing technology, signals that have been conventionally analog processed have been digitally processed. Along with this, servo circuits and the like are also shifting from conventional analog circuits to digital circuits.

【0003】以下にディジタルサーボ回路の一部である
A/D変換からD/A変換までの信号処理部の従来例に
ついて説明する。図6は従来のA/D変換からD/A変
換までの信号処理部の一例を示すものである。図6にお
いて2はA/D変換器であり、A/D変換同期信号6に
同期して入力アナログ信号1をディジタル信号に変換す
る。そして、3は前記A/D変換器2の出力ディジタル
信号に対して、所定のフィルタリング演算を施すための
演算回路、4は前記演算回路3の出力信号をPWM変換
同期信号7に同期してPWM変換し、出力するためのP
WM変換器である。
A conventional example of a signal processing section from A / D conversion to D / A conversion, which is a part of a digital servo circuit, will be described below. FIG. 6 shows an example of a conventional signal processing unit from A / D conversion to D / A conversion. In FIG. 6, reference numeral 2 is an A / D converter, which converts the input analog signal 1 into a digital signal in synchronization with the A / D conversion synchronizing signal 6. Reference numeral 3 denotes an arithmetic circuit for performing a predetermined filtering arithmetic operation on the output digital signal of the A / D converter 2, and 4 denotes PWM for synchronizing the output signal of the arithmetic circuit 3 with the PWM conversion synchronizing signal 7. P to convert and output
It is a WM converter.

【0004】以上のように構成された従来のディジタル
サーボ回路に対して、以下にその動作を説明する。ま
ず、図6に示した個々の信号のタイミングを図7に示
す。入力アナログ信号1は図7の(a)、(b)に示し
たようにA/D変換同期信号6により一定の周期でサン
プリングされる。そして、A/D変換器2によりアナロ
グ信号からディジタル信号に変換され、図7(c)に示
したように一定の周期で出力される。次に演算回路3は
A/D変換器2の出力信号を受け取り、個々の信号に対
してフィルタリング演算を行う。演算回路3における演
算時間は、その処理経路によって異なるため図7(d)
に示したように個々のサンプルデータに対する演算時間
は一定とはならない。従って、演算回路3の出力信号も
一定の周期で出力されない。そして、PWM変換器4は
必ず演算回路3での演算処理が終了した後でPWM変換
を開始する必要がある。そのため図7(f)に示したよ
うにPWM変換同期信号7は一定周期で、かつ演算回路
3での演算時間が最長となった場合でも演算が終了した
後でPWM変換を開始するようなタイミングで立ち上が
る。そして、PWM変換器4はPWM変換同期信号7の
立ち上がりに同期してPWM変換を開始し、その入力信
号の極性が正の時は正のパルス、入力信号の極性が負の
時は負のパルスを出力する。この様な動作により入力ア
ナログ信号1に対してA/D変換を行った後、演算回路
3において所定のフィルタリング演算を行い、前記演算
回路3の出力をPWM変換器4により正なたは負のパル
スに変換して出力する。
The operation of the conventional digital servo circuit configured as described above will be described below. First, FIG. 7 shows the timing of each signal shown in FIG. The input analog signal 1 is sampled at a constant cycle by the A / D conversion synchronization signal 6 as shown in (a) and (b) of FIG. Then, the analog signal is converted into a digital signal by the A / D converter 2, and is output at a constant cycle as shown in FIG. 7C. Next, the arithmetic circuit 3 receives the output signal of the A / D converter 2 and performs a filtering operation on each signal. Since the calculation time in the calculation circuit 3 varies depending on the processing path, the calculation time is shown in FIG.
As shown in, the calculation time for each sample data is not constant. Therefore, the output signal of the arithmetic circuit 3 is also not output in a constant cycle. Then, the PWM converter 4 must always start the PWM conversion after the arithmetic processing in the arithmetic circuit 3 is completed. Therefore, as shown in FIG. 7 (f), the PWM conversion synchronization signal 7 has a constant cycle, and the timing at which the PWM conversion is started after the calculation is completed even when the calculation time in the calculation circuit 3 is the longest. Get up at. Then, the PWM converter 4 starts the PWM conversion in synchronization with the rising edge of the PWM conversion synchronizing signal 7, and when the polarity of the input signal is positive, it is a positive pulse, and when the polarity of the input signal is negative, it is a negative pulse. Is output. After performing the A / D conversion on the input analog signal 1 by such an operation, a predetermined filtering calculation is performed in the arithmetic circuit 3, and the output of the arithmetic circuit 3 is made positive or negative by the PWM converter 4. Convert to pulse and output.

【0005】この結果、入力アナログ信号1からPWM
出力信号5までの遅延時間は、下式のようになる。ただ
し下式におけるdADとはA/D変換器2での遅延時間、
dPR(MAX)とは演算回路3での最長演算時間、TPWMとは
PWM出力信号5のパルス幅である。この様に従来の方
式では、いかなる場合でも全体の遅延時間が演算回路3
の最長演算時間に左右されてしまう。
As a result, from the input analog signal 1 to the PWM
The delay time up to the output signal 5 is given by the following equation. However, dAD in the following formula is the delay time in the A / D converter 2,
dPR (MAX) is the longest operation time in the operation circuit 3, and TPWM is the pulse width of the PWM output signal 5. As described above, in the conventional method, the total delay time is always reduced by the arithmetic circuit 3 in any case.
It depends on the longest calculation time of.

【0006】[0006]

【数1】 [Equation 1]

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、入力アナログ信号からPWM出力信号ま
での遅延時間が演算回路における最大演算時間により決
定され、演算時間が長くかかる場合は遅延時間が大きく
なり、それがサーボループ全体の位相回りを大きくして
位相余裕を減少させるといった問題点を有していた。
However, in the above structure, the delay time from the input analog signal to the PWM output signal is determined by the maximum operation time in the operation circuit, and if the operation time is long, the delay time is large. That is, there is a problem that the phase around the entire servo loop is increased and the phase margin is reduced.

【0008】本発明は上記従来の問題点を解決するもの
で、演算回路での演算が終了する前にPWM変換を開始
する事によって、入力アナログ信号からPWM出力信号
までの遅延時間を非常に短くする事を目的としてなされ
たものである。
The present invention solves the above-mentioned conventional problems. By starting the PWM conversion before the calculation in the arithmetic circuit is completed, the delay time from the input analog signal to the PWM output signal is very short. It was made for the purpose of doing.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に本発明による予測出力型D/A変換器は、入力信号に
対して一定の演算処理を施す演算回路と、前記演算回路
の出力信号を3値のPWM信号に変換するPWM変換器
とを有し、1サンプル以上前の演算回路の出力値をもと
にしてあらかじめ予測した値により、演算回路の演算が
終了する前にPWM変換を開始し、演算回路の演算が終
了した後に前記予測値と本来PWM変換すべき値との誤
差分を計算し、補正パルスを出力するように構成したも
のである。
In order to solve the above-mentioned problems, a predictive output type D / A converter according to the present invention comprises an arithmetic circuit for performing a certain arithmetic processing on an input signal, and an output signal of the arithmetic circuit. And a PWM converter for converting the PWM into a three-valued PWM signal, and the PWM conversion is performed before the operation of the arithmetic circuit is completed by the value predicted in advance based on the output value of the arithmetic circuit one sample or more before. After the start and the end of the calculation of the calculation circuit, the difference between the predicted value and the value that should be PWM-converted is calculated and a correction pulse is output.

【0010】[0010]

【作用】本発明は上記した構成によって、全体の遅延時
間を演算回路での演算時間に関わらず大幅に短縮する事
が出来、かつ予測PWM変換が終了する前に補正パルス
を出力したり、演算回路での演算が終了するのと同時に
補正パルスを出力したりする事によって、さらに遅延時
間の平均値を短縮する事が出来る。
According to the present invention, the overall delay time can be greatly reduced irrespective of the calculation time in the calculation circuit, and the correction pulse can be output or the calculation can be performed before the prediction PWM conversion is completed. By outputting the correction pulse at the same time when the calculation in the circuit is completed, the average value of the delay time can be further shortened.

【0011】[0011]

【実施例】(実施例1)以下図1に示した本発明による
予測出力型D/A変換器の一実施例について、図面を参
照しながら説明する。図1において、A/D変換器2、
演算回路3は図6に示したものと同一のものであり同じ
番号を付けている。そして、8は演算回路3の出力信号
を1サンプル分だけ遅延させる遅延素子、9は演算回路
3の出力と遅延素子8の出力とを用いて予測出力型PW
M信号10を出力する予測出力型PWM変換器9であ
る。
(Embodiment 1) An embodiment of the predictive output type D / A converter according to the present invention shown in FIG. 1 will be described below with reference to the drawings. In FIG. 1, the A / D converter 2,
The arithmetic circuit 3 is the same as that shown in FIG. 6 and is given the same number. Then, 8 is a delay element that delays the output signal of the arithmetic circuit 3 by one sample, and 9 is a predictive output type PW using the output of the arithmetic circuit 3 and the output of the delay element 8.
It is a predictive output type PWM converter 9 which outputs an M signal 10.

【0012】以上のように構成された本発明による予測
出力型D/A変換器について、以下その動作を説明す
る。まず、図2は図1に示した各信号のタイミングを示
す図である。図2において入力アナログ信号1をA/D
変換同期信号6に同期してサンプリングし、A/D変換
器2においてA/D変換した信号を演算回路3に取り込
み、フィルタリング演算を行うまでの過程は図6および
図7において説明した従来例と同じである。本発明によ
る予測出力型D/A変換器が従来と異なる点は図2にお
いて(f)に示したPWM変換同期信号7以降のタイミ
ングである。まずPWM変換同期信号7は従来と異な
り、A/D変換器2のサンプリングと同時に遅延素子8
に蓄えられた1サンプル前の演算回路3の出力を取り込
み正または負のパルスにPWM変換する。これが予測P
WM変換となる。そしてその後演算回路3での演算が終
了した後、遅延素子8に蓄えられた1サンプル前の演算
回路3の出力と、本来PWM変換すべき演算回路3の出
力との誤差を計算し、予測PWM変換を開始した時点か
ら一定時間Tだけ経過したタイミングで、正または負の
補正パルスを出力する。この時の遅延時間Tの値は演算
回路3における最長演算時間よりも長く、かつ予測PW
M変換の最長期間よりも長くなるように設定されてい
る。従って補正パルスを出力する時点では必ず演算回路
3での演算処理は終了しており、かつ予測PWM変換も
終了している。この様な動作により、入力アナログ信号
1に対してA/D変換を行った後、演算回路3において
所定のフィルタリング演算を行い、前記演算回路3の出
力をPWM変換器9により正なたは負のパルスに変換し
て出力する。
The operation of the predictive output type D / A converter according to the present invention constructed as above will be described below. First, FIG. 2 is a diagram showing the timing of each signal shown in FIG. In FIG. 2, the input analog signal 1 is A / D
The process of sampling in synchronization with the conversion synchronization signal 6 and taking in the signal A / D converted in the A / D converter 2 into the arithmetic circuit 3 and performing the filtering operation is the same as the conventional example described in FIGS. 6 and 7. Is the same. The predictive output type D / A converter according to the present invention is different from the conventional one in the timing after the PWM conversion synchronization signal 7 shown in (f) of FIG. First, unlike the conventional case, the PWM conversion synchronization signal 7 is sampled by the A / D converter 2 and the delay element 8
The output of the arithmetic circuit 3 one sample before stored in is taken in and PWM converted into a positive or negative pulse. This is prediction P
It becomes WM conversion. Then, after the calculation in the calculation circuit 3 is completed, the error between the output of the calculation circuit 3 one sample before stored in the delay element 8 and the output of the calculation circuit 3 which should be PWM-converted is calculated to obtain the predicted PWM. A positive or negative correction pulse is output at a timing when a fixed time T has elapsed from the time when conversion is started. The value of the delay time T at this time is longer than the longest calculation time in the calculation circuit 3, and the predicted PW
It is set to be longer than the longest period of M conversion. Therefore, at the time of outputting the correction pulse, the arithmetic processing in the arithmetic circuit 3 is always completed, and the predictive PWM conversion is also completed. By such an operation, after the analog input signal 1 is A / D converted, the arithmetic circuit 3 performs a predetermined filtering operation, and the output of the arithmetic circuit 3 is positive or negative by the PWM converter 9. It is converted into a pulse and output.

【0013】この結果、入力アナログ信号1からPWM
出力信号5までの遅延時間は、数式2のようになる。下
式においてTYPWM,THPWMとはそれぞれ予測PWM変
換パルスと補正パルスのパルス幅であり、DY,DHとは
1サンプル前の演算回路3の出力と、本来PWM変換す
べき演算回路3の出力を示す。またTとは予測PWM変
換を開始してから補正パルスを出力するまでの時間であ
る。また一般にディジタルサーボ等の場合、サーボ帯域
に比べてサンプリング周波数が十分に高い場合は、1サ
ンプル前のデータとの誤差が非常に小さくなる。従って
DY》DHとなる。この場合、近似的にDH≒0と考える
事が出来、遅延時間も数式3に示したように近似され
る。
As a result, from the input analog signal 1 to the PWM
The delay time up to the output signal 5 is given by Equation 2. In the following formula, TYPWM and THPWM are the pulse widths of the predicted PWM conversion pulse and the correction pulse, respectively, and DY and DH are the output of the arithmetic circuit 3 one sample before and the output of the arithmetic circuit 3 that should be PWM-converted. .. Further, T is the time from the start of the predictive PWM conversion to the output of the correction pulse. In general, in the case of a digital servo or the like, when the sampling frequency is sufficiently higher than the servo band, the error from the data one sample before becomes very small. Therefore, DY >> DH. In this case, it can be approximately considered that DH≈0, and the delay time is also approximated as shown in Expression 3.

【0014】[0014]

【数2】 [Equation 2]

【0015】[0015]

【数3】 [Equation 3]

【0016】数式1と数式3とを比較すると、本発明に
よる予測出力型D/A変換器における遅延時間がA/D
変換器2での変換時間や演算回路3での演算時間に左右
されず、従来の方式に比べて遅延時間が非常に短くなっ
ていると言える。
Comparing Equation 1 and Equation 3, the delay time in the predictive output type D / A converter according to the present invention is A / D.
It can be said that the delay time is much shorter than that of the conventional method, regardless of the conversion time of the converter 2 and the calculation time of the arithmetic circuit 3.

【0017】(実施例2)以上に説明した実施例は前記
特許請求の範囲第3項による場合である。本発明による
予測出力型D/A変換器は上記実施例の他にも、前記特
許請求の範囲第4項による方式も可能である。以下にこ
の場合の実施例を示す。
(Embodiment 2) The embodiment described above is the case according to the third claim. The predictive output type D / A converter according to the present invention is not limited to the above-mentioned embodiment, and the system according to claim 4 is also possible. An example of this case will be shown below.

【0018】第2の実施例における回路構成も図1に示
した構成と同じである。そして各信号のタイミングは図
3の様になる。図3においてまずPWM期間(1)の時の
PWM変換は、1サンプル前の演算回路3の出力が「+
3」であるので予測PWM変換パルスのパルス幅は「+
3」となる。そしてその後演算回路3での演算が終了
し、本来出力すべき値が「+4」である事が分かった時
点で補正パルスとして「+1」のパルスを追加する。こ
の動作は既に第1の実施例で説明した動作と同じであ
る。次にPWM期間(2)の時のPWM変換は、1サンプ
ル前の演算回路3の出力が「+4」であるので、図3の
(d)に点線で示したように予測PWM変換パルスのパ
ルス幅を「+4」としようとする。しかし予測PWM変
換が終了する前に演算回路3での演算が終了し、本来出
力すべき値が「+2」である事が分かる。この場合は予
測PWM変換をこの時点で終了し、(この時のパルス幅
は「+3」)補正パルスとして「−1」のパルスを追加
する。そして結果的に全体としては「+2」に相当する
パルスを出力する。
The circuit configuration of the second embodiment is also the same as that shown in FIG. The timing of each signal is as shown in FIG. In FIG. 3, first, in the PWM conversion during the PWM period (1), the output of the arithmetic circuit 3 one sample before is “+”.
3 ”, the pulse width of the predictive PWM conversion pulse is“ +
3 ”. Then, after that, the arithmetic circuit 3 completes the arithmetic operation, and when it is found that the originally output value is "+4", a pulse of "+1" is added as a correction pulse. This operation is the same as the operation already described in the first embodiment. Next, in the PWM conversion during the PWM period (2), since the output of the arithmetic circuit 3 one sample before is “+4”, the pulse of the predictive PWM conversion pulse as shown by the dotted line in (d) of FIG. Try to make the width "+4". However, it is understood that the calculation in the arithmetic circuit 3 is completed before the predictive PWM conversion is completed, and the value to be originally output is “+2”. In this case, the predictive PWM conversion is finished at this point, and the pulse of "-1" is added as the correction pulse (the pulse width at this time is "+3"). As a result, a pulse corresponding to "+2" is output as a whole.

【0019】上記のように第2の実施例による予測出力
型D/A変換器は、予測PWM変換が完全に終了する前
に補正パルスを出力するため、上記第1の実施例に比べ
て予測PWM変換を開始してから補正パルスを出力する
までの一定時間Tを短縮する事が出来る。この様にする
事により上記第1の実施例よりも、数式3に示した遅延
時間をさらに短縮する事が出来る。
As described above, the predictive output type D / A converter according to the second embodiment outputs the correction pulse before the predictive PWM conversion is completely completed. It is possible to shorten the fixed time T from the start of PWM conversion to the output of the correction pulse. By doing so, the delay time shown in Expression 3 can be further shortened as compared with the first embodiment.

【0020】(実施例3)以上に説明した第1及び第2
の実施例は、前記特許請求の範囲第2項に基づき、予測
PWM変換を開始した後一定時間後に補正パルスを出力
するといった方式である。本発明による予測出力型D/
A変換器は、上記実施例の他にも前記特許請求の範囲第
5項に基づく方式も可能である。以下にこの様な場合の
実施例を示す。まず前記特許請求の範囲第5項に基づく
方式の中で、さらに前記特許請求の範囲第6項に基づく
方式について第3の実施例として説明する。
(Embodiment 3) The first and second embodiments described above
The embodiment of the present invention is a system in which a correction pulse is output after a fixed time has elapsed after starting the predictive PWM conversion based on the second claim. Predictive output type D / according to the present invention
In addition to the above-described embodiment, the A converter may be based on the method according to the fifth aspect of the invention. An example of such a case is shown below. First, a method according to claim 6 will be described as a third embodiment among methods according to claim 5.

【0021】第3の実施例における回路構成も図1に示
した構成と同じである。そして各信号のタイミングは図
4の様になる。図4より明かな様に第3の実施例におい
ては、補正パルスを出力するタイミングが常に演算回路
3での演算が終了したのと同時である。従って上記実施
例と違い、予測PWM変換を開始した後、補正パルスを
出力するまでの遅延時間T(1)、T(2)、T(3)はそれぞ
れ演算回路3での演算処理時間dPR(1)、dPR(2)、dPR
(3)により決まるため、必ずしも一致しない。
The circuit configuration of the third embodiment is also the same as that shown in FIG. The timing of each signal is as shown in FIG. As is apparent from FIG. 4, in the third embodiment, the timing of outputting the correction pulse is always the same as the end of the arithmetic operation in the arithmetic circuit 3. Therefore, unlike the above embodiment, the delay times T (1), T (2), and T (3) from the start of the predictive PWM conversion to the output of the correction pulse are calculated by the calculation processing time dPR ( 1), dPR (2), dPR
It does not necessarily match because it is determined by (3).

【0022】上記第1の実施例では、補正パルスを出力
するタイミングが演算回路3における最長演算時間によ
り決定されてしまい、演算回路3での演算が終了してか
ら補正パルスを出力するまで不要な待ち時間があった。
しかし上記第3の実施例においては、演算回路3での演
算が終了してから補正パルスを出力するまでの待ち時間
が常にゼロとなるため、個々のPWM期間において予測
PWM変換を開始した後補正パルスを出力するまでの遅
延時間を常に最短とする事が出来る。この様な方式によ
り上記第3の実施例は、上記第1の実施例よりも数式3
に示した遅延時間をさらに短縮する事が出来る。
In the first embodiment described above, the timing for outputting the correction pulse is determined by the longest operation time in the arithmetic circuit 3, and it is not necessary until the correction pulse is output after the arithmetic circuit 3 completes the arithmetic operation. There was a wait.
However, in the third embodiment, since the waiting time from the end of the calculation in the calculation circuit 3 to the output of the correction pulse is always zero, the correction after the predictive PWM conversion is started in each PWM period. The delay time until the pulse is output can always be minimized. According to such a method, the third embodiment has a more mathematical formula 3 than the first embodiment.
The delay time shown in can be further shortened.

【0023】(実施例4)以上に説明した第3の実施例
は、前記特許請求の範囲第6項に基づいた方式である。
本発明による予測出力型D/A変換器は、上記実施例の
他にも前記特許請求の範囲第7項に基づく方式も可能で
ある。以下にこの場合の実施例を本発明による第4の実
施例として示す。
(Embodiment 4) The third embodiment described above is a system based on the sixth claim.
The predictive output type D / A converter according to the present invention is not limited to the above-described embodiment, and may be based on the method according to claim 7. An embodiment in this case will be shown below as a fourth embodiment of the present invention.

【0024】第4の実施例における回路構成も図1に示
した構成と同じである。そして各信号のタイミングは図
5の様になる。図5より明かな様に、第4の実施例にお
いても第3の実施例と同様に、演算回路3での演算が終
了した後すぐに補正パルスを出力する。そして図5に示
したPWM期間(2)の様に予測PWM変換が終了する前
に演算回路3での演算が終了した場合は、第2の実施例
と同様にその時点で予測PWM変換を終了し、結果的に
全体でのパルスの値が本来PWM変換すべき値に等しく
なるように補正パルスを出力する。即ち上記第4の実施
例は上記第2の実施例と上記第3の実施例とを複合させ
た方式となっている。
The circuit configuration of the fourth embodiment is the same as that shown in FIG. The timing of each signal is as shown in FIG. As is apparent from FIG. 5, in the fourth embodiment as well as in the third embodiment, the correction pulse is output immediately after the calculation in the arithmetic circuit 3 is completed. Then, when the calculation in the arithmetic circuit 3 is completed before the completion of the predictive PWM conversion as in the PWM period (2) shown in FIG. 5, the predictive PWM conversion is completed at that time as in the second embodiment. Then, as a result, the correction pulse is output so that the total pulse value becomes equal to the value to be PWM-converted originally. That is, the fourth embodiment is a system in which the second embodiment and the third embodiment are combined.

【0025】上記のように第4の実施例は、個々のPW
M期間において予測PWM変換を開始した後補正パルス
を出力するまでの遅延時間を常に最短とする事が出来る
上、予測PWM変換パルスの幅を演算回路3で演算が終
了するタイミングよりも長くする事が可能となる。この
様な方式により上記第3の実施例は、上記第1の実施例
よりも数式3に示した遅延時間をさらに短縮する事が出
来、演算回路3での演算時間が短くかつ予測PWM変換
期間が長い場合でも、対応する事が可能となる。
As described above, in the fourth embodiment, the individual PW
In the M period, the delay time from the start of the predictive PWM conversion to the output of the correction pulse can always be set to the shortest, and the width of the predictive PWM conversion pulse can be set longer than the timing at which the arithmetic operation of the arithmetic circuit 3 ends. Is possible. With such a method, the third embodiment can further reduce the delay time shown in the mathematical expression 3 as compared with the first embodiment, the calculation time in the arithmetic circuit 3 is short, and the prediction PWM conversion period is short. Even if the length is long, it is possible to deal with it.

【0026】また、上記実施例ではいずれも前記特許請
求の範囲第8項に基づき、予測PWM変換すべき値を1
サンプル前のデータの前値ホールドによって求めたが、
前記特許請求の範囲第9項に示したように2サンプル前
のデータと1サンプル前のデータによる1次ホールドに
より求める事も可能である。
In each of the above embodiments, the value for predictive PWM conversion is 1 based on the eighth claim.
It was obtained by holding the previous value of the data before sampling,
It is also possible to obtain it by the primary hold with the data two samples before and the data one sample before as described in claim 9 above.

【0027】[0027]

【発明の効果】以上述べたように本発明による予測出力
型D/A変換器は、入力信号に対して一定の演算処理を
施す演算回路と、前記演算回路の出力信号を3値のPW
M信号に変換するPWM変換器とを有し、1サンプル以
上前の演算回路の出力値をもとにあらかじめ予測した値
により、演算回路の演算が終了する前にPWM変換を開
始し、演算回路の演算が終了した後で前記予測値と本来
PWM変換すべき値との誤差分を計算し、補正パルスを
出力するように構成する事により、全体の遅延時間を演
算回路での演算時間に関わらず大幅に短縮する事が出
来、かつ予測PWM変換が終了する前に補正パルスを出
力したり、演算回路での演算が終了するのと同時に補正
パルスを出力したりする事によって、さらに遅延時間の
平均値を短縮するといった効果がある。
As described above, the predictive output type D / A converter according to the present invention uses an arithmetic circuit for performing a certain arithmetic processing on an input signal and a ternary PW for the output signal of the arithmetic circuit.
A PWM converter for converting into an M signal, and PWM conversion is started before the operation of the arithmetic circuit is completed by a value predicted in advance based on the output value of the arithmetic circuit one sample or more before, After the calculation of (3) is completed, the error amount between the predicted value and the value that should be PWM-converted is calculated and the correction pulse is output, so that the entire delay time is irrelevant to the calculation time in the calculation circuit. It is possible to greatly reduce the delay time by outputting the correction pulse before the predictive PWM conversion is completed, or by outputting the correction pulse at the same time when the calculation in the arithmetic circuit is completed. This has the effect of shortening the average value.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるディジタルサーボの予測出力型D
/A変換器の構成図
FIG. 1 is a predictive output type D of a digital servo according to the present invention.
/ A converter configuration diagram

【図2】第1の実施例における各信号のタイミングを示
す図
FIG. 2 is a diagram showing the timing of each signal in the first embodiment.

【図3】第2の実施例における各信号のタイミングを示
す図
FIG. 3 is a diagram showing the timing of each signal in the second embodiment.

【図4】第3の実施例における各信号のタイミングを示
す図
FIG. 4 is a diagram showing the timing of each signal in the third embodiment.

【図5】第4の実施例における各信号のタイミングを示
す図
FIG. 5 is a diagram showing the timing of each signal in the fourth embodiment.

【図6】従来のディジタルサーボの信号処理部の構成例FIG. 6 is a configuration example of a signal processing unit of a conventional digital servo.

【図7】従来例における各部信号のタイミングを示す図FIG. 7 is a diagram showing timings of signals of respective parts in the conventional example.

【符号の説明】[Explanation of symbols]

2 A/D変換器 3 演算回路 4 PWM変換器 8 遅延素子 9 予測出力型PWM変換器 2 A / D converter 3 Arithmetic circuit 4 PWM converter 8 Delay element 9 Predictive output type PWM converter

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 入力信号に対して一定の演算処理を施す
演算回路と、前記演算回路の出力信号を3値のPWM信
号に変換するPWM変換器とを有し、1サンプル以上前
の演算回路の出力値をもとにあらかじめ予測した値によ
り、演算回路の演算が終了する前にPWM変換を開始
し、演算回路の演算が終了した後で前記予測値と本来P
WM変換すべき値との誤差分を計算し、補正パルスを出
力する事を特徴とした予測出力型D/A変換器。
1. An arithmetic circuit having one or more samples before, which has an arithmetic circuit for performing a certain arithmetic processing on an input signal and a PWM converter for converting an output signal of the arithmetic circuit into a ternary PWM signal. Based on the value predicted in advance based on the output value of P, the PWM conversion is started before the calculation of the calculation circuit is completed, and after the calculation of the calculation circuit is completed, the predicted value and the original P
A predictive output type D / A converter characterized by calculating an error from a value to be WM-converted and outputting a correction pulse.
【請求項2】 上記補正パルスを出力するタイミング
を、予測PWM変換を開始した後一定時間後とする事を
特徴とする特許請求の範囲第1項記載の予測出力型D/
A変換器。
2. The predictive output type D / according to claim 1, wherein the timing of outputting the correction pulse is set to a predetermined time after starting the predictive PWM conversion.
A converter.
【請求項3】 上記補正パルスを出力するタイミングを
予測PWM変換を開始した後一定時間後とし、なおかつ
予測PWM変換の最長期間よりも後とする事を特徴とす
る特許請求の範囲第2項記載の予測出力型D/A変換
器。
3. The method according to claim 2, wherein the timing of outputting the correction pulse is set to a fixed time after the start of the predictive PWM conversion and after the longest period of the predictive PWM conversion. Predictive output type D / A converter.
【請求項4】 上記補正パルスを出力するタイミングを
予測PWM変換を開始した後一定時間後とし、なおかつ
予測PWM変換の最長期間よりも前として、予測PWM
変換パルスと補正パルスが重なった時は予測PWM変換
を途中でやめ、補正パルスの幅をさらに補正する事によ
って、全体としてのパルス値を本来PWM変換すべき値
と一致させる事を特徴とする特許請求の範囲第2項記載
の予測出力型D/A変換器。
4. The predictive PWM is set such that the timing of outputting the correction pulse is a fixed time after the predictive PWM conversion is started and before the longest period of the predictive PWM conversion.
When the conversion pulse and the correction pulse overlap, the predictive PWM conversion is stopped midway, and the width of the correction pulse is further corrected so that the overall pulse value matches the value that should be PWM-converted. The predictive output type D / A converter according to claim 2.
【請求項5】 上記補正パルスを出力するタイミング
を、上記演算回路の演算処理が終了した時点とする事を
特徴とする特許請求の範囲第1項記載の予測出力型D/
A変換器。
5. The predictive output type D / according to claim 1, wherein the timing of outputting the correction pulse is a time point when the arithmetic processing of the arithmetic circuit is completed.
A converter.
【請求項6】 上記補正パルスを出力するタイミングを
上記演算回路の演算処理が終了した時点とし、なおかつ
予測PWM変換の最長期間よりも後とする事を特徴とす
る特許請求の範囲第5項記載の予測出力型D/A変換
器。
6. The method according to claim 5, wherein the timing of outputting the correction pulse is set to a time point when the arithmetic processing of the arithmetic circuit is completed and after the longest period of the predictive PWM conversion. Predictive output type D / A converter.
【請求項7】 上記補正パルスを出力するタイミングを
上記演算回路の演算処理が終了した時点とし、なおかつ
予測PWM変換の最長期間よりも前として、予測PWM
変換パルスと補正パルスが重なった時は予測PWM変換
を途中でやめ、補正パルスの幅をさらに補正する事によ
って、全体としてのパルス値を本来PWM変換すべき値
と一致させる事を特徴とする特許請求の範囲第5項記載
の予測出力型D/A変換器。
7. The predictive PWM is set such that the timing of outputting the correction pulse is the time when the arithmetic processing of the arithmetic circuit is completed and before the longest period of the predictive PWM conversion.
When the conversion pulse and the correction pulse overlap, the predictive PWM conversion is stopped midway, and the width of the correction pulse is further corrected so that the overall pulse value matches the value that should be PWM-converted. The predictive output type D / A converter according to claim 5.
【請求項8】 上記予測値を1サンプル前の演算回路の
出力値の前値ホールドによって求める事を特徴とする特
許請求の範囲第1項記載の予測出力型D/A変換器。
8. The predictive output type D / A converter according to claim 1, wherein the predictive value is obtained by holding the previous value of the output value of the arithmetic circuit one sample before.
【請求項9】 上記予測値を1サンプル前と2サンプル
前の演算回路の出力値の一次ホールドによって求める事
を特徴とする特許請求の範囲第1項記載の予測出力型D
/A変換器。
9. The predicted output type D according to claim 1, wherein the predicted value is obtained by first holding an output value of an arithmetic circuit one sample before and two samples before.
/ A converter.
JP26738591A 1991-10-16 1991-10-16 Prediction output d/a converter Pending JPH05110441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26738591A JPH05110441A (en) 1991-10-16 1991-10-16 Prediction output d/a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26738591A JPH05110441A (en) 1991-10-16 1991-10-16 Prediction output d/a converter

Publications (1)

Publication Number Publication Date
JPH05110441A true JPH05110441A (en) 1993-04-30

Family

ID=17444115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26738591A Pending JPH05110441A (en) 1991-10-16 1991-10-16 Prediction output d/a converter

Country Status (1)

Country Link
JP (1) JPH05110441A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721546A (en) * 1995-03-24 1998-02-24 Mitsubishi Denki Kabushiki Kaisha Encoder unit for providing to a servo motor control unit position data which is adjusted to account for processing delays
JP2010161432A (en) * 2009-01-06 2010-07-22 Nabtesco Corp Digital pwm controller
JP2014161099A (en) * 2014-04-25 2014-09-04 Nabtesco Corp Digital pwm control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721546A (en) * 1995-03-24 1998-02-24 Mitsubishi Denki Kabushiki Kaisha Encoder unit for providing to a servo motor control unit position data which is adjusted to account for processing delays
JP2010161432A (en) * 2009-01-06 2010-07-22 Nabtesco Corp Digital pwm controller
JP2014161099A (en) * 2014-04-25 2014-09-04 Nabtesco Corp Digital pwm control device

Similar Documents

Publication Publication Date Title
US7808408B2 (en) Minimizing adverse effects of skew between two analog-to-digital converters
JP2002100988A (en) A/d conversion input delay correction device, method and recording medium
JPH05110441A (en) Prediction output d/a converter
JP2737680B2 (en) Sample hold circuit
JP6451757B2 (en) AD converter
JPH05291959A (en) Prediction output d/a converter
JPH08293791A (en) Analog/digital converter
JPH04242322A (en) A/d converter
JP3842329B2 (en) A / D converter
KR100291192B1 (en) Gamma correction apparatus using pipelined piecewise linear approximation
JPH06318149A (en) Digital integration circuit device
JP2715438B2 (en) Sampling frequency conversion device and method
JPH04207520A (en) Synchronization system for asynchronous clock pulse
JPH01115213A (en) Noise eliminating circuit
JP3434565B2 (en) Rate converter
JPS60136830A (en) Operation processor
JPH04258047A (en) Data converter
JPS61242420A (en) A/d converting circuit
JP2000236062A (en) Semiconductor integrated circuit
JPH1141298A (en) Serial data communication circuit
JPH06334965A (en) Rate converter
JPH0425247A (en) Clock thinning circuit
JPH0311124B2 (en)
JPS63187921A (en) Analog-to-digital signal converter
JPH0877140A (en) Correlation processing circuit