JP2010161432A - Digital pwm controller - Google Patents
Digital pwm controller Download PDFInfo
- Publication number
- JP2010161432A JP2010161432A JP2009000494A JP2009000494A JP2010161432A JP 2010161432 A JP2010161432 A JP 2010161432A JP 2009000494 A JP2009000494 A JP 2009000494A JP 2009000494 A JP2009000494 A JP 2009000494A JP 2010161432 A JP2010161432 A JP 2010161432A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- pulse
- unit
- ddv
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Magnetically Actuated Valves (AREA)
Abstract
Description
本発明は、高周期のPWM信号を出力することのできるデジタルPWM制御装置に関する。 The present invention relates to a digital PWM control apparatus capable of outputting a high-cycle PWM signal.
アナログ方式のPWM(Pulse Width Modulation)制御装置は、アナログのキャリア信号とアクチュエータから得られるアナログ信号をコンパレータで比較し、比較結果が正(あるいは負)の間だけパルスを出力する。PWMの基本周期とパルスが出力されている時間の比はデューティ比と呼ばれている。 An analog PWM (Pulse Width Modulation) control device compares an analog carrier signal and an analog signal obtained from an actuator with a comparator, and outputs a pulse only while the comparison result is positive (or negative). The ratio between the basic period of PWM and the time during which pulses are output is called the duty ratio.
近年、アクチュエータから取得する信号をデジタル信号に変換し、アナログのコンパレータが果す機能をデジタル回路に置き換えたデジタルPWM制御装置が登場している。例えば、特許文献1に、デジタルPWM制御装置の一例が開示されている。 In recent years, a digital PWM control device has been introduced in which a signal acquired from an actuator is converted into a digital signal, and a function performed by an analog comparator is replaced with a digital circuit. For example, Patent Document 1 discloses an example of a digital PWM control device.
アナログのコンパレータを用いる場合、コンパレータの比較結果がそのままデューティ比を決定し、そのデューティ比のパルスが出力されるので、PWM制御装置が出力するPWM信号の基本周波数はアナログ回路の応答周波数に依存する。 When an analog comparator is used, the comparison result of the comparator determines the duty ratio as it is, and a pulse with the duty ratio is output. Therefore, the basic frequency of the PWM signal output by the PWM control device depends on the response frequency of the analog circuit. .
これに対してコンパレータの機能をデジタル回路に置き換えた場合、アクチュエータから取得しデジタル化された信号と指令信号との差分に基づいてデューティ比を決定するデューティ比演算部と、決定されたデューティ比のパルスを出力するデジタルパルス出力部が必要になる。本発明の目的は、デューティ比演算部とデジタルパルス出力部を必要とするデジタルPWM制御装置を高速化する技術を提供することにある。 On the other hand, when the function of the comparator is replaced with a digital circuit, a duty ratio calculation unit that determines the duty ratio based on the difference between the digitized signal acquired from the actuator and the command signal, and the determined duty ratio A digital pulse output unit that outputs pulses is required. An object of the present invention is to provide a technique for speeding up a digital PWM control device that requires a duty ratio calculation unit and a digital pulse output unit.
本明細書が開示する技術は、基本クロック発生部、デューティ比演算部、及び、パルス出力部を備えるデジタルPWM制御装置に具現化することができる。デューティ比演算部は、基本クロック発生部が発生する基本クロックの周期毎に、アクチュエータから取得した信号と指令信号との差分に基づいてデューティ比を決定する。なお、デューティ比演算部は、アクチュエータから取得するアナログ信号をデジタル化した信号を受け取る。パルス出力部は、デューティ比演算部が決定したデューティ比のパルスを出力する。また、パルス出力部は、デューティ比演算部と並列に動作可能に構成されている。このデジタルPWM制御装置は、デューティ比演算部が演算に要する時間と、パルス出力部が出力することのできる最大デューティ比のパルス長に相当する時間の合計時間が、基本クロックの周期よりも長いことを特徴とする。「アクチュエータから取得した信号」は、アクチュエータの状態を示す信号である。例えばアクチュエータが電動モータの場合、「アクチュエータから取得した信号」はモータに印加される電流の大きさを示す信号に相当する。また、アクチュエータがサーボバルブの場合、「アクチュエータから取得した信号」はバルブ開度を示す信号に相当する。「アクチュエータから取得した信号」は、「制御量」と換言してよい。また、「指令信号」は、アクチュエータの目標状態を示す信号である。アクチュエータが電動モータの場合は「指令信号」は目標電流値に相当し、アクチュエータがサーボバルブの場合は「指令信号」は目標バルブ開度に相当する。 The technology disclosed in this specification can be embodied in a digital PWM control device including a basic clock generation unit, a duty ratio calculation unit, and a pulse output unit. The duty ratio calculator determines the duty ratio based on the difference between the signal acquired from the actuator and the command signal for each period of the basic clock generated by the basic clock generator. The duty ratio calculation unit receives a signal obtained by digitizing an analog signal acquired from the actuator. The pulse output unit outputs a pulse having a duty ratio determined by the duty ratio calculation unit. The pulse output unit is configured to be operable in parallel with the duty ratio calculation unit. In this digital PWM control device, the total time of the time required for calculation by the duty ratio calculation unit and the time corresponding to the pulse length of the maximum duty ratio that can be output by the pulse output unit is longer than the period of the basic clock. It is characterized by. The “signal acquired from the actuator” is a signal indicating the state of the actuator. For example, when the actuator is an electric motor, the “signal acquired from the actuator” corresponds to a signal indicating the magnitude of the current applied to the motor. When the actuator is a servo valve, the “signal acquired from the actuator” corresponds to a signal indicating the valve opening. The “signal acquired from the actuator” may be rephrased as “control amount”. The “command signal” is a signal indicating the target state of the actuator. When the actuator is an electric motor, the “command signal” corresponds to the target current value, and when the actuator is a servo valve, the “command signal” corresponds to the target valve opening.
図1を用いて、本明細書が開示する新規なデジタルPWM制御装置の動作を概説する。図1は、本明細書が開示するPWM制御装置のタイミングチャートを示している。基本クロック発生部が発生する基本クロックの周期Ts0(周波数は1/Ts0)が、PWM制御装置の基本周期(基本周波数)を決定する。即ち、基本クロックの基本周期(基本周波数)が出力パルスの周期(周波数)に相当する。図1において、タイミングt1とt3が基本クロックの立ち上がりタイミングを示す。デューティ比演算部は、基本クロックの立ち上がりタイミング毎に起動し、デューティ比を決定する。なお、図1では図示を省略しているが、基本クロックのタイミング毎に、アクチュエータの現在状態を示すアナログ信号がAD変換されてデューティ比演算部に取り込まれる。符号Ts1は、デューティ比演算部がデューティ比を演算するのに要する所要時間を示している。タイミングt1で起動したデューティ比演算部は、タイミングt2でデューティ比の演算を終了する。タイミングt2で決定されたデューティ比をDmax[%]とする。ここで、デューティ比Dmaxは、PWM制御装置が出力することのできる最大デューティ比に相当する。なお、一般に、PWM制御装置では、出力パルスの立ち上がりを必ず確保するために、出力することのできる最大デューティ比Dmaxは100%未満に定められている。図1において符号Ts2が、最大デューティ比Dmaxのパルス長に相当する時間を示している。即ち、[最大デューティ比Dmaxのパルス長に相当する時間Ts2]/[基本クロックの周期T0]が、最大デューティ比Dmaxに相当する。図1において、符号t4は、最大デューティ比Dmaxのパルスが立ち下がるタイミングを示している。タイミングt4からt5までの時間Ts3は、出力パルス間隔の最小時間を意味する。 The operation of the novel digital PWM controller disclosed in this specification will be outlined with reference to FIG. FIG. 1 shows a timing chart of the PWM control device disclosed in this specification. The basic clock cycle Ts0 (frequency is 1 / Ts0) generated by the basic clock generator determines the basic cycle (basic frequency) of the PWM controller. That is, the basic period (basic frequency) of the basic clock corresponds to the period (frequency) of the output pulse. In FIG. 1, timings t1 and t3 indicate the rising timing of the basic clock. The duty ratio calculator is activated at each rising edge of the basic clock and determines the duty ratio. Although not shown in FIG. 1, an analog signal indicating the current state of the actuator is AD-converted and taken into the duty ratio calculation unit at each basic clock timing. A symbol Ts1 indicates a time required for the duty ratio calculation unit to calculate the duty ratio. The duty ratio calculation unit started at the timing t1 ends the calculation of the duty ratio at the timing t2. The duty ratio determined at the timing t2 is Dmax [%]. Here, the duty ratio Dmax corresponds to the maximum duty ratio that the PWM control apparatus can output. In general, in the PWM control device, the maximum duty ratio Dmax that can be output is set to be less than 100% in order to ensure the rising of the output pulse. In FIG. 1, the symbol Ts2 indicates the time corresponding to the pulse length of the maximum duty ratio Dmax. That is, [time Ts2 corresponding to the pulse length of the maximum duty ratio Dmax] / [period T0 of the basic clock] corresponds to the maximum duty ratio Dmax. In FIG. 1, symbol t4 indicates the timing when the pulse with the maximum duty ratio Dmax falls. A time Ts3 from timing t4 to t5 means the minimum time of the output pulse interval.
デューティ比演算部は、タイミングt4より早いタイミングt3で、次のサイクルにおけるデューティ比の演算を開始することができる。即ちデューティ比演算部は、最大デューティ比Dmaxのパルスの出力が継続している間に、次のサイクルのデューティ比演算を開始する。別言すれば、タイミングt3からt4の間は、デューティ比演算部とパルス出力部が並列に動作している。 The duty ratio calculation unit can start calculating the duty ratio in the next cycle at timing t3 earlier than timing t4. That is, the duty ratio calculation unit starts the duty ratio calculation for the next cycle while the output of the pulse having the maximum duty ratio Dmax is continued. In other words, between the timings t3 and t4, the duty ratio calculation unit and the pulse output unit operate in parallel.
図1から明らかなとおり、このデジタルPWM制御装置は、デューティ比演算部がデューティ比の演算に要する時間Ts1と、パルス出力部が出力することのできる最大デューティ比のパルス長に相当する時間Ts2の合計が、基本クロックの周期T0よりも長い。この関係は、デューティ比演算部がパルス出力部と並列に動作できることによって達成される。 As is apparent from FIG. 1, this digital PWM control device includes a time Ts1 required for the duty ratio calculation unit to calculate the duty ratio and a time Ts2 corresponding to the pulse length of the maximum duty ratio that can be output by the pulse output unit. The sum is longer than the period T0 of the basic clock. This relationship is achieved by the fact that the duty ratio calculation unit can operate in parallel with the pulse output unit.
上記の構成によって、本明細書が開示するデジタルPWM制御装置は、出力パルス間隔の最小時間Ts3を限りなくゼロに近づけることができる。このことは、アナログのコンパレータの機能をデューティ比演算部で置き換えたことによって発生するオーバーヘッド時間を限りなくゼロに近づけられることを意味する。オーバーヘッド時間は、PWMパルスを出力することのできない時間(無駄時間)を意味する。このデジタルPWM制御装置は、デューティ比をデジタル回路で決定するのに要する所要時間を無駄時間にしてしまうことがなく、高周波数でPWM信号を出力することができる。 With the above configuration, the digital PWM control device disclosed in the present specification can bring the minimum time Ts3 of the output pulse interval as close to zero as possible. This means that the overhead time generated by replacing the function of the analog comparator with the duty ratio calculation unit can be made as close to zero as possible. The overhead time means a time during which the PWM pulse cannot be output (dead time). This digital PWM control device can output a PWM signal at a high frequency without causing the time required for determining the duty ratio by the digital circuit to be a waste time.
本発明のデジタルPWM制御装置は、モータやサーボバルブに限らず、PWM制御に対応したあらゆるアクチュエータに適用することができる。 The digital PWM control device of the present invention is not limited to a motor or a servo valve, and can be applied to any actuator that supports PWM control.
本発明のデジタルPWM制御装置によれば、アナログのコンパレータの機能をデジタル回路のデューティ比演算部で置き換えることによって発生し得るオーバーヘッド時間を限りなくゼロに近づけることができ、高周波数でPWMパルス信号を出力することができる。 According to the digital PWM control device of the present invention, the overhead time that can be generated by replacing the function of the analog comparator with the duty ratio calculation unit of the digital circuit can be made as close to zero as possible, and the PWM pulse signal can be generated at a high frequency. Can be output.
図2に、デジタルPWM制御装置10のブロック図を示す。以下では、デジタルPWM制御装置10を単純にコントローラ10と称する。本実施例のコントローラ10は、航空機の舵面を動かす油圧アクチュエータ40を駆動する。より詳細には、コントローラ10は、油圧アクチュエータ40が備えるダイレクトドライブバルブ(Direct Drive Valve)42を駆動する。即ちダイレクトドライブバルブ42は、PWM制御される。より詳細には、HブリッジドライバとHブリッジ回路によって、PWMパルスのデューティ比に対応した大きさの電流がDDV42に供給されてDDV42が駆動する。即ちPWM制御は、デューティ比を変更することによってアクチュエータの駆動量(制御量)を調整する制御である。
FIG. 2 shows a block diagram of the digital
以下では、油圧アクチュエータ40をACT40と称し、ダイレクトドライブバルブ42をDDV42と称する。なお、図2において、「LVDT」は差動変圧器を意味する。なお、「LVDT」は、「Linear Variable Differential Transformer」の略である。
Hereinafter, the
まず、コントローラ10の制御対象であるACT40について説明する。ACT40は、DDV42のバルブ開度に応じて油圧ピストンが伸縮して舵面を動かす。即ち、DDV42は、ACT40の油圧を調整する。油圧を決定するバルブ開度を本明細書ではバルブ位置と称する。LVDT(差動変圧器)44は、バルブ位置を検出する。LVDT46は、ACT40のピストン位置を検出する。LVDT44、46は、電圧を出力し、電圧の大きさがバルブ位置やピストン位置を示す。本実施例では、バルブ位置がPWMパルスによって直接に制御される。別言すれば、バルブ位置が、コントローラ10の狭義の制御量に相当する。
First, the
コントローラ10について説明する。コントローラ10は主として、通信部12、故障診断部14、ACT位置制御部16、DDV位置制御部18、デューティ比演算部20、パルス出力部22、クロック発生部24、メモリ26、Hブリッジドライバ28、Hブリッジ回路30、及び、ADコンバータ32から構成されている。これらの主要モジュールのうち、通信部12、故障診断部14、ACT位置制御部16、DDV位置制御部18、デューティ比演算部20、パルス出力部22、メモリ26は、ゲートアレイ34で実現されている。即ち、通信部12、故障診断部14、ACT位置制御部16、DDV位置制御部18、デューティ比演算部20、パルス出力部22、メモリ26は、デジタル回路である。クロック発生部24が発生する基本クロックが、ゲートアレイ34内の各デジタル回路とADコンバータ32の動作タイミングを規定する。
The
ADコンバータ32について説明する。ADコンバータ32は、Hブリッジ回路30を流れる電流と、LVDT44、46が出力する電流をデジタル化する。Hブリッジ回路30を流れる電流とは、DDV42に供給される電流に相当する。また、前述したようにLVDT44が出力する電圧は、DDV40のバルブ位置を示している。LVDT46が出力する電圧は、ACT40のピストン位置を示している。以下では、Hブリッジ回路30を流れる電流(即ち、DDV42に供給される電流)を電流計測値と称する。また、LVDT44の出力を「DDV位置計測値」と称し、LVDT46の出力を「ACT位置計測値」と称する。Hブリッジ回路30から出力される電流信号、LVDT44、46から出力される電圧信号はアナログ信号である。ADコンバータ32は、それらのアナログ信号をデジタル化する。
The
ADコンバータ32によってデジタル化されたACT位置計測値、DDV位置計測値、及び電流計測値は、それぞれACT位置制御部16、DDV位置制御部18、及びデューティ比演算部20に入力される。なお、厳密には、ADコンバータ32はアナログ電流値をデジタル化するだけであり、後述するACT位置制御部16やDDV位置制御部18が、それぞれデジタル化された電流値をACTのピストン位置やDDVのバルブ位置へ変換する。さらに厳密には、LVDT44の出力は、バルブ位置に対応した交流信号である。DDV位置制御部18は、その交流信号を復調してバルブ位置を得る。また、LVDT46の出力は、ピストン位置に対応した交流信号である。ACT位置制御部16は、LVDT46が出力する交流信号を復調して、ACT40のピストン位置を得る。
The ACT position measurement value, DDV position measurement value, and current measurement value digitized by the
コントローラ10は、上位コントローラ50が指令するACT40のピストン位置の目標位置に追従するようにACT40を駆動する。以下では、「ACT40のピストン位置」を単に「ACT40の位置」と略称する。コントローラ10の各部が実行する制御フローを説明する。通信部12は、上位コントローラ50との通信を行う。コントローラ10は、通信部12を介して上位コントローラ50からACT40の目標位置を取得する。
The
ACT位置制御部16は、ACT40の目標位置とACT位置計測値の差分を計算し、その差分に応じてDDV42の目標位置を出力する。DDV位置制御部18は、DDV42の目標位置とDDV位置計測値の差分を計算し、DDV42を駆動するための目標電流値を出力する。デューティ比演算部20は、DDV42の目標電流値と電流計測値の差分に応じたデューティ比を決定する。以下、DDV42の目標電流値と電流計測値の差分を電流差分と称する。電流差分が大きいほど、大きなデューティ比が決定される。ここで、メモリ26に、細分化された各電流差分に応じたデューティ比が記憶されている。デューティ比演算部20は、電流差分を指定してメモリを参照することによって、算術演算なしに高速にデューティ比を決定することができる。パルス出力部22は、決定されたデューティ比に従ってPWMパルスを出力する。Hブリッジドライバ28とHブリッジ回路30によって、PWMパルスのデューティ比に対応した大きさの電流がDDV42に供給される。DDV42は、供給された電流によって駆動される。Hブリッジドライバ28とHブリッジ回路30については良く知られているので説明は省略する。
The ACT
図1のタイミンチャートを参照して、デューティ比演算部20とパルス出力部22の動作タイミングを説明する。なお、タイミングチャートの説明は既に終えているので、ここでは概要を簡単に説明する。図1の基本クロックは、クロック発生部24が発生する。基本クロック信号の立ち上がりをトリガにしてADコンバータ32がアナログ電流信号をAD変換する。同時に、デューティ比演算部20がデジタル化された電流計測値を取り込むとともにデューティ比決定の演算を開始する。
With reference to the timing chart of FIG. 1, the operation timings of the duty
デューティ比演算部20は、所要時間Ts1内でデューティ比決定の演算が終了するように構築されている。なお、デューティ比演算部20は、(1)DDV位置制御部18から目標電流値を取得する処理、(2)ADコンバータ32から電流計測値を取得する処理、(3)電流差分を演算する処理、(4)電流差分を指定してメモリ26を参照し、デューティ比をメモリから読み出す処理、によってデューティ比を決定することができる。いずれの処理も、予め決められた時間で必ず終えることができるので、所要時間Ts1が変化することはない。
The duty
パルス出力部22は、基本クロックの立ち上がりからTs1時間の経過後に起動するように構成されている。パルス出力部22は、デューティ比演算部20によって決定されたデューティ比を受け取り、デューティ比に対応した時間の間、ハイレベルの信号を出力する。デューティ比演算部20とパルス出力部22の間は、デューティ比の授受以外には相互作用(インタラクション)がない。すなわち、パルス出力部22が動作している間に、デューティ比演算部20は再び動作することができる。別言すれば、パルス出力部22とデューティ比演算部20は並列動作できるように構築されている。デューティ比演算部20とパルス出力部22の起動タイミングやデューティ比の授受タイミングは、ゲートアレイ34に予め組み込まれている。別言すれば、ゲートアレイ34は、デューティ比演算部20とパルス出力部22が所定のタイミングで動作するとともに、並列動作するように設計されている。
The
基本クロックの周期Ts0(周波数は1/Ts0)が、PWM制御の周期(周波数)に対応する。前に説明したように、図1において、時間Ts2が、コントローラ10が出力できる最大デューティ比Damx[%]のパルス長さの時間に相当する。コントローラ10は、最大デューティ比DmaxのPWM信号を出力している間に、次のPWM信号のデューティ比を決定する処理を開始できる。従ってコントローラ10では、デューティ比演算部20が演算に要する時間Ts1と、パルス出力部22が出力することのできる最大デューティ比のパルス長に相当する時間Ts2の合計が、基本クロックの周期T0よりも長いという関係を満足する。このことは、コントローラ10が、PWMパルス間隔の最小時間Ts3を小さくできることを意味しており、高周波数で高デューティ比のPWMパルスを出力できることを意味している。
The period Ts0 (frequency is 1 / Ts0) of the basic clock corresponds to the period (frequency) of PWM control. As described above, in FIG. 1, the time Ts2 corresponds to the time of the pulse length of the maximum duty ratio Damx [%] that the
なお、PWMパルス間隔の最小時間Ts3は、パルスが出力されない時間を意味する。従って、デューティ比の最大値を制限して大きなTs3を確保できれば、最小時間Ts3の間にデューティ比決定処理を完了させることができる。即ち、デューティ比演算部とパルス出力部が並列でなく順次に実行する装置であっても、デューティ比の最大値を制限することによってPWM制御を高周期化することは可能である。他方、コントローラ10は、デューティ比の最大値を制限することなく、PWM制御周期を高速化することができる。即ち、コントローラ10は、高周波数で高デューティ比のPWMパルスを出力することができる。
The minimum PWM pulse interval time Ts3 means a time during which no pulse is output. Therefore, if the maximum value of the duty ratio is limited to ensure a large Ts3, the duty ratio determination process can be completed during the minimum time Ts3. That is, even if the duty ratio calculation unit and the pulse output unit are sequentially executed instead of in parallel, it is possible to increase the period of PWM control by limiting the maximum value of the duty ratio. On the other hand, the
故障診断部14は、ACT位置制御部16が出力する目標位置、DDV位置制御部18が出力する目標電流値、及び、デューティ比演算部20の内部で演算された電流差分が、それぞれ予め決められた許容範囲を超えているか否かを監視する。それらの値のいずれかが許容範囲を超えていた場合、故障診断部14は、DDV42に対する電流を遮断し、さらに通信部12を介して故障発生を上位コントローラ50へ通知する。
The
図3に、コントローラ10が実行する処理のフローチャートを示す。なお、図3には、DDV位置制御、パルス出力の処理を示し、ACT位置制御については割愛している。まず、DDV位置制御部18が、ADコンバータ32がデジタル化した電流周波数信号を復調してDDV位置計測値を得る(S2)。次にDDV位置制御部18は、ACT位置制御部16が出力したDDV42の目標位置とDDV位置計測値との差分、即ち位置誤差を演算する。そしてDDV位置制御部18は、位置誤差に対応した目標電流値を演算する(S4)。ここで、目標電流値は、位置誤差を解消する方向にDDV42のバルブ位置を動かすためにDDV42へ供給する電流の目標値を示す。
FIG. 3 shows a flowchart of processing executed by the
目標電流値の演算が終了すると、次に故障診断部14が、位置誤差が許容範囲内か否かをチェックする(S6)。図示を省略しているが、位置誤差が許容範囲を超えていた場合、故障診断部14は、DDV42に対する電流を遮断し、さらにDDV位置制御における故障発生を上位コントローラ50へ通知する。
When the calculation of the target current value is completed, the
次に、デューティ比演算部20が、ADコンバータ32がデジタル化した電流計測値と目標電流値との差分(電流差分)を演算し、電流差分に対応したデューティ比を決定する(S8)。次いで故障診断部14が、電流差分が許容範囲内か否かをチェックする(S10)。図示を省略しているが、電流差分が許容範囲を超えていた場合、故障診断部14はDDV42に対する電流を遮断し、さらに、電流制御における故障発生を上位コントローラ50へ通知する。
Next, the duty
次にパルス出力部22が、決定されたデューティ比に対応した時間長さのパルスを出力する(S12)。パルス出力部22がPWMパルスの出力を開始したらステップS14に移行する。コントローラ10は、ステップS8からS12の処理をN回繰り返す(S14:NO)。ここで、パルス出力部22がパルス出力を継続している間にステップS8の処理が実行されることがあるのは前述した通りである。
Next, the
このコントローラ10は、高周期でPWM制御を繰り返しながら、その間に低周期でDDV位置制御を繰り返す。例えば、N=10の場合、DDV位置制御の周期はPWM制御の周期の10倍である。なお、図示を省略しているが、コントローラ10は、DDV位置制御を所定回数繰り返すと、ACT位置制御を1回実行する。
The
上記説明したコントローラ10(デジタルPWM制御装置)の技術的特徴を以下に列挙する。
(1)コントローラ10は、アクチュエータ(DDV42)の状態の現在値(制御量)とアクチュエータの状態の目標値の差分からデューティ比を決定する処理と、PWMパルス出力処理を並列に実行することができる。並列化によって、コントローラ10は、デューティ比決定処理に起因するオーバヘッド時間を小さくすることができる。その結果、コントローラ10は、高周期で高デューティ比のPWM信号を出力することができる。特に、コントローラ10は、デューティ比演算部が演算に要する時間Ts1と、パルス出力部が出力することのできる最大デューティ比のパルス長に相当する時間Ts2の合計が、基本クロックの周期T0よりも長くなるように設計されている。
(2)コントローラ10は、細分化された各電流差分に対応したデューティ比を予めメモリに記憶しており、演算された電流差分を指定してそのメモリを参照することによってデューティ比を決定する。算術演算なしにデューティ比を決定するのでデューティ比決定処理を高速化できる。
(3)Hブリッジ回路30を流れる電流と、LVDT44や46が出力する電圧をデジタル化し、アナログ信号処理を減らしているので、コントローラ10は周囲の温度変化に対してロバストである。
(4)通信部12、故障診断部14、ACT位置制御部16、DDV位置制御部18、メモリ26、デューティ比演算部20、パルス出力部22をひとつのゲートアレイに収めることによって、コントローラ10の低コスト化と小型化に成功した。
The technical features of the controller 10 (digital PWM control device) described above are listed below.
(1) The
(2) The
(3) Since the current flowing through the H-
(4) By storing the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
10:コントローラ
12:通信部
14:故障診断部
16:ACT位置制御部
18:DDV位置制御部
20:デューティ比演算部
22:パルス出力部
24:クロック発生部
26:メモリ
28:Hブリッジドライバ
30:Hブリッジ回路
32:ADコンバータ
34:ゲートアレイ
40:油圧アクチュエータ(ACT)
42:ダイレクトドライブバルブ(DDV)
44:LVDT(差動変圧器)
46:LVDT(差動変圧器)
50:上位コントローラ
10: Controller 12: Communication unit 14: Fault diagnosis unit 16: ACT position control unit 18: DDV position control unit 20: Duty ratio calculation unit 22: Pulse output unit 24: Clock generation unit 26: Memory 28: H bridge driver 30: H bridge circuit 32: AD converter 34: Gate array 40: Hydraulic actuator (ACT)
42: Direct drive valve (DDV)
44: LVDT (differential transformer)
46: LVDT (differential transformer)
50: Host controller
Claims (1)
基本クロック発生部が発生する基本クロックの周期毎に、アクチュエータから取得した信号と指令信号との差分に基づいてデューティ比を決定するデューティ比演算部と、
デューティ比演算部と並列に動作可能であり、デューティ比演算部が決定したデューティ比のパルスを出力するパルス出力部と、を備えており、
デューティ比演算部が演算に要する時間と、パルス出力部が出力することのできる最大デューティ比のパルス長に相当する時間の合計が、基本クロックの周期よりも長いことを特徴とするデジタルPWM制御装置。 A basic clock generator,
A duty ratio calculation unit that determines a duty ratio based on a difference between a signal acquired from the actuator and a command signal for each period of the basic clock generated by the basic clock generation unit;
A pulse output unit operable in parallel with the duty ratio calculation unit and outputting a pulse of the duty ratio determined by the duty ratio calculation unit,
A digital PWM control device characterized in that the sum of the time required for calculation by the duty ratio calculation unit and the time corresponding to the pulse length of the maximum duty ratio that can be output by the pulse output unit is longer than the period of the basic clock .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000494A JP2010161432A (en) | 2009-01-06 | 2009-01-06 | Digital pwm controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000494A JP2010161432A (en) | 2009-01-06 | 2009-01-06 | Digital pwm controller |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014091789A Division JP2014161099A (en) | 2014-04-25 | 2014-04-25 | Digital pwm control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010161432A true JP2010161432A (en) | 2010-07-22 |
Family
ID=42578301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000494A Pending JP2010161432A (en) | 2009-01-06 | 2009-01-06 | Digital pwm controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010161432A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9448580B2 (en) | 2013-01-25 | 2016-09-20 | Samsung Electronics Co., Ltd. | Methods and apparatus for generating clock signals based on duty code and period code |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110441A (en) * | 1991-10-16 | 1993-04-30 | Matsushita Electric Ind Co Ltd | Prediction output d/a converter |
JPH07111796A (en) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | Driving circuit |
JP2008253111A (en) * | 2007-03-30 | 2008-10-16 | Brother Ind Ltd | Motor control device |
-
2009
- 2009-01-06 JP JP2009000494A patent/JP2010161432A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110441A (en) * | 1991-10-16 | 1993-04-30 | Matsushita Electric Ind Co Ltd | Prediction output d/a converter |
JPH07111796A (en) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | Driving circuit |
JP2008253111A (en) * | 2007-03-30 | 2008-10-16 | Brother Ind Ltd | Motor control device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9448580B2 (en) | 2013-01-25 | 2016-09-20 | Samsung Electronics Co., Ltd. | Methods and apparatus for generating clock signals based on duty code and period code |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6088604B1 (en) | Electric motor control device having magnetic flux control unit, machine learning device and method thereof | |
JP5636990B2 (en) | Inverter device | |
US9537410B2 (en) | System and method for series connecting electronic power devices | |
JP6203688B2 (en) | Power supply circuit and control method thereof | |
US9231506B2 (en) | Semiconductor device, electrical device and control signal, generation method | |
JP2008193825A (en) | Ad conversion control circuit and related technology thereof | |
CN102195561B (en) | Motor driving device | |
JP6301466B2 (en) | DC brushless motor, apparatus and method for controlling pulse width modulation of a system | |
KR20130029738A (en) | Pwm signal output circuit | |
JP6004830B2 (en) | Control device and stepping motor control method | |
JP2010161432A (en) | Digital pwm controller | |
JP6975632B2 (en) | Semiconductor device and its rotation abnormality detection method | |
JP2014054166A (en) | Motor speed controller and controlling method | |
JP2014161099A (en) | Digital pwm control device | |
JP6920866B2 (en) | Propulsion control device | |
JP6484954B2 (en) | Motor control device, motor control system, motor control method, and motor control program | |
JP6331655B2 (en) | Inverter control device | |
JP6304260B2 (en) | Motor control device, motor control system, and motor control method | |
CN113805624A (en) | Heating element temperature control method and device, and image forming apparatus | |
JP2007166865A (en) | Switching power supply circuit | |
US20190006978A1 (en) | Calculation apparatus and processing apparatus | |
JP6232579B2 (en) | Motor drive device | |
JP2010068024A (en) | Thermoregulator | |
JP6468046B2 (en) | Parallel operation method and parallel operation apparatus for PWM power converter | |
JP6609058B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |