JPH05109647A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05109647A
JPH05109647A JP27163991A JP27163991A JPH05109647A JP H05109647 A JPH05109647 A JP H05109647A JP 27163991 A JP27163991 A JP 27163991A JP 27163991 A JP27163991 A JP 27163991A JP H05109647 A JPH05109647 A JP H05109647A
Authority
JP
Japan
Prior art keywords
film
metal
contact
polycrystalline silicon
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27163991A
Other languages
Japanese (ja)
Inventor
Norio Nakamura
典生 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27163991A priority Critical patent/JPH05109647A/en
Publication of JPH05109647A publication Critical patent/JPH05109647A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method for manufacturing a semiconductor device which can prevent an abnormal growth of a metal into a semiconductor substrate at the time of selective growth of the metal into an inside of a contact hole, enables coherency at a contact part, and prevents the substrate surface of a contact bottom part from being etched and hence from being damaged. CONSTITUTION:When forming a contact of a semiconductor device, a polycrystalline silicon thin film 1 is formed after forming a contact hole, a flattening film 6 is formed on it, and then its double-layer film is etched back in sequence, thus enabling a polycrystalline silicon 1a to remain only within the contact. After that, a first metal 7 is selectively deposited on the polycrystalline silicon, thus preventing an abnormal growth of a metal into a semiconductor substrate at the time of selective growth of the metal, enabling coherency of the metal to be improved, and preventing the substrate surface of a contact bottom part from being etched and damaged since the inside of the contact is coated with the polycrystalline silicon film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクト部の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a contact portion.

【0002】[0002]

【従来の技術】従来の半導体装置の製造方法は、図2
(a)に示すように、半導体基板5上に素子分離領域3
を形成した後、不純物拡散層4をイオン注入または熱拡
散法によって形成する。次に基板表面に例えばCVD法
によって酸化膜等の絶縁膜2を形成し、続いて、フォト
リソグラフィ技術及びエッチング技術によりコンタクト
部を形成する。次いで図2(b)に示すようにフォトレ
ジストを除去した後、コンタクト部に第1の金属7を選
択的に成長させ続いて、第2の金属8の配線をスパッタ
法により堆積し、フォトリソグラフィ,エッチング技術
を用いて、形成する。上記金属の選択的な成長技術は例
えばタングステン成長の場合、減圧化でWF6 +H2
スを用い200〜300℃の温度でタングステンを堆積
する。この方法によればコンタクト部のシリコン表面の
みにタングステンが成長し始め、その後タングステン上
にコンタクト穴を埋め込むようにタングステンが堆積す
る。
2. Description of the Related Art A conventional semiconductor device manufacturing method is shown in FIG.
As shown in (a), the device isolation region 3 is formed on the semiconductor substrate 5.
Then, the impurity diffusion layer 4 is formed by ion implantation or a thermal diffusion method. Next, the insulating film 2 such as an oxide film is formed on the surface of the substrate by, for example, the CVD method, and then the contact portion is formed by the photolithography technique and the etching technique. Next, as shown in FIG. 2B, the photoresist is removed, and then the first metal 7 is selectively grown on the contact portion. Then, the wiring of the second metal 8 is deposited by the sputtering method, and the photolithography is performed. , It is formed by using an etching technique. In the case of tungsten growth, for example, in the case of tungsten growth, the above-mentioned selective growth technique of metal deposits tungsten at a temperature of 200 to 300 ° C. by using WF 6 + H 2 gas under reduced pressure. According to this method, tungsten starts to grow only on the silicon surface of the contact portion, and then tungsten is deposited on the tungsten so as to fill the contact hole.

【0003】[0003]

【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、金属の選択成長時(ここではタングス
テンの成長に関し説明する)最初にコンタクト底部に成
長するタングステンは、半導体基板5のSiと反応ガス
が2WF6 +3Si→W+3SiF4 の反応を起こし、
基板をエッチングしながら成長する。特に半導体基板7
と絶縁膜2との界面には、すばやくガスが侵入し、好ま
ざるタングステンの横方向への成長10がおこる。この
半導体基板と絶縁膜との界面の横方向へのWの成長は通
常1000〜3000オングストロームあり(図2
(b))そのタングステン10が不純物拡散層4より外
へ成長すると、不純物拡散層と基板とがショートする。
そのため、コンタクトと不純物拡散層との距離d(図2
(b))はフォトリソグラフィのマスク重ね合わせ精度
及びタングステンの横方向への成長距離をあらかじめ加
味した分だけ必要となり半導体装置の微細化を阻害する
という問題がある。さらに前記のように成長したタング
ステンは酸化膜のような絶縁膜に対し、密着性が悪く、
信頼性上も好ましくないという問題がある。
In this conventional method for manufacturing a semiconductor device, during the selective growth of metal (here, the growth of tungsten will be described), the tungsten that first grows at the bottom of the contact is the same as the Si of the semiconductor substrate 5. The reaction gas causes a reaction of 2WF 6 + 3Si → W + 3SiF 4 ,
Grow while etching the substrate. Especially semiconductor substrate 7
The gas rapidly invades into the interface between the insulating film 2 and the insulating film 2, and unwanted lateral growth 10 of tungsten occurs. The growth of W in the lateral direction of the interface between the semiconductor substrate and the insulating film is usually 1000 to 3000 angstroms (see FIG. 2).
(B) When the tungsten 10 grows out of the impurity diffusion layer 4, the impurity diffusion layer and the substrate are short-circuited.
Therefore, the distance d between the contact and the impurity diffusion layer (see FIG.
In the case of (b), the mask overlay accuracy of photolithography and the lateral growth distance of tungsten are required in advance, which is a problem to prevent miniaturization of the semiconductor device. Furthermore, the tungsten grown as described above has poor adhesion to an insulating film such as an oxide film,
There is a problem that it is not preferable in terms of reliability.

【0004】上記のような問題に対し、図3に示すよう
に、コンタクト穴形成後基板5表面に多結晶シリコン膜
を堆積し、続いて、多結晶シリコンを異方性エッチング
することにより、コンタクト穴側壁にのみ多結晶シリコ
ン12を残し、その後タングステンの選択成長を行い、
続いて、第2の金属配線を形成する方法が提案されてい
る。
In order to solve the above problem, as shown in FIG. 3, a polycrystalline silicon film is deposited on the surface of the substrate 5 after the contact holes are formed, and then the polycrystalline silicon is anisotropically etched to form a contact. The polycrystalline silicon 12 is left only on the side wall of the hole, and then selective growth of tungsten is performed.
Subsequently, a method of forming a second metal wiring has been proposed.

【0005】この方法によれば、第1の絶縁膜2と半導
体基板5との界面に好まざるタングステンの成長を防止
でき、また、タングステンの密着性も改善できる。しか
し、この場合、多結晶シリコンの異方性エッチングを行
うことによりコンタクト底部では、半導体基板がエッチ
ングされ、なおかつ、プラズマイオンの衝突による基板
へのダメージ層11が残り、リークの原因となるという
問題がある。
According to this method, undesired growth of tungsten at the interface between the first insulating film 2 and the semiconductor substrate 5 can be prevented, and the adhesion of tungsten can be improved. However, in this case, the anisotropic etching of polycrystalline silicon etches the semiconductor substrate at the bottom of the contact, and the damaged layer 11 remains on the substrate due to the collision of plasma ions, which causes leakage. There is.

【0006】本発明の目的は、金属の選択成長時に半導
体基板中への金属の異常な成長を防止でき、コンタクト
部における密着性が改善され、かつコンタクト底部の基
板表面がエッチングされず損傷を与えることのない半導
体装置の製造方法を提供することにある。
An object of the present invention is to prevent abnormal growth of metal in a semiconductor substrate during selective growth of metal, improve adhesion at the contact portion, and damage the substrate surface at the bottom of the contact without etching. An object of the present invention is to provide a method for manufacturing a semiconductor device without a problem.

【0007】[0007]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、コンタクト穴を形成した後、薄い多結晶シリ
コン膜を形成する工程と、平坦化膜を形成する工程と、
その平坦化膜をエッチバックし、コンタクト穴部以外の
平坦化膜を除去する工程と、その後多結晶シリコン膜を
エッチバックしコンタクト穴部以外の多結晶シリコン膜
を除去する工程と、コンタクト穴内部の平坦化膜を除去
する工程と、コンタクト穴内部に残存する多結晶シリコ
ン上に第1の金属を選択的に堆積する工程とを含むこと
を特徴として構成される。
According to a method of manufacturing a semiconductor device of the present invention, after forming a contact hole, a step of forming a thin polycrystalline silicon film, a step of forming a planarizing film,
The step of etching back the flattening film to remove the flattening film other than the contact hole portion, the step of etching back the polycrystalline silicon film to remove the polycrystalline silicon film other than the contact hole portion, and the inside of the contact hole And the step of selectively depositing the first metal on the polycrystalline silicon remaining inside the contact hole.

【0008】[0008]

【実施例】次に本発明について、図面を参照して説明す
る。図1は、本発明の一実施例の工程断面図である。
The present invention will be described below with reference to the drawings. FIG. 1 is a process sectional view of an embodiment of the present invention.

【0009】まず、図1(a)に示すように、半導体基
板上5に素子分離のための酸化膜3を形成し、続いて基
板と反対導電型の不純物をイオン注入法により導入し、
熱処理を施し不純物拡散層4を形成する。(途中、ゲー
ト電極の形成等は省略)次に半導体基板上に例えばCV
D法により酸化膜2を堆積し、フォトリソグラフィ技術
・エッチング技術によりコンタクト穴を形成する。次に
半導体基板表面に例えば減圧CVD法により多結晶シリ
コンを100〜300オングストローム程度堆積する。
その後、平坦性の良い膜、例えばこの場合、フォトレジ
スト6を2〜3μm厚にスピンコートし、続いて、15
0〜190℃のベークを行う。
First, as shown in FIG. 1 (a), an oxide film 3 for element isolation is formed on a semiconductor substrate 5, and then an impurity having a conductivity type opposite to that of the substrate is introduced by an ion implantation method.
Heat treatment is performed to form the impurity diffusion layer 4. (Formation of the gate electrode, etc. is omitted in the middle) Next, for example, CV is formed on the semiconductor substrate.
An oxide film 2 is deposited by the D method, and contact holes are formed by the photolithography technique / etching technique. Next, polycrystalline silicon is deposited on the surface of the semiconductor substrate by, for example, a low pressure CVD method to a thickness of about 100 to 300 angstroms.
After that, a film having good flatness, for example, in this case, a photoresist 6 is spin-coated to a thickness of 2 to 3 μm, and then 15
Bake at 0 to 190 ° C.

【0010】次に、図1(c)に示すように、フォトレ
ジストを例えばO2+10%CF4 ,200W,1to
rrの条件で異方性エッチングし、コンタクト部のみレ
ジスト6aが残るようにする。
Next, as shown in FIG. 1C, a photoresist is applied to, for example, O 2 + 10% CF 4 , 200 W, 1 to.
Anisotropic etching is performed under the condition of rr so that the resist 6a remains only in the contact portion.

【0011】次に、多結晶シリコンを例えば、CF4
20%O2 ,200W,0.4torrの条件で10秒
等方性エッチングを行い、コンタクト部以外の多結晶シ
リコンを除去する。
Next, polycrystalline silicon is used, for example, CF 4 +.
Isotropic etching is performed for 10 seconds under the conditions of 20% O 2 , 200 W and 0.4 torr to remove the polycrystalline silicon except the contact portion.

【0012】次に、図1(d)に示すようにレジストを
2 プラズマにより除去し、続いて、多結晶シリコン1
a上に第1の金属、ここでは例えばタングステン7を選
択的に成長させ、コンタクト穴を埋め込む。この時のタ
ングステンの成長条件は圧力1torr,温度250℃
で、WF6 +H2 ガスを用いる。堆積速度はオングスト
ローム/minである。
Next, the resist is removed by O 2 plasma as shown in FIG.
A first metal, for example, tungsten 7 in this case is selectively grown on a and the contact hole is filled. At this time, the tungsten growth conditions are a pressure of 1 torr and a temperature of 250 ° C.
Then, WF 6 + H 2 gas is used. The deposition rate is Angstrom / min.

【0013】次に、図1(e)に示すように、スパッタ
法により第2の金属を堆積し、フォトリソグラフィ技術
・エッチング技術により配線パターンを形成する。
Next, as shown in FIG. 1E, a second metal is deposited by the sputtering method, and a wiring pattern is formed by the photolithography technique / etching technique.

【0014】上記方法によれば、タングステンの選択成
長時、コンタクト穴底部及び側壁に多結晶シリコンがあ
るため、タングステンのSi基板と絶縁膜との界面への
異常な成長を抑えることができ、また拡散層の損傷も防
ぐことが可能となる。
According to the above method, since there is polycrystalline silicon at the bottom and side walls of the contact hole during selective growth of tungsten, it is possible to suppress abnormal growth of tungsten at the interface between the Si substrate and the insulating film, and It is also possible to prevent damage to the diffusion layer.

【0015】上記実施例は、本発明の一実施例であり、
例えば平坦化膜にはフォトレジストの代わりに、シリケ
ートガラス等を用いてもよい。
The above embodiment is one embodiment of the present invention.
For example, silicate glass or the like may be used for the flattening film instead of the photoresist.

【0016】[0016]

【発明の効果】以上説明したように本発明は、コンタク
ト穴を形成した後、薄い多結晶シリコン膜を形成する工
程と、平坦化膜を形成する工程と、その平坦化膜をエッ
チバックする工程と、その後多結晶シリコン膜をエッチ
ングし平坦化膜および絶縁膜上の多結晶膜を除去し、コ
ンタクト穴内部に多結晶シリコンを残す工程と、コンタ
クト穴内部に残存する多結晶シリコン上に第1の金属を
選択的に堆積する工程とを有しているので、 (1)コンタクト開口部より外部方向へのタングステン
の横拡がりを抑えることができるため、コンタクトと不
純物拡散層との重ね合わせマージンを小さくすることが
可能となり、ひいては、半導体装置の微細化ができる。 (2)コンタクト穴側壁の多結晶シリコンにより、第1
の金属の密着性が改善され信頼度の向上を図れる。 (3)コンタクト底部の基板表面を、エッチングをする
ことがないため基板の損傷を防止できる。 などの効果を有する。
As described above, according to the present invention, after forming a contact hole, a step of forming a thin polycrystalline silicon film, a step of forming a flattening film, and a step of etching back the flattening film. And then removing the polycrystalline film on the planarization film and the insulating film by etching the polycrystalline silicon film to leave the polycrystalline silicon inside the contact hole and the first step on the polycrystalline silicon remaining inside the contact hole. (1) Since it is possible to suppress the lateral spread of tungsten from the contact opening to the outside, the overlapping margin of the contact and the impurity diffusion layer can be increased. The size of the semiconductor device can be reduced, and the semiconductor device can be miniaturized. (2) With the polycrystalline silicon on the side wall of the contact hole, the first
The adhesion of the metal is improved and the reliability can be improved. (3) Since the substrate surface at the bottom of the contact is not etched, damage to the substrate can be prevented. And so on.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を説明するために工程順に示
した導体素子の断面図である。
FIG. 1 is a cross-sectional view of a conductor element shown in the order of steps for explaining an embodiment of the present invention.

【図2】従来の半導体装置の製造方法の一例を説明する
ために工程順に示した半導体素子の断面図である。
FIG. 2 is a cross-sectional view of a semiconductor element shown in the order of steps for explaining an example of a conventional method for manufacturing a semiconductor device.

【図3】従来の半導体装置の製造方法の他の例を説明す
るために工程順に示した半導体素子の断面図である。
FIG. 3 is a cross-sectional view of a semiconductor element shown in the order of steps for explaining another example of the conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 多結晶シリコン 2 第1の絶縁膜 3 素子分離酸化膜 4 不純物拡散層 5 半導体基板 6 平坦化膜 6a コンタクト穴内の平坦化膜 7 第1の金属 8 第2の金属 9 フォトレジスト 10 半導体基板中への金属の成長領域 11 半導体基板の被エッチング部及び損傷領域 12 多結晶シリコン 1 Polycrystalline Silicon 2 First Insulating Film 3 Element Isolation Oxide Film 4 Impurity Diffusion Layer 5 Semiconductor Substrate 6 Flattening Film 6a Flattening Film in Contact Hole 7 First Metal 8 Second Metal 9 Photoresist 10 In Semiconductor Substrate Growth region of metal on semiconductor substrate 11 Etched portion and damaged region of semiconductor substrate 12 Polycrystalline silicon

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に不純物拡散層を形成する
工程と、前記半導体基板の表面に第1の絶縁膜を形成す
る工程と、前記第1の絶縁膜の一部に前記不純物拡散層
と外部より電気的な接続を可能とするためのコンタクト
穴を形成する工程と、前記コンタクト穴を金属の選択成
長により埋込む工程とを有する半導体装置の製造方法に
おいて、前記コンタクト穴形成後薄い多結晶シリコン膜
を形成する工程と、前記多結晶シリコン膜上に平坦化膜
を形成する工程と、前記平坦化膜をエッチバックし、コ
ンタクト穴部以外の平坦化膜を除去する工程と、前記多
結晶シリコンをエッチングし、コンタクト穴部以外の多
結晶シリコン膜を除去する工程と、コンタクト穴内の平
坦化膜を除去する工程と、多結晶シリコン膜が残存する
コンタクト穴に第1の金属を選択的に堆積する工程とを
含むことを特徴とする半導体装置の製造方法。
1. A step of forming an impurity diffusion layer on a semiconductor substrate, a step of forming a first insulating film on the surface of the semiconductor substrate, and the impurity diffusion layer on a part of the first insulating film. In a method of manufacturing a semiconductor device, which comprises a step of forming a contact hole for enabling electrical connection from the outside, and a step of burying the contact hole by selective growth of metal, a thin polycrystalline film after the contact hole is formed. Forming a silicon film, forming a flattening film on the polycrystalline silicon film, etching back the flattening film, and removing the flattening film other than the contact hole portion; A step of etching the silicon to remove the polycrystalline silicon film other than the contact hole portion, a step of removing the flattening film in the contact hole, and a first step in the contact hole where the polycrystalline silicon film remains And a step of selectively depositing the metal described in (4) above.
JP27163991A 1991-10-21 1991-10-21 Manufacture of semiconductor device Pending JPH05109647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27163991A JPH05109647A (en) 1991-10-21 1991-10-21 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27163991A JPH05109647A (en) 1991-10-21 1991-10-21 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05109647A true JPH05109647A (en) 1993-04-30

Family

ID=17502861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27163991A Pending JPH05109647A (en) 1991-10-21 1991-10-21 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05109647A (en)

Similar Documents

Publication Publication Date Title
JPS63205951A (en) Stable low resistance contact
US6001734A (en) Formation method of contact/ through hole
KR100523618B1 (en) Method for forming a contact hole in a semiconductor device
EP0817258A2 (en) Method for manufacturing an interconnection structure in a semiconductor device
JP2882301B2 (en) Method for manufacturing semiconductor device
JP2000307001A (en) Manufacture of semiconductor device
JP2573621B2 (en) Method of manufacturing electrical interconnect
JPH04307934A (en) Forming method of tungsten plug
JPH02257640A (en) Manufacture of semiconductor element
US5930671A (en) CVD titanium silicide for contract hole plugs
JP2702007B2 (en) Method for manufacturing semiconductor device
JPH05109647A (en) Manufacture of semiconductor device
JP3317279B2 (en) Method for manufacturing semiconductor device
JPH0653334A (en) Manufacturing for semiconductor device
JPH10340952A (en) Method for forming multilayer wiring in integrated circuit
JPH05299397A (en) Forming method for metal plug
JPH10209280A (en) Manufacture of semiconductor device
JP3065395B2 (en) Method for manufacturing semiconductor device
JPH045823A (en) Semiconductor device and its manufacture
JP3208608B2 (en) Wiring formation method
JPH079893B2 (en) Method for manufacturing semiconductor device
JPH08330251A (en) Manufacture of semiconductor device
JPH11307516A (en) Manufacture of semiconductor device
JPH05283518A (en) Manufacture of semiconductor device
JPH03257926A (en) Manufacture of semiconductor device