JPH05100826A - Reciprocal arithmetic unit - Google Patents

Reciprocal arithmetic unit

Info

Publication number
JPH05100826A
JPH05100826A JP25656091A JP25656091A JPH05100826A JP H05100826 A JPH05100826 A JP H05100826A JP 25656091 A JP25656091 A JP 25656091A JP 25656091 A JP25656091 A JP 25656091A JP H05100826 A JPH05100826 A JP H05100826A
Authority
JP
Japan
Prior art keywords
input
mantissa
operand
reciprocal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25656091A
Other languages
Japanese (ja)
Other versions
JP2797773B2 (en
Inventor
Katsuaki Uchibori
勝章 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25656091A priority Critical patent/JP2797773B2/en
Publication of JPH05100826A publication Critical patent/JPH05100826A/en
Application granted granted Critical
Publication of JP2797773B2 publication Critical patent/JP2797773B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

PURPOSE:To provide a high speed reciprocal arithmetic unit. CONSTITUTION:When the mantissa part of a calculated number is inputted, a conversion table storage part 11 stores a conversion table outputting 1/N of the reciprocal of inputted value. A subtraction part 12 outputs a value obtained by subtracting the value inputted from one when the index part of the calculated number is inputted. A constant generation part 13 outputs a constant 1/N when the mantissa part of the calculated number is positive, and constant -1/N when it is negative. A subtraction part 14 outputs a value obtained by subtracting a value inputted from 2. An operation result selection part 15 sets a floating point number where the output of the constant generation part 13 is set to be the mantissa part and the output of the subtraction part 14 as output as first input, and sets the floating point number where the output of the conversion table storage part 11 as the mantissa part and the output of the subtraction part 12 as the index part as second input so as to input them. When the absolute value of the mantissa part of the calculated number is equal to 1/N, first input is selected. When it is not equal, second input is selected so as to be outputted as an operation result.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は逆数演算装置に関し、特
に2のべき乗数を基数とする正規化浮動小数点数の逆数
演算装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reciprocal arithmetic unit, and more particularly to a reciprocal arithmetic unit for a normalized floating point number based on a power of two.

【0002】[0002]

【従来の技術】2のべき乗数Nを基数とする仮数部がm
(ただし、1/N≦|m|<1)、指数部がnの正規化
浮動小数点数の逆数は次のように表すことができる。
2. Description of the Related Art A mantissa whose base is a power N of 2 is m.
(However, 1 / N ≦ | m | <1), and the reciprocal of the normalized floating-point number whose exponent part is n can be expressed as follows.

【0003】[0003]

【数1】 したがって、前記正規化浮動小数点数の被演算数の逆数
は、被演算数の仮数部の逆数を演算結果の仮数部に、被
演算数の指数部の符号を反転したものを演算結果の指数
部にすることで求められる。しかし、このようにして求
めた逆数は、正規化された状態にならないため、正規化
処理を施す必要がある。
[Equation 1] Therefore, for the reciprocal of the operand of the normalized floating point number, the reciprocal of the mantissa of the operand is the mantissa of the operation result, and the sign of the exponent of the operand is inverted to the exponent of the operation result. Is required by However, since the reciprocal number thus obtained does not become a normalized state, it is necessary to perform a normalization process.

【0004】図5は逆数演算装置の従来例を示す説明図
である。
FIG. 5 is an explanatory diagram showing a conventional example of a reciprocal arithmetic unit.

【0005】変換表記憶部50には、あらかじめ被演算
数の仮数部mから逆数の仮数部1/mへの変換表を記憶
させておき、入力仮数部信号線501から入力した被演
算数の仮数部の値に対応する逆数を仮数部信号線503
に出力する。符号変換部51、は入力指数部信号線50
2から入力した被演算数の指数部の符号を反転した値を
指数部信号線504に出力する。入力仮数部信号線50
1および入力指数部信号線502は、それぞれ被演算数
を入力する入力信号線500から仮数部および指数部を
分離したものである。
The conversion table storage unit 50 stores in advance a conversion table from the mantissa part m of the operand to the mantissa part 1 / m of the reciprocal, and stores the operand to be input from the input mantissa signal line 501. The reciprocal corresponding to the value of the mantissa is calculated by the mantissa signal line 503.
Output to. The code conversion unit 51 is an input exponent signal line 50.
A value obtained by inverting the sign of the exponent of the operand to be input from 2 is output to the exponent signal line 504. Input mantissa signal line 50
1 and the input exponent part signal line 502 are obtained by separating the mantissa part and exponent part from the input signal line 500 for inputting the operand.

【0006】正規化処理制御部52は、仮数部信号線5
03から入力される値から正規化処理に必要な情報を求
めて正規化制御信号線505に出力する。仮数部正規化
処理部53は、仮数部信号線503から入力した逆数の
仮数部に正規化制御信号線505で指示された量の桁合
わせを行なう正規化処理を施し、正規化された逆数の仮
数部の値を仮数部信号線506に出力する。指数部正規
化処理部54は、指数部信号線504から入力した逆数
の指数部に正規化制御信号線505で指示された量の加
算を行なう正規化処理を施し、正規化された逆数の指数
部の値を指数部信号線507に出力する。
The normalization processing control unit 52 uses the mantissa signal line 5
Information necessary for the normalization processing is obtained from the value input from 03 and output to the normalization control signal line 505. The mantissa part normalization processing unit 53 performs a normalization process for performing digit alignment of the amount indicated by the normalization control signal line 505 on the mantissa part of the reciprocal input from the mantissa part signal line 503, and the normalized reciprocal number is calculated. The mantissa value is output to the mantissa signal line 506. The exponent part normalization processing unit 54 performs a normalization process of adding the amount indicated by the normalization control signal line 505 to the exponent part of the reciprocal input from the exponent part signal line 504, and the normalized reciprocal exponent. The value of the part is output to the exponent part signal line 507.

【0007】仮数部信号線506および指数部信号線5
07を合わせた出力信号線508に被演算数の正規化さ
れた逆数が出力される。
Mantissa signal line 506 and exponent signal line 5
The normalized reciprocal of the operand is output to the output signal line 508 which is the sum of 07.

【0008】[0008]

【発明が解決しようとする課題】上述した従来の逆数演
算装置は、仮数部の処理で変換表記憶部の索引を行なっ
た結果から正規化処理に必要な情報を求めて仮数部およ
び指数部の正規化処理を行なうため、信号の伝播遅延時
間が大きく、演算速度が遅いという欠点があった。
The above-mentioned conventional reciprocal arithmetic unit obtains the information necessary for the normalization process from the result of indexing the conversion table storage unit by the process of the mantissa part and calculates the mantissa part and the exponent part. Since the normalization processing is performed, there are drawbacks that the signal propagation delay time is long and the operation speed is slow.

【0009】本発明の目的は、高速な逆数演算装置を提
供することにある。
An object of the present invention is to provide a high speed reciprocal arithmetic unit.

【0010】[0010]

【課題を解決するための手段】本発明の逆数演算装置
は、2のべき乗数Nを基数とし、仮数部mが1/N≦|
m|<1である正規化浮動小数点数の逆数演算装置にお
いて、被演算数の仮数部を入力すると入力した値の逆数
の1/Nを出力する変換表を記憶する記憶手段と、被演
算数の指数部を入力すると1から入力した値を引いた値
を出力する第1の演算手段と、被演算数の仮数部が正の
ときは定数1/Nを、負のときは定数−1/Nを出力す
る定数生成手段と、被演算数の指数部を入力すると2か
ら入力した値を引いた値を出力する第2の演算手段と、
前記定数生成手段の出力を仮数部とし、第2の演算手段
の出力を指数部とする浮動小数点数を第1の入力とし
て、前記記憶手段の出力を仮数部とし、第1の演算手段
の出力を指数部とする浮動小数点数を第2の入力として
入力し、被演算数の仮数部の絶対値が1/Nと等しいと
きは第1の入力を、等しくないときは第2の入力を選択
して演算結果として出力する選択手段とを備えることを
特徴とする。
A reciprocal arithmetic unit according to the present invention uses a power N of 2 as a radix and has a mantissa part m of 1 / N≤ |
In a reciprocal arithmetic unit for a normalized floating-point number with m | <1, a storage unit that stores a conversion table that outputs 1 / N of the reciprocal of the input value when the mantissa part of the operand is input, and the operand When the exponent part of is input, the first arithmetic means for outputting a value obtained by subtracting the input value from 1 and a constant 1 / N when the mantissa part of the operand is positive, and a constant -1 / when the mantissa is negative Constant generating means for outputting N, and second arithmetic means for outputting a value obtained by subtracting the input value from 2 when the exponent part of the operand is input,
The output of the constant generating means is the mantissa part, the output of the second computing means is the exponent part, the floating point number is the first input, the output of the storage means is the mantissa part, and the output of the first computing means Input a floating-point number with exponent as the second input, and select the first input when the absolute value of the mantissa part of the operand is equal to 1 / N, and select the second input when not equal. And selecting means for outputting as a calculation result.

【0011】また、本発明の逆数演算装置は、2のべき
乗数Nを基数とし、仮数部mが1/N≦|m|<1であ
る正規化浮動小数点数の逆数演算装置において、被演算
数の仮数部を入力すると入力した値の逆数の1/Nを出
力する変換表を記憶する記憶手段と、被演算数の仮数部
が正のときは定数1/Nを、負のときは定数−1/Nを
出力する第1の定数生成手段と、被演算数の仮数部の絶
対値が1/Nと等しいときは定数2を、等しくないとき
は定数1を出力する第2の定数生成手段と、被演算数の
仮数部の絶対値が1/Nと等しいときは第1の定数生成
手段の出力を、等しくないときは前記記憶手段の出力を
選択して出力する選択手段と、第2の定数生成手段の出
力から被演算数の指数部を減算し結果を出力する演算手
段とを備え、前記選択手段の出力を仮数部とし、演算手
段の出力を指数部とする浮動小数点数を演算結果として
出力することを特徴とする。
The reciprocal arithmetic unit of the present invention is a reciprocal arithmetic unit for a normalized floating-point number whose base number is a power N of 2 and whose mantissa part m is 1 / N≤ | m | <1. A storage unit that stores a conversion table that outputs 1 / N of the reciprocal of the input value when the mantissa of the number is input, and a constant 1 / N when the mantissa of the operand is positive and a constant when the mantissa is negative. A first constant generating means for outputting −1 / N, and a second constant generating means for outputting a constant 2 when the absolute value of the mantissa part of the operand is equal to 1 / N, and a constant 1 otherwise. Means for selecting the output of the first constant generating means when the absolute value of the mantissa part of the operand is equal to 1 / N, and selecting and outputting the output of the storing means when the absolute values are not equal; And an arithmetic means for subtracting the exponent part of the operand from the output of the constant generating means and outputting the result. The output of the 4-option means the mantissa, and outputs a floating point number as the operation result to exponent output of the arithmetic unit.

【0012】さらに、本発明の逆数演算装置は、2のべ
き乗数Nを基数とし、仮数部mが1/N≦|m|<1で
ある正規化浮動小数点数の逆数演算装置において、被演
算数の仮数部を入力すると入力した値の逆数の1/Nと
等しいときは入力した値の逆数の1/N2 を、等しくな
いときは入力した値の逆数の1/Nを出力する変換表を
記憶する記憶手段と、被演算数の指数部を入力すると1
から入力した値を引いた値を出力する第1の演算手段
と、被演算数の指数部を入力すると2から入力した値を
引いた値を出力する第2の演算手段と、被演算数の仮数
部が1/Nと等しいときは第2の演算手段の出力を、等
しくないときは第1の演算手段の出力を選択して出力す
る選択手段とを備え、前記記憶手段の出力を仮数部と
し、前記選択手段の出力を指数部とする浮動小数点数を
演算結果として出力することを特徴とする。
Furthermore, the reciprocal arithmetic unit of the present invention is a reciprocal arithmetic unit for a normalized floating point number, in which the mantissa part m is 1 / N≤ | m | <1 as a base number and the mantissa m is 1 A conversion table that outputs 1 / N 2 of the reciprocal of the input value when it is equal to 1 / N of the reciprocal of the input value when the mantissa part of the number is input, and 1 / N 2 of the reciprocal of the input value when not equal 1 when the storage means for storing and the exponent part of the operand are input
The first arithmetic means for outputting a value obtained by subtracting the input value from the second arithmetic means, and the second arithmetic means for outputting a value obtained by subtracting the input value from 2 when the exponent part of the operand is input; And a selecting means for selecting and outputting the output of the second arithmetic means when the mantissa is equal to 1 / N, and the output of the first arithmetic means when the mantissa is not equal to the mantissa. And a floating point number whose output is the exponent part is output as a calculation result.

【0013】そして、本発明の逆数演算装置は、2のべ
き乗数Nを基数とし、仮数部mが1/N≦|m|<1で
ある正規化浮動小数点数の逆数演算装置において、被演
算数の仮数部を入力すると入力した値の絶対値が1/N
と等しいときは入力した値の逆数の1/N2 を、等しく
ないときは入力した値の逆数の1/Nを出力する変換表
を記憶する記憶手段と、被演算数の仮数部が1/Nと等
しいときは定数2を、等しくないときは定数1を出力す
る定数生成手段と、前記定数生成手段の出力から被演算
数の指数部を減算し結果を出力する演算手段とを備え、
前記記憶手段の出力を仮数部とし、演算手段の出力を指
数部とする浮動小数点数を演算結果として出力すること
を特徴とする。
The reciprocal arithmetic unit of the present invention is a reciprocal arithmetic unit for a normalized floating point number having a mantissa m as 1 / N≤ | m | <1 as a radix, and the operand to be operated is N. When you input the mantissa part of the number, the absolute value of the input value is 1 / N
Storage means for storing a conversion table for outputting 1 / N 2 of the reciprocal of the input value when they are equal to, and 1 / N of the reciprocal of the input value when not equal, and the mantissa part of the operand is 1 / N. A constant generating means for outputting a constant 2 when equal to N, and a constant 1 when not equal, and an arithmetic means for subtracting the exponent part of the operand from the output of the constant generating means and outputting the result,
It is characterized in that a floating point number whose output is the mantissa part and whose output is the exponent part is output as the operation result.

【0014】[0014]

【作用】仮数部がm(ただし、1/N≦|m|<1)、
指数部がnの2のべき乗数Nを基数とする正規化浮動小
数点数の逆数は、次のように表すことができる。
Operation: The mantissa is m (where 1 / N≤ | m | <1),
The reciprocal of a normalized floating point number whose exponent part is a power of N of 2 and whose base is N can be expressed as follows.

【0015】[0015]

【数2】 この式より被演算数の仮数部mの値に応じ、次の方法
で、正規化された逆数を求めることができる。 (1)1/N<|m|<1の場合、 逆数の仮数部は被演算数の仮数部mの逆数1/mに1/
Nを掛けることで算出する。逆数の指数部は被演算数の
指数部nを1から引くことで算出する。このようにして
求めた逆数の仮数部1/(mN)は、
[Equation 2] From this equation, the normalized reciprocal can be obtained by the following method according to the value of the mantissa part m of the operand. (1) When 1 / N <| m | <1, the mantissa part of the reciprocal is 1 / m to the reciprocal 1 / m of the mantissa part m of the operand.
It is calculated by multiplying by N. The exponent part of the reciprocal is calculated by subtracting the exponent part n of the operand from 1. The mantissa part 1 / (mN) of the reciprocal obtained in this way is

【0016】[0016]

【数3】 を満たすため、求めた逆数は正規化されたものとなる。 (2)|m|=1/Nの場合 逆数の仮数部は被演算数の仮数部mの逆数1/mに1/
2 を掛けることで算出する。逆数の指数部は被演算数
の指数部nを2から引くことで算出する。このようにし
て求めた逆数の仮数部1/(mN2 )は、
[Equation 3] In order to satisfy, the obtained reciprocal is a normalized one. (2) In the case of | m | = 1 / N, the mantissa part of the reciprocal is 1 / m to the reciprocal 1 / m of the mantissa part m of the operand.
It is calculated by multiplying by N 2 . The exponent part of the reciprocal is calculated by subtracting the exponent part n of the operand from 2. The mantissa part 1 / (mN 2 ) of the reciprocal thus obtained is

【0017】[0017]

【数4】 を満たすため、求めた逆数は正規化されたものとなる。[Equation 4] In order to satisfy, the obtained reciprocal is a normalized one.

【0018】上記(1)、(2)のいずれについても、
正規化された演算結果が直接得られ、演算後の正規化手
段を設ける必要がない。
Regarding both of the above (1) and (2),
The normalized calculation result is directly obtained, and it is not necessary to provide a normalizing means after the calculation.

【0019】[0019]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0020】図1は本発明の第1の実施例を示す説明図
である。
FIG. 1 is an explanatory view showing a first embodiment of the present invention.

【0021】変換表記憶部11には、あらかじめ被演算
数の仮数部mから1/(mN)への変換表を記憶させて
おき、入力仮数部信号線101から入力した被演算数の
仮数部の逆数の1/Nの値を仮数部信号線103に出力
する。減算部12は、入力指数部信号線102から入力
した被演算数の指数部nを1から引いた値を指数部信号
線104に出力する。入力仮数部信号線101および入
力指数部信号線102、はそれぞれ被演算数を入力する
入力信号線100から仮数部および指数部を分離したも
のである。定数生成部13は、入力仮数部信号線101
から入力した被演算数の仮数部が正のときは定数1/N
を、負のときは定数−1/Nの仮数部信号線105に出
力する。この定数1/Nおよび−1/Nは、それぞれm
=1/Nおよび−1/Nのときはの1/(mN2 )に対
応するものである。減算部14は、入力指数部信号線1
02から入力した被演算数の指数部nを2から引いた値
を指数部信号線106に出力する。浮動小数点数信号線
107は、仮数部信号線103および指数部信号線10
4を合わせたものである。浮動小数点数信号線108
は、仮数部信号線105および指数部信号線106を合
わせたものである。
The conversion table storage unit 11 stores in advance a conversion table for converting the mantissa part m of the operand to 1 / (mN), and the mantissa part of the operand input from the input mantissa signal line 101. The value of 1 / N of the reciprocal of is output to the mantissa signal line 103. The subtraction unit 12 outputs a value obtained by subtracting the exponent part n of the operand to be input from the input exponent part signal line 102 from 1, to the exponent part signal line 104. The input mantissa signal line 101 and the input exponent signal line 102 are obtained by separating the mantissa part and the exponent part from the input signal line 100 for inputting the operand. The constant generator 13 uses the input mantissa signal line 101.
If the mantissa part of the operand to be input from is positive, then a constant 1 / N
Is output to the mantissa signal line 105 having a constant −1 / N when it is negative. The constants 1 / N and -1 / N are respectively m
= When the 1 / N and -1 / N corresponds to 1 / (mN 2) of the. The subtraction unit 14 uses the input exponent signal line 1
A value obtained by subtracting the exponent part n of the operand to be input from 02 from 2 is output to the exponent part signal line 106. The floating point number signal line 107 includes a mantissa part signal line 103 and an exponent part signal line 10.
It is a combination of four. Floating point signal line 108
Is a combination of the mantissa part signal line 105 and the exponent part signal line 106.

【0022】演算結果選択部15は、入力仮数部信号線
101の仮数部mの絶対値が1/Nに等しいときは浮動
小数点数信号線108からの入力を、等しくないときは
浮動小数点数信号線107からの入力を選択してこの値
を出力信号線110に出力する。出力信号線110の値
は、入力信号線100に入力された被演算数の逆数の正
規化浮動小数点数である。
The operation result selection unit 15 inputs the floating point number signal line 108 when the absolute value of the mantissa part m of the input mantissa signal line 101 is equal to 1 / N, and the floating point number signal when it is not equal. The input from line 107 is selected and this value is output on output signal line 110. The value of the output signal line 110 is a normalized floating point number that is the reciprocal of the operand to be input to the input signal line 100.

【0023】図2は本発明の第2の実施例を示す説明図
である。
FIG. 2 is an explanatory view showing the second embodiment of the present invention.

【0024】変換表記憶部21には、あらかじめ被演算
数の仮数部mから1/(mN)への変換表を記憶させて
おき、入力仮数部信号線201から入力した被演算数の
仮数部の逆数の1/Nの値を仮数部信号線204に出力
する。定数生成部22は、入力仮数部信号線201から
入力した被演算数の仮数部が正のときは定数1/Nを、
負のときは定数−1/Nの仮数部信号線205に出力す
る。この定数1/Nおよび−1/Nは、それぞれm=1
/Nおよび−1/Nのときの1/(mN2 )に対応する
ものである。仮数部選択部24は、入力仮数部信号線2
01の仮数部mの絶対値が1/Nと等しいときは仮数部
信号線205からの入力を、等しくないときは仮数部信
号線204からの入力を選択してこの値を仮数部信号線
207に出力する。
The conversion table storage unit 21 stores in advance a conversion table for converting the mantissa part m of the operand to 1 / (mN), and the mantissa part of the operand to be input from the input mantissa signal line 201. The value of 1 / N of the reciprocal of is output to the mantissa signal line 204. The constant generator 22 calculates the constant 1 / N when the mantissa of the operand to be input from the input mantissa signal line 201 is positive,
When it is negative, it is output to the mantissa signal line 205 having a constant −1 / N. The constants 1 / N and -1 / N are respectively m = 1.
It corresponds to 1 / (mN 2 ) for / N and -1 / N. The mantissa part selection unit 24 uses the input mantissa signal line 2
When the absolute value of the mantissa part m of 01 is equal to 1 / N, the input from the mantissa signal line 205 is selected, and when the absolute value is not equal, the input from the mantissa signal line 204 is selected and this value is set to the mantissa signal line 207. Output to.

【0025】定数生成部23は、入力仮数部信号線20
1の仮数部mの絶対値が1/Nと等しいときは定数2
を、等しくないときは定数1を定数信号線206に出力
する。減算部25は、定数信号線206から入力される
値から、入力指令部信号線202から入力される値を引
き、その演算結果を指数部信号線208に出力する。
The constant generating section 23 is provided with the input mantissa signal line 20.
Constant 2 when the absolute value of the mantissa part m of 1 is equal to 1 / N
When they are not equal, the constant 1 is output to the constant signal line 206. The subtraction unit 25 subtracts the value input from the input command unit signal line 202 from the value input from the constant signal line 206, and outputs the calculation result to the exponent signal line 208.

【0026】入力仮数部信号線201および入力指数部
信号線202は、それぞれ被演算数を入力する入力信号
線200から仮数部および指数部を分離したものであ
る。出力信号線209は、仮数部信号線207および指
数部信号線208を合わせたものであり、入力信号線2
00に入力された被演算数の逆数を正規化浮動小数点数
で出力する。
The input mantissa signal line 201 and the input exponent signal line 202 are obtained by separating the mantissa part and exponent part from the input signal line 200 for inputting the operand. The output signal line 209 is a combination of the mantissa part signal line 207 and the exponent part signal line 208.
The reciprocal of the operand input to 00 is output as a normalized floating point number.

【0027】図3は本発明の第3の実施例を示す説明図
である。
FIG. 3 is an explanatory diagram showing a third embodiment of the present invention.

【0028】変換表記憶部30には、あらかじめ被演算
数の仮数部mを入力すると、仮数部mの絶対値が1/N
と等しいときはmの逆数の1/N2 を、等しくないとき
はmの逆数の1/Nを出力する変換表を記憶させてお
き、入力仮数部信号線301から入力した被演算数の仮
数部に対応する値を仮数部信号線303に出力する。
When the mantissa part m of the operand is input to the conversion table storage unit 30 in advance, the absolute value of the mantissa part m becomes 1 / N.
A conversion table that outputs 1 / N 2 of the reciprocal of m when it is not equal, and 1 / N of the reciprocal of m when not equal, and stores the mantissa of the operand to be input from the input mantissa signal line 301. The value corresponding to the copy is output to the mantissa signal line 303.

【0029】減算部32は、入力指数部信号線302か
ら入力した被演算数の指数部nを1から引いた値を指数
部信号線305に出力する。減算部33は、入力指数部
信号線302から入力した被演算数の指数部nを2から
引いた値を指数部信号線306に出力する。入力仮数部
信号線301および入力指数部信号線302は、それぞ
れ被演算数を入力する入力信号線300から仮数部およ
び指数部を分離したものである。指数部選択部34は、
入力仮数部信号線301の仮数部mの絶対値が1/Nと
等しいときは指数部信号線306からの入力を、等しく
ないときは指数部信号線305からの入力を選択してこ
の値を指数部信号線307に出力する。出力信号線30
8は、仮数部信号線303および指数部信号線307を
合わせたものであり、入力信号線300に入力された被
演算数の逆数を正規化浮動小数点数で出力する。
The subtractor 32 outputs a value obtained by subtracting the exponent part n of the operand to be input from the input exponent part signal line 302 from 1, to the exponent part signal line 305. The subtractor 33 outputs a value obtained by subtracting the exponent part n of the operand to be input from the input exponent part signal line 302 from 2, to the exponent part signal line 306. The input mantissa part signal line 301 and the input exponent part signal line 302 are obtained by separating the mantissa part and exponent part from the input signal line 300 for inputting the operand. The exponent part selection unit 34
When the absolute value of the mantissa part m of the input mantissa signal line 301 is equal to 1 / N, the input from the exponent part signal line 306 is selected, and when it is not equal, the input from the exponent part signal line 305 is selected and this value is selected. Output to the exponent part signal line 307. Output signal line 30
Reference numeral 8 is a combination of the mantissa part signal line 303 and the exponent part signal line 307, and outputs the reciprocal of the operand to be input to the input signal line 300 as a normalized floating point number.

【0030】図4は本発明の第4の実施例を示す説明図
である。
FIG. 4 is an explanatory view showing the fourth embodiment of the present invention.

【0031】変換表記憶部40には、あらかじめ被演算
数の仮数部mを入力すると、仮数部mの絶対値が1/N
と等しいときはmの逆数の1/N2 を、等しくないとき
はmの逆数の1/Nを出力する変換表を記憶させてお
き、入力仮数部信号線401から入力した被演算数の仮
数部に対応する値を、仮数部信号線403に出力する。
定数生成部41は、入力仮数部信号線401の仮数部m
の絶対値が1/Nと等しいときは定数2を、等しくない
ときは定数1を定数信号線404に出力する。減算部4
2は、定数信号線404から入力される値から、入力指
令部信号線402から入力される値を引き、その演算結
果を指数部信号線405に出力する。
When the mantissa part m of the operand is input to the conversion table storage unit 40 in advance, the absolute value of the mantissa part m becomes 1 / N.
A conversion table that outputs 1 / N 2 of the reciprocal of m when it is not equal, and 1 / N of the reciprocal of m when it is not equal, and stores the mantissa of the operand to be input from the input mantissa signal line 401. The value corresponding to the copy is output to the mantissa signal line 403.
The constant generator 41 calculates the mantissa part m of the input mantissa signal line 401.
When the absolute value of is equal to 1 / N, the constant 2 is output to the constant signal line 404. Subtraction unit 4
2 subtracts the value input from the input command section signal line 402 from the value input from the constant signal line 404, and outputs the calculation result to the exponent section signal line 405.

【0032】入力仮数部信号線401および入力指数部
信号線402は、それぞれ被演算数を入力する入力信号
線400から仮数部および指数部を分離したものであ
る。出力信号線406は、仮数部信号線403および指
数部信号線405を合わせたものであり、入力信号線4
00に入力された被演算数の逆数を正規化浮動小数点数
で出力する。
The input mantissa part signal line 401 and the input exponent part signal line 402 are obtained by separating the mantissa part and exponent part from the input signal line 400 for inputting the operand. The output signal line 406 is a combination of the mantissa part signal line 403 and the exponent part signal line 405.
The reciprocal of the operand input to 00 is output as a normalized floating point number.

【0033】[0033]

【発明の効果】以上説明したように本発明は、正規化さ
れた演算結果が直接得られ、演算後の正規化手段を設け
る必要がないため、回路構成が簡潔で演算に関する信号
の伝播遅延時間を小さくでき、演算速度を高速にするこ
とができるという効果を有する。
As described above, according to the present invention, since the normalized operation result is directly obtained and it is not necessary to provide the normalizing means after the operation, the circuit configuration is simple and the signal propagation delay time related to the operation is reduced. It is possible to reduce the calculation speed and increase the calculation speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す説明図である。FIG. 1 is an explanatory diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す説明図である。FIG. 2 is an explanatory diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す説明図である。FIG. 3 is an explanatory diagram showing a third embodiment of the present invention.

【図4】本発明の第4の実施例を示す説明図である。FIG. 4 is an explanatory diagram showing a fourth embodiment of the present invention.

【図5】逆数演算装置の従来例を示す説明図である。FIG. 5 is an explanatory diagram showing a conventional example of a reciprocal arithmetic unit.

【符号の説明】[Explanation of symbols]

11 変換表記憶部 12 減算部 13 定数生成部 14 減算部 15 演算結果選択部 100 入力信号線 101 入力仮数部信号線 102 入力指数部信号線 103 仮数部信号線 104 指数部信号線 105 仮数部信号線 106 指数部信号線 107 浮動小数点信号線 108 浮動小数点信号線 110 出力信号線 21 変換表記憶部 22 定数生成部 23 定数生成部 24 仮数部選択部 25 減算部 200 入力信号線 201 入力仮数部信号線 202 入力指数部信号線 204 仮数部信号線 205 仮数部信号線 206 定数信号線 207 仮数部信号線 208 指数部信号線 209 出力信号線 30 変換表記憶部 32 減算部 33 減算部 34 指数部選択部 300 入力信号線 301 入力仮数部信号線 302 入力指数部信号線 303 仮数部信号線 305 指数部信号線 306 指数部信号線 307 指数部信号線 308 出力信号線 40 変換表記憶部 41 定数生成部 42 減算部 400 入力信号線 401 入力仮数部信号線 402 入力指数部信号線 403 仮数部信号線 404 定数信号線 405 指数部信号線 406 出力信号線 11 conversion table storage unit 12 subtraction unit 13 constant generation unit 14 subtraction unit 15 calculation result selection unit 100 input signal line 101 input mantissa signal line 102 input exponent signal line 103 mantissa signal line 104 exponent signal line 105 mantissa signal Line 106 Exponent signal line 107 Floating-point signal line 108 Floating-point signal line 110 Output signal line 21 Conversion table storage unit 22 Constant generation unit 23 Constant generation unit 24 Mantissa selection unit 25 Subtraction unit 200 Input signal line 201 Input mantissa signal Line 202 Input exponent signal line 204 Mantissa signal line 205 Mantissa signal line 206 Constant signal line 207 Mantissa signal line 208 Exponent signal line 209 Output signal line 30 Conversion table storage unit 32 Subtraction unit 33 Subtraction unit 34 Exponent selection Part 300 Input signal line 301 Input mantissa signal line 302 Input exponent part Signal line 303 Mantissa part Signal line 305 Exponent part signal line 306 Exponent part signal line 307 Exponent part signal line 308 Output signal line 40 Conversion table storage part 41 Constant generation part 42 Subtraction part 400 Input signal line 401 Input significand part signal line 402 Input exponent part signal line 403 Mantissa signal line 404 Constant signal line 405 Exponent signal line 406 Output signal line

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 2のべき乗数Nを基数とし、仮数部mが
1/N≦|m|<1である正規化浮動小数点数の逆数演
算装置において、 被演算数の仮数部を入力すると入力した値の逆数の1/
Nを出力する変換表を記憶する記憶手段と、 被演算数の指数部を入力すると1から入力した値を引い
た値を出力する第1の演算手段と、 被演算数の仮数部が正のときは定数1/Nを、負のとき
は定数−1/Nを出力する定数生成手段と、 被演算数の指数部を入力すると2から入力した値を引い
た値を出力する第2の演算手段と、 前記定数生成手段の出力を仮数部とし、第2の演算手段
の出力を指数部とする浮動小数点数を第1の入力とし
て、前記記憶手段の出力を仮数部とし、第1の演算手段
の出力を指数部とする浮動小数点数を第2の入力として
入力し、被演算数の仮数部の絶対値が1/Nと等しいと
きは第1の入力を、等しくないときは第2の入力を選択
して演算結果として出力する選択手段とを備えることを
特徴とする逆数演算装置。
1. A reciprocal arithmetic unit for a normalized floating-point number in which a mantissa part m is 1 / N ≦ | m | <1 with a power of 2 as a radix, and is input when a mantissa part of an operand is input. 1 / the reciprocal of the value
Storage means for storing a conversion table for outputting N; first arithmetic means for outputting a value obtained by subtracting the input value from 1 when the exponent part of the operand is input; and the mantissa part of the operand is positive. A constant generating unit that outputs a constant 1 / N when the value is negative, and a constant -1 / N when the value is negative, and a second operation that outputs a value obtained by subtracting the input value from 2 when the exponent part of the operand is input. Means, and the output of the constant generating means as the mantissa part, the output of the second calculating means as the exponent part as a first input, the output of the storage means as the mantissa part, and the first operation A floating-point number whose exponent is the output of the means is input as the second input, and the first input is input when the absolute value of the mantissa part of the operand is equal to 1 / N, and the second input when not equal. A reciprocal arithmetic unit, comprising: selecting means for selecting an input and outputting as an arithmetic result. .
【請求項2】 2のべき乗数Nを基数とし、仮数部mが
1/N≦|m|<1である正規化浮動小数点数の逆数演
算装置において、 被演算数の仮数部を入力すると入力した値の逆数の1/
Nを出力する変換表を記憶する記憶手段と、 被演算数の仮数部が正のときは定数1/Nを、負のとき
は定数−1/Nを出力する第1の定数生成手段と、 被演算数の仮数部の絶対値が1/Nと等しいときは定数
2を、等しくないときは定数1を出力する第2の定数生
成手段と、 被演算数の仮数部の絶対値が1/Nと等しいときは第1
の定数生成手段の出力を、等しくないときは前記記憶手
段の出力を選択して出力する選択手段と、 第2の定数生成手段の出力から被演算数の指数部を減算
し結果を出力する演算手段とを備え、 前記選択手段の出力を仮数部とし、演算手段の出力を指
数部とする浮動小数点数を演算結果として出力すること
を特徴とする逆数演算装置。
2. A reciprocal arithmetic unit for a normalized floating-point number in which a mantissa m is 1 / N ≦ | m | <1 and a mantissa of a operand is input when the mantissa of the operand is input. 1 / the reciprocal of the value
Storage means for storing a conversion table for outputting N; and a first constant generation means for outputting a constant 1 / N when the mantissa of the operand is positive and a constant -1 / N when the mantissa is negative. Second constant generating means for outputting a constant 2 when the absolute value of the mantissa part of the operand is equal to 1 / N, and a constant 1 when the absolute value of the mantissa part of the operand is not equal to 1 / N. First when equal to N
Selection means for selecting and outputting the output of the storage means when the outputs of the constant generating means are not equal, and an operation for subtracting the exponent part of the operand from the output of the second constant generating means and outputting the result. Means for outputting a floating-point number whose output is the mantissa part and whose output is the exponent part, as an operation result.
【請求項3】 2のべき乗数Nを基数とし、仮数部mが
1/N≦|m|<1である正規化浮動小数点数の逆数演
算装置において、 被演算数の仮数部を入力すると入力した値の逆数の1/
Nと等しいときは入力した値の逆数の1/N2 を、等し
くないときは入力した値の逆数の1/Nを出力する変換
表を記憶する記憶手段と、 被演算数の指数部を入力すると1から入力した値を引い
た値を出力する第1の演算手段と、 被演算数の指数部を入力すると2から入力した値を引い
た値を出力する第2の演算手段と、 被演算数の仮数部が1/Nと等しいときは第2の演算手
段の出力を、等しくないときは第1の演算手段の出力を
選択して出力する選択手段とを備え、 前記記憶手段の出力を仮数部とし、前記選択手段の出力
を指数部とする浮動小数点数を演算結果として出力する
ことを特徴とする逆数演算装置。
3. A reciprocal arithmetic unit for a normalized floating-point number, wherein a mantissa m is 1 / N ≦ | m | <1, and a mantissa of the operand is input when the mantissa of the operand is input. 1 / the reciprocal of the value
A storage means for storing a conversion table that outputs 1 / N 2 of the reciprocal of the input value when it is equal to N, and 1 / N 2 of the reciprocal of the input value when not equal, and an exponent part of the operand. Then, a first arithmetic means for outputting a value obtained by subtracting the input value from 1 and a second arithmetic means for outputting a value obtained by subtracting the input value from 2 when the exponent part of the operand is input, The output of the second arithmetic means when the mantissa part of the number is equal to 1 / N, and the selector means for selecting and outputting the output of the first arithmetic means when they are not equal, A reciprocal arithmetic unit, which outputs a floating point number having a mantissa part and an output of the selecting means being an exponent part as an arithmetic result.
【請求項4】 2のべき乗数Nを基数とし、仮数部mが
1/N≦|m|<1である正規化浮動小数点数の逆数演
算装置において、 被演算数の仮数部を入力すると入力した値の絶対値が1
/Nと等しいときは入力した値の逆数の1/N2 を、等
しくないときは入力した値の逆数の1/Nを出力する変
換表を記憶する記憶手段と、 被演算数の仮数部が1/Nと等しいときは定数2を、等
しくないときは定数1を出力する定数生成手段と、 前記定数生成手段の出力から被演算数の指数部を減算し
結果を出力する演算手段とを備え、 前記記憶手段の出力を仮数部とし、演算手段の出力を指
数部とする浮動小数点数を演算結果として出力すること
を特徴とする逆数演算装置。
4. A reciprocal arithmetic unit for a normalized floating-point number, wherein a mantissa m is 1 / N ≦ | m | <1 and a mantissa of the operand is input when the mantissa of the operand is input. The absolute value of the specified value is 1
/ N equals 1 / N 2 of the reciprocal of the input value when not equal, and 1 / N of the reciprocal of the input value when not equal, and a storage means for storing a conversion table and a mantissa of the operand. A constant generating means for outputting a constant 2 when equal to 1 / N and a constant 1 when not equal, and an operating means for subtracting the exponent part of the operand from the output of the constant generating means and outputting the result. A reciprocal arithmetic unit which outputs a floating point number having an output of the storage unit as a mantissa and an output of the arithmetic unit as an exponent as an arithmetic result.
JP25656091A 1991-10-03 1991-10-03 Reciprocal arithmetic unit Expired - Lifetime JP2797773B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25656091A JP2797773B2 (en) 1991-10-03 1991-10-03 Reciprocal arithmetic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25656091A JP2797773B2 (en) 1991-10-03 1991-10-03 Reciprocal arithmetic unit

Publications (2)

Publication Number Publication Date
JPH05100826A true JPH05100826A (en) 1993-04-23
JP2797773B2 JP2797773B2 (en) 1998-09-17

Family

ID=17294340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25656091A Expired - Lifetime JP2797773B2 (en) 1991-10-03 1991-10-03 Reciprocal arithmetic unit

Country Status (1)

Country Link
JP (1) JP2797773B2 (en)

Also Published As

Publication number Publication date
JP2797773B2 (en) 1998-09-17

Similar Documents

Publication Publication Date Title
CN105468331B (en) Independent floating point conversion unit
US5434809A (en) Method and apparatus for performing floating point arithmetic operation and rounding the result thereof
JPS59149539A (en) Fixed-to-floating point converting device
EP0472139A2 (en) A floating-point processor
JP4274633B2 (en) Power arithmetic unit
US5282156A (en) Leading one anticipator and floating point addition/subtraction apparatus employing same
JPH04332036A (en) Floating decimal point multiplier and its multiplying system
JPH07234778A (en) Arithmetic circuit
JP2511527B2 (en) Floating point arithmetic unit
JPH05100826A (en) Reciprocal arithmetic unit
JP2699658B2 (en) Square root arithmetic unit
JP3517162B2 (en) Division and square root arithmetic unit
JP2537876B2 (en) Rounding circuit
JP2901463B2 (en) Addition device
JP2518532B2 (en) Subtractor shift type divider
JPS59140560A (en) Floating point multiplier
JPH0527949A (en) Exponential part arithmetic circuit for floating point multiplication
JPH0667852A (en) Divider
JPS59136849A (en) Dividing device
JPH0644048A (en) Floating point arithmetic unit and method
JP2005031847A (en) Method, program, and device for integer arithmetic operation
JPH01232430A (en) Arithmetic circuit
JPH07200259A (en) Arithmetic processing method and arithmetic processor
JPS6175431A (en) Arithmetic device
JPS6126135A (en) Conversion circuit of floating point data