JPH0510032B2 - - Google Patents

Info

Publication number
JPH0510032B2
JPH0510032B2 JP60229143A JP22914385A JPH0510032B2 JP H0510032 B2 JPH0510032 B2 JP H0510032B2 JP 60229143 A JP60229143 A JP 60229143A JP 22914385 A JP22914385 A JP 22914385A JP H0510032 B2 JPH0510032 B2 JP H0510032B2
Authority
JP
Japan
Prior art keywords
value
motor
composite value
rotation
integer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60229143A
Other languages
Japanese (ja)
Other versions
JPS6289487A (en
Inventor
Makoto Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60229143A priority Critical patent/JPS6289487A/en
Priority to US06/917,498 priority patent/US4821168A/en
Priority to EP86308010A priority patent/EP0219355B1/en
Priority to DE8686308010T priority patent/DE3687395T2/en
Priority to KR1019860008636A priority patent/KR900005685B1/en
Publication of JPS6289487A publication Critical patent/JPS6289487A/en
Publication of JPH0510032B2 publication Critical patent/JPH0510032B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/0077Characterised by the use of a particular software algorithm

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、モータの速度制御装置に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a motor speed control device.

従来の技術 モータの回転速度を速度検出器により検出し
て、その検出信号によつてモータへの供給電力を
制御するモータの速度制御装置は、ビデオテープ
レコーダのキヤプスタンモータやシリンダモータ
等に広く利用されている(たとえば、本出願人が
提案した特願昭56−142724号を参照)。しかしな
がら、このような速度制御装置では、従来から利
用されている比例・積分・微分制御を行つている
だけであり、負荷トルク変動による回転速度の変
動を十分に抑制することができなかつた。以下、
これについて図面を参照して説明する。
2. Description of the Related Art A motor speed control device that detects the rotational speed of a motor using a speed detector and controls the power supplied to the motor based on the detected signal is used in capstan motors, cylinder motors, etc. of video tape recorders. It is widely used (see, for example, Japanese Patent Application No. 142,724/1989 proposed by the present applicant). However, such speed control devices only perform proportional, integral, and differential control that has been used in the past, and have not been able to sufficiently suppress fluctuations in rotational speed due to fluctuations in load torque. below,
This will be explained with reference to the drawings.

従来のモータの速度制御装置の構成を第8図に
示す。直流モータ1に直結された回転センサ2は
モータ1の回転に伴つて交流信号を発生する。速
度検出器3は回転センサ2の交流信号の周期に応
じた直流的な電圧を作り出し、比例補償器9に入
力している。比例補償器9により所定倍の増幅を
された信号は電力増幅器8に入力される。電力増
幅器8は入力信号を電力増幅してモータの供給電
力とし、モータ1の発生トルクを増減して負荷1
0の回転速度を制御する。
The configuration of a conventional motor speed control device is shown in FIG. A rotation sensor 2 directly connected to the DC motor 1 generates an AC signal as the motor 1 rotates. The speed detector 3 generates a DC-like voltage according to the period of the AC signal from the rotation sensor 2, and inputs it to the proportional compensator 9. The signal amplified by a predetermined factor by the proportional compensator 9 is input to the power amplifier 8 . The power amplifier 8 amplifies the power of the input signal to supply power to the motor, increases or decreases the torque generated by the motor 1, and applies the power to the load 1.
Controls the rotation speed of 0.

発明が解決しようとする問題点 この従来の速度制御装置の制御ブロツク線図を
第9図に示す。第9図において、モータ1の発生
トルクTmから負荷トルクTIを引いた値(Tm−
TI)が正味の駆動トルクとなり(加算点41)、モ
ータ1と負荷10の合成の慣性モーメントJmを
回転駆動する。駆動トルクは慣性モーメントJm
により積分され(ブロツク42)、モータ1の回転
速度ωmに変換される。なお、ブロツク42内のs
はラプラス演算子である。回転速度ωmは回転セ
ンサ2と速度検出器3によりKv倍されて検出さ
れた後に(ブロツク43)、基準信号Srefと比較さ
れ(加算点44)、等価的な速度誤差eが得られる。
速度誤差eは比例補償器9によりR倍に増幅され
(ブロツク45)、さらに、電力増幅器8によりBa
倍の電流に変換されて(ブロツク46)、モータ1
に供給される。モータ1は、電力増幅器8の供給
電流のトルク定数kt倍のトルクTmを発生する
(ブロツク47)。
Problems to be Solved by the Invention A control block diagram of this conventional speed control device is shown in FIG. In Fig. 9, the value obtained by subtracting the load torque TI from the generated torque Tm of the motor 1 (Tm -
TI) becomes the net driving torque (addition point 41), which rotationally drives the combined moment of inertia Jm of the motor 1 and the load 10. The driving torque is the moment of inertia Jm
(block 42) and converted into the rotational speed ωm of the motor 1. In addition, s in block 42
is the Laplace operator. After the rotational speed ωm is multiplied by Kv and detected by the rotation sensor 2 and the speed detector 3 (block 43), it is compared with the reference signal Sref (addition point 44) to obtain an equivalent speed error e.
The speed error e is amplified by a factor of R by the proportional compensator 9 (block 45), and is further amplified by the power amplifier 8
The current is doubled (block 46) and motor 1
supplied to The motor 1 generates a torque Tm that is a torque constant kt times the current supplied to the power amplifier 8 (block 47).

負荷トルクTIから回転速度ωmへの伝達関数
は、 G(s)=ωm/TI =−1/(Jm s)/1+(KvRBaKt)/(Jm s
)……(1) となる。周波数伝達関数G(jω)のボート・ゲイ
ン線図を第10図に示す。折点周波数fc以下の制
御範囲内において、 G(jω)≒−1/(KvRaBaKt) ……(2) と近似できる。
The transfer function from load torque TI to rotational speed ωm is: G(s) = ωm/TI = -1/(Jm s)/1+(KvRBaKt)/(Jm s
)...(1) becomes. A boat-gain diagram of the frequency transfer function G(jω) is shown in FIG. Within the control range below the corner frequency fc, it can be approximated as G(jω)≈−1/(KvRaBaKt) (2).

(2)式より、比例補償器9の利得Rを大きくすれ
ば、負荷トルクTIの変動によるモータ1の回転
速度ωmの変動を小さくなることがわかる。しか
しながら、実際上は、回転センサ2と速度検出器
3の速度検出動作が時間遅れを有しているため
に、比例補償器9の利得Rを大きくしすぎると制
御系が不安定になつてしまう。すなわち、比例補
償器9の利得Rには限界がある。その結果、負荷
10の生じるトルク変動によつてモータ1の回転
速度は大きく変動していた。
From equation (2), it can be seen that if the gain R of the proportional compensator 9 is increased, the fluctuation in the rotational speed ωm of the motor 1 due to the fluctuation in the load torque TI is reduced. However, in practice, since there is a time delay in the speed detection operations of the rotation sensor 2 and the speed detector 3, if the gain R of the proportional compensator 9 is made too large, the control system becomes unstable. . That is, there is a limit to the gain R of the proportional compensator 9. As a result, the rotational speed of the motor 1 fluctuated greatly due to torque fluctuations caused by the load 10.

本発明は、このような点を考慮して、負荷トル
クの変動によるモータの回転速度の変動を大幅に
低減するように工夫したものである。
In consideration of these points, the present invention has been devised to significantly reduce fluctuations in the rotational speed of the motor due to fluctuations in load torque.

問題点を解決するための手段 本発明では、モータの回転速度に応じた周期の
交流信号を生じる回転センサと、前記回転センサ
の交流信号により前記モータの1回転当たり複数
回の検出を行う速度検出手段と、前記速度検出手
段の検出信号にもとづき演算・記憶して制御信号
を作り出す補償手段と、前記補償手段の制御信号
に応じた電力を前記モータに供給する電力増幅手
段とを具備し、前記補償手段は、前記速度検出手
段の検出信号に応動した回転誤差を得る回転誤差
検出手段と、順序づけられたNxL個(ここに、
Nxは2以上の整数で、Lは4以上の整数)のデ
イジタル値M[0]からM[NxL−1]を格納す
るメモリ手段と、前記メモリ手段のL間隔ずつ離
れたNx個のデイジタル値を使つて合成計算され
る合成値を実質的に算出する合成値算出手段と、
前記合成値算出手段の合成値と前記回転誤差検出
手段の回転誤差を演算合成した値に対応した更新
値によつて前記メモリ手段のデイジタル値を実質
的に順番に更新保存する更新保存手段と、前記合
成値算出手段の合成値と前記回転誤差検出手段の
回転誤差を演算合成して前記制御信号を作り出す
制御信号作成手段とを有するように構成すること
によつて、上記の問題点を解決したものである。
Means for Solving the Problems The present invention includes a rotation sensor that generates an AC signal with a period corresponding to the rotation speed of a motor, and a speed detection that performs detection multiple times per rotation of the motor based on the AC signal of the rotation sensor. means, compensating means for calculating and storing a control signal based on the detection signal of the speed detecting means, and power amplifying means for supplying electric power to the motor according to the control signal of the compensating means, The compensation means includes a rotation error detection means for obtaining a rotation error in response to the detection signal of the speed detection means, and an ordered number of NxL (herein,
a memory means for storing digital values M[0] to M[NxL-1] (Nx is an integer of 2 or more, and L is an integer of 4 or more); and Nx digital values spaced apart by L intervals in the memory means. a composite value calculation means for substantially calculating a composite value calculated using the
update storage means for substantially sequentially updating and storing digital values in the memory means with update values corresponding to a value obtained by calculating and combining the composite value of the composite value calculation means and the rotation error of the rotation error detection means; The above-mentioned problem is solved by comprising a control signal generating means for calculating and combining the composite value of the composite value calculating means and the rotation error of the rotation error detecting means to generate the control signal. It is something.

作 用 本発明では上記の構成にすることによつて、負
荷トルクの変動から回転速度の変動への周波数伝
達関数が特定の周波数において0もしくは極めて
小さくなると共に、その他の周波数においても従
来の特性とほぼ同じ程度になることがわかつた。
すなわち、負荷トルクの特定の周波数の変動の影
響が大幅に低減され、かつ、その他の周波数の変
動に対して従来並の抑制効果を得ることができ
た。その結果、回転速度変動の合成値は大幅に低
減し、高性能のモータの速度制御装置が実現でき
た。
Effects In the present invention, by having the above configuration, the frequency transfer function from fluctuations in load torque to fluctuations in rotational speed becomes 0 or extremely small at a specific frequency, and also at other frequencies, it has the same characteristics as the conventional one. It turned out that it was about the same amount.
That is, the influence of fluctuations in a specific frequency of load torque was significantly reduced, and the effect of suppressing fluctuations in other frequencies as well as that of the conventional technology could be obtained. As a result, the composite value of rotational speed fluctuations was significantly reduced, and a high-performance motor speed control device was realized.

実施例 第2図に本発明の実施例を表す構成図を示す。
第2図において、直流モータ1は回転センサ2と
負荷10を直接回転駆動する。回転センサ2はモ
ータ1の回転に伴つて1回転当たりZq回(Zqは
4以上の整数であり、ビデオテープレコーダのキ
ヤプスタンモータでは、通常、Zq=100)の交流
信号aを発生する。回転センサ2の交流信号aは
速度検出器3に入力され、交流信号aの周期に応
じたデイジタル信号bを得ている。
Embodiment FIG. 2 shows a configuration diagram representing an embodiment of the present invention.
In FIG. 2, a DC motor 1 directly drives a rotation sensor 2 and a load 10 to rotate. As the motor 1 rotates, the rotation sensor 2 generates an alternating current signal a Zq times per rotation (Zq is an integer of 4 or more; in a capstan motor of a video tape recorder, usually Zq=100). The alternating current signal a of the rotation sensor 2 is input to the speed detector 3, and a digital signal b corresponding to the period of the alternating current signal a is obtained.

速度検出器3の具体的な構成例を第3図に示
す。交流信号aは波形整形回路31によつて波形
整形され、整形信号gを得ている。整形信号gは
アンド回路33とフリツプフロツプ35に入力さ
れている。アンド回路33の入力側には、さら
に、発振回路32のクロツクパルスpとカウンタ
34のオーバフロー出力信号wも入力されてい
る。発振回路32は水晶発振器と分周器等によつ
て構成され、整形信号gの周波数よりもかなり高
周波のクロツクパルスp(500kHz程度)を発生し
ている。カウンタ34は、アンド回路33の出力
パルスhの到来毎にその内容をカウントアツプす
る12ビツトのアツプカウンタになつている。ま
た、オーバフロー出力信号wはカウンタ34のカ
ウント内容が所定値以下の時には“H”であり、
カウンタ34のカウント内容が所定値以上になる
とwは“L”に変化する(ここに、“H”は高電
位状態を表し、“L”は低電位状態を表してい
る)。データ入力型フリツプフロツプ35は、整
形信号gの立ち下がりエツジをトリガ信号として
データ入力端子に入力された“H”を取り込み、
その出力Qを“H”にする(q=“H”)。また、
補償器4からのリセツト信号rが“H”になる
と、カウンタ34とフリツプフロツプ35の内部
状態がリセツトされる(b=
“LLLLLLLLLLLL”,w=“H”,q=“L”)。
A specific example of the configuration of the speed detector 3 is shown in FIG. The AC signal a is waveform-shaped by a waveform shaping circuit 31 to obtain a shaped signal g. The shaping signal g is input to an AND circuit 33 and a flip-flop 35. The clock pulse p of the oscillation circuit 32 and the overflow output signal w of the counter 34 are also input to the input side of the AND circuit 33. The oscillation circuit 32 is composed of a crystal oscillator, a frequency divider, etc., and generates a clock pulse p (approximately 500 kHz) which has a considerably higher frequency than the frequency of the shaped signal g. The counter 34 is a 12-bit up counter that counts up its contents every time the output pulse h of the AND circuit 33 arrives. Further, the overflow output signal w is "H" when the count content of the counter 34 is below a predetermined value,
When the count of the counter 34 exceeds a predetermined value, w changes to "L" (here, "H" represents a high potential state, and "L" represents a low potential state). The data input type flip-flop 35 takes in the "H" input to the data input terminal using the falling edge of the shaping signal g as a trigger signal.
The output Q is set to "H"(q="H"). Also,
When the reset signal r from the compensator 4 becomes "H", the internal states of the counter 34 and flip-flop 35 are reset (b=
“LLLLLLLLLLLL”, w = “H”, q = “L”).

次に、第3図の速度検出器3の動作について説
明する。いま、カウンタ34とフリツプフロツプ
35がリセツト信号rによつてリセツトされてい
るものとする。波形整形回路31の出力信号gが
“L”から“H”に変わると、アンド回路33の
出力信号hとして発振回路32のクロツクパルス
pが出力される。カウンタ34は出力信号hをカ
ウントし、その内部状態を変化させていく。波形
整形回路31の出力信号gが“H”から“L”に
変わると、アンド回路33の出力信号hは“L”
になり、カウンタ34はその内部状態を保持す
る。また、フリツプフロツプ35は信号gの立ち
下がりエツジによつてデータ“H”を取り込み、
その出力信号qを“L”から“H”に変化させ
る。カウンタ34のデイジタル信号bは、回転セ
ンサ2の交流信号aの(半)周期長に比例した値
であり、モータ1の回転速度に反比例している。
後述の補償器4は、フリツプフロツプ35の出力
信号qを見て、qが“H”になるとカウンタ34
のデイジタル信号bを入力し、その後にリセツト
信号rを所定の短時間の間“H”にして、カウン
タ34とフリツプフロツプ35を初期状態にリセ
ツトし、次の速度検出動作に備えている。なお、
モータ1の回転速度が遅過ぎるときには、波形整
形回路31の出力信号gの周期が長いためにカウ
ンタ34の内部状態が所定値以上になり、オーバ
フロー出力信号wが“H”から“L”に変わり、
アンド回路33の出力信号hが“L”になり、カ
ウンタ34が所定の大きな値を保持することもあ
る。
Next, the operation of the speed detector 3 shown in FIG. 3 will be explained. Assume that the counter 34 and flip-flop 35 have been reset by the reset signal r. When the output signal g of the waveform shaping circuit 31 changes from "L" to "H", the clock pulse p of the oscillation circuit 32 is outputted as the output signal h of the AND circuit 33. The counter 34 counts the output signal h and changes its internal state. When the output signal g of the waveform shaping circuit 31 changes from "H" to "L", the output signal h of the AND circuit 33 changes to "L".
, and the counter 34 holds its internal state. Furthermore, the flip-flop 35 takes in data "H" at the falling edge of the signal g.
The output signal q is changed from "L" to "H". The digital signal b of the counter 34 has a value proportional to the (half) cycle length of the alternating current signal a of the rotation sensor 2, and is inversely proportional to the rotation speed of the motor 1.
A compensator 4, which will be described later, looks at the output signal q of the flip-flop 35, and when q becomes "H", it outputs a signal from the counter 34.
After that, the reset signal r is set to "H" for a predetermined short period of time to reset the counter 34 and flip-flop 35 to their initial states in preparation for the next speed detection operation. In addition,
When the rotational speed of the motor 1 is too slow, the period of the output signal g of the waveform shaping circuit 31 is long, so the internal state of the counter 34 exceeds a predetermined value, and the overflow output signal w changes from "H" to "L". ,
The output signal h of the AND circuit 33 may become "L" and the counter 34 may hold a predetermined large value.

第2図の補償器4は、演算器5とメモリ6と
D/A変換器7によつて構成され、速度検出器3
のデイジタル信号bを後述する内蔵のプログラム
によつて計算加工し、制御信号cを出力する。補
償器4の制御信号cは電力増幅器8に入力され、
電力増幅された駆動信号d(制御信号cに比例し
た電流)がモータ1に供給される。従つて、モー
タ1と回転センサ2と速度検出器3と補償器4と
電力増幅器8によつて速度制御系が構成され、モ
ータ1の回転速度が所定の値に制御される。
The compensator 4 in FIG. 2 is composed of an arithmetic unit 5, a memory 6 and a D/A converter 7,
A digital signal b is calculated and processed by a built-in program to be described later, and a control signal c is output. The control signal c of the compensator 4 is input to the power amplifier 8,
A power amplified drive signal d (a current proportional to the control signal c) is supplied to the motor 1. Therefore, the motor 1, the rotation sensor 2, the speed detector 3, the compensator 4, and the power amplifier 8 constitute a speed control system, and the rotation speed of the motor 1 is controlled to a predetermined value.

補償器4のメモリ6は、所定のプログラムと定
数が格納されたロム領域(ROM:リードオンリ
ーメモリ)と随時必要な値を格納するラム領域
(RAM:ランダムアクセスメモリ)に別れてい
る。演算器5はロム領域内のプログラムに従つて
所定の動作や演算を行つている。第1図にそのプ
ログラムの具体的な一例を示す。次に、その動作
について詳細に説明する。
The memory 6 of the compensator 4 is divided into a ROM area (ROM: read-only memory) in which predetermined programs and constants are stored, and a RAM area (RAM: random access memory) in which necessary values are stored. The arithmetic unit 5 performs predetermined operations and calculations according to a program in the ROM area. FIG. 1 shows a specific example of the program. Next, the operation will be explained in detail.

〈回転誤差検出部1A〉 (1) まず、演算器5は速度検出器3のフリツプフ
ロツプ35の出力信号qを入力し、信号qが
“H”となるのを待つている。すなわち、速度
検出器3が交流信号aの(半)周期を検出し、
新しいデイジタル信号bを出力するのをモニタ
している。
<Rotation error detection section 1A> (1) First, the arithmetic unit 5 inputs the output signal q of the flip-flop 35 of the speed detector 3, and waits for the signal q to become "H". That is, the speed detector 3 detects the (half) period of the AC signal a,
The output of a new digital signal b is monitored.

(2) qが“H”になると、速度検出器3のデイジ
タル信号bを読み込んで、デイジタル信号bに
対応する速度検出値S(デイジタル値)に直す
と共に、リセツト信号rを所定時間“H”にし
て速度検出器3のカウンタ34とフリツプフロ
ツプ35をリセツトする。
(2) When q becomes "H", read the digital signal b of the speed detector 3, convert it to the speed detection value S (digital value) corresponding to the digital signal b, and set the reset signal r to "H" for a predetermined period of time. Then, the counter 34 and flip-flop 35 of the speed detector 3 are reset.

(3) 所定の基準値Srefから速度検出値Sを引いて
(Eo=Sref−S)、その値EoをR倍し(E=
R・Eo)、モータ1の現時点での回転誤差Eを
計算する。
(3) Subtract the speed detection value S from the predetermined reference value Sref (Eo = Sref - S), and multiply that value Eo by R (E =
R・Eo), and calculate the current rotational error E of the motor 1.

〈カウント部1B〉 (4) Nx・L(ここに、Nxは2以上の整数であり、
LはZqの2以上の整数倍の整数)をmod(法)
として、新しい速度検出値Sを得る毎に変数I
をカウントアツプしていく。すなわち、I=I
+1(I+1を新しくIにする)にした後に、
I=NxLならばI=0にする。このような演
算をするならば、Iは0からNxL−1の間の
整数になる。なお、Iの初期値はNxL−1と
する。
<Count section 1B> (4) Nx・L (here, Nx is an integer of 2 or more,
L is an integer multiple of Zq that is 2 or more) mod
As, every time a new speed detection value S is obtained, the variable I
count up. That is, I=I
After setting it to +1 (I+1 becomes a new I),
If I=NxL, set I=0. If such an operation is performed, I will be an integer between 0 and NxL-1. Note that the initial value of I is NxL-1.

〈制御信号作成部1C〉 (5) 後述する合成値算出部1Eによる合成値Vと
現時点の回転誤差Eを加算合成し、制御信号値
Yを計算する。すなわち、Y=E+V。
<Control Signal Creation Unit 1C> (5) A control signal value Y is calculated by adding and combining a composite value V obtained by a composite value calculating unit 1E, which will be described later, and a current rotational error E. That is, Y=E+V.

(6) 制御信号値YをD/A変換器7に出力し、Y
の値に対応した直流的な電圧(制御信号)に変
換する。
(6) Output the control signal value Y to the D/A converter 7, and
Converts to a DC voltage (control signal) corresponding to the value of .

〈更新保存部1D〉 (7) 後述する合成値算出部1Eによる合成値Vと
現時点の回転誤差Eを加算合成して更新値を計
算し、カウント手段のカウント値Iに対応した
ラム領域内のデイジタル値M[I]を更新し
(M[I]=E+V)、次の更新時まで格納保存す
る。
<Update storage unit 1D> (7) Calculates an updated value by adding and combining a composite value V produced by a composite value calculation unit 1E, which will be described later, and a current rotation error E, and calculates an updated value by adding and combining a composite value V produced by a composite value calculation unit 1E, which will be described later, and a rotation error E at the current time, and calculates an updated value by adding and combining a composite value V produced by a composite value calculation unit 1E, which will be described later, and a rotation error E at the current time. The digital value M[I] is updated (M[I]=E+V) and stored until the next update.

〈合成値算出部1E〉 (8) NxLをmodとしてIに1を足した整数Jを
計算し[J=I+1(mod NxL)]、ラム領域
内のL間隔ずつ離れたNx個のデイジタル値群
M[J−nL(mod NxL)](n=1,2,…,
Nx)を使つて、次式により合成値Vを算出し、
その後に、(1)の動作に復帰する。
<Composite value calculation unit 1E> (8) Calculate the integer J by adding 1 to I with NxL as mod [J = I + 1 (mod NxL)], and calculate a group of Nx digital values separated by L intervals in the RAM area. M[J-nL (mod NxL)] (n=1, 2,...,
Nx), calculate the composite value V by the following formula,
After that, the operation returns to (1).

V=Nxn=1 Wn・M[J−nL(mod NxL)] ……(3) ここに、比率Wnの値は、 0<Wn<2/Nx(n=1,2,…,Nx)
……(4) Nxn=1 Wn=1 ……(5) を満たすものとする。具体的には、 Wn=1/Nx(n=1,2,…,Nx) ……(6) にすると、好ましい特性が得られやすい。なお、
この合成値Vは、次の速度検出値Sが得られてカ
ウント部1Bがカウント値Iをインクリメントし
た後に(実質的にIとJが等しくなつてから)、
制御信号作成部1Cと更新保存部1Dにおいて利
用される。
V= Nxn=1 Wn・M [J−nL (mod NxL)] ...(3) Here, the value of the ratio Wn is 0<Wn<2/Nx (n=1, 2,..., Nx )
...(4) Nxn=1 Wn=1 ...(5) shall be satisfied. Specifically, if Wn=1/Nx (n=1, 2,...,Nx) (6), favorable characteristics are likely to be obtained. In addition,
This composite value V is obtained after the next speed detection value S is obtained and the counting section 1B increments the count value I (after I and J become substantially equal).
It is used in the control signal generation section 1C and update storage section 1D.

このように構成するならば、第2図の負荷10
の生じる負荷トルクの変動に対して極めて強くな
る。これについて説明する。本実施例の制御ブロ
ツク図を第4図に示す。なお、第9図に示した要
素と同じものには同じ番号と記号を付し、説明を
省略する。補償器4の動作は図示の破線部分50
に相当する。基準値Srefと検出値Sと加算点44に
て比較し、利得R倍した回転誤差Eを得ている
(ブロツク45)。合成値Vと回転誤差Eを加算合成
して制御信号値Yを得る(加算点53)。また、合
成値Vと回転誤差Eを加算合成して更新値を得
て、新しいデイジタル値M[I]として更新保存
する(加算点51)。さらに、ラム領域内のデイジ
タル値群から(3)式に従つて次の新しい合成値Vが
計算されるので、デイジタル値M[I]と合成値
Vの関係はブロツク52のように表される。ここ
に、ブロツク52内のzは z=exp(sTx) ……(7) であり、Txは速度検出器3の1サンプリング周
期に対応している。
If configured in this way, the load 10 in FIG.
It is extremely resistant to fluctuations in load torque that occur. This will be explained. A control block diagram of this embodiment is shown in FIG. Note that the same elements as those shown in FIG. 9 are given the same numbers and symbols, and their explanation will be omitted. The operation of the compensator 4 is shown in the dashed line 50.
corresponds to The reference value Sref and the detected value S are compared at an addition point 44 to obtain a rotation error E multiplied by a gain R (block 45). The control signal value Y is obtained by adding and combining the composite value V and the rotational error E (addition point 53). Further, the composite value V and the rotation error E are added and combined to obtain an updated value, which is updated and stored as a new digital value M[I] (addition point 51). Furthermore, the next new composite value V is calculated from the digital value group in the RAM area according to equation (3), so the relationship between the digital value M[I] and the composite value V is expressed as block 52. . Here, z in the block 52 is z=exp(sTx) (7), and Tx corresponds to one sampling period of the speed detector 3.

第4図の制御ブロツクの負荷トルクT1から回
転速度ωmへの伝達関数を計算すると、 Gx(s)=
−1/(Jms)/1+(KvRBaKt)/{Jms・H(s)}
……(8) H(s)=1−Nxn=1 Wn・z-nL ……(9) となる。折点周波数fc以下の制御範囲内におい
て、 Gx(jω)≒−{1/(KvRBaKt)}・ H(jω)≒G(jω)・H(jω) ……(10) と近似できる。(10)式は、本実施例の制御特性Gx
(jω)が従来の制御特性G(jω)にH(jω)を掛け
たものに等しいことを意味している。
Calculating the transfer function from load torque T1 to rotational speed ωm of the control block in Fig. 4, Gx (s) =
-1/(Jms)/1+(KvRBaKt)/{Jms・H(s)}
...(8) H(s)=1- Nxn=1 Wn・z -nL ...(9) Within the control range below the corner frequency fc, it can be approximated as Gx(jω)≒−{1/(KvRBaKt)}·H(jω)≒G(jω)·H(jω) (10). Equation (10) is the control characteristic Gx of this embodiment
This means that (jω) is equal to the conventional control characteristic G(jω) multiplied by H(jω).

第5図に周波数伝達関数H(jω)の振幅特性の
例を示す。第5図のはNx=2,W1=1/2,W
2=1/2とした場合であり、はNx=3,W1=
1/3,W2=1/3,W3=1/3とした場合である。
また、frは fr=1/(L・Tx) ……(11) であり、H(jω)はfrの周期関数になつている。
第5図の,に示されるように(一般に、Nx
≧2とすれば)、周波数fr,2fr,3fr,…において
周波数伝達関数は―H(jω)―=0となり、か
つ、それ以外の周波数においても―H(jω)―は
ほぼ1に等しくなることがわかつた。すなわち、
本実施例の周波数伝達関数Gx(jω)は、周波数
fr,2fr,3fr,…において―Gx(jω)―=0とな
り、かつ、それ以外の周波数においては従来の周
波数伝達関数G(jω)とほぼ等しくなる。その結
果、非常に良好な制御特性Gx(jω)を得ることが
でき、負荷トルクT1の変動によるモータ1の回
転速度ωmの変動の合成値は確実に従来の制御性
能値よりも小さくすることが可能となつた。
FIG. 5 shows an example of the amplitude characteristics of the frequency transfer function H(jω). In Figure 5, Nx=2, W1=1/2, W
This is the case where 2=1/2, and Nx=3, W1=
This is the case where 1/3, W2=1/3, and W3=1/3.
Further, fr is fr=1/(L·Tx) (11), and H(jω) is a periodic function of fr.
As shown in Figure 5 (in general, Nx
≧2), the frequency transfer function becomes −H(jω)−=0 at frequencies fr, 2fr, 3fr, …, and −H(jω)− is approximately equal to 1 at other frequencies as well. I found out. That is,
The frequency transfer function Gx (jω) in this example is the frequency
-Gx(jω)-=0 at fr, 2fr, 3fr, . . . and approximately equal to the conventional frequency transfer function G(jω) at other frequencies. As a result, a very good control characteristic Gx (jω) can be obtained, and the composite value of the fluctuations in the rotational speed ωm of the motor 1 due to the fluctuations in the load torque T1 can be reliably made smaller than the conventional control performance value. It became possible.

また、LをZqの2以上の整数倍に等しくする
ならば(Lをモータ1の1回転周期の2以上の整
数倍に対応した値にするならば)、負荷トルクT
1の変動による回転速度ωmの変動を全体的に大
幅に抑制する効果がある。次に、これについてビ
デオテープレコーダのキヤプスタンモータを例に
とり説明する。キヤプスタンモータの負荷は磁気
テープやピンチローラであるので、負荷10の発
生する負荷変動はモータ1の回転に同期している
成分(モータ1の回転を基本周期とした周期的な
負荷変動)以外に、モータ1の回転周波数よりも
低い周波数の負荷変動成分が生じることが多い。
このような負荷変動はキヤプスタンモータの回転
速度の変動の原因であり、テープ速度のワウ・フ
ラツタを生じさせる。ところで、このような負荷
変動はモータ1の1回転の周期の整数倍の周期を
持つ周期的な変動が多く、従来のモータ1の回転
速度の変動も1回転の周期の整数倍の周期を持つ
低周波の周期的な変動が多く生じていることがわ
かつた。従つて、Lをモータ1の1回転周期の2
以上の整数倍に対応した値にするならば、frがモ
ータ1の回転周波数fmの2以上の整数分の1に
なり、負荷トルクT1によるモータ1の回転速度
ωmの低周波の変動分を効果的に低減できる。
Also, if L is set equal to an integer multiple of 2 or more of Zq (if L is set to a value corresponding to an integer multiple of 2 or more of one rotation period of motor 1), the load torque T
This has the effect of greatly suppressing overall fluctuations in the rotational speed ωm due to fluctuations in the rotational speed ωm. Next, this will be explained using the capstan motor of a video tape recorder as an example. Since the load of the capstan motor is a magnetic tape or a pinch roller, the load fluctuation generated by the load 10 is a component that is synchronized with the rotation of the motor 1 (periodic load fluctuation with the rotation of the motor 1 as the basic cycle). In addition, load fluctuation components with a frequency lower than the rotational frequency of the motor 1 often occur.
Such load fluctuations cause fluctuations in the rotational speed of the capstan motor, causing wow and flutter in the tape speed. By the way, such load fluctuations are often periodic fluctuations that have a period that is an integral multiple of the period of one rotation of the motor 1, and conventional fluctuations in the rotational speed of the motor 1 also have a period that is an integral multiple of the period of one rotation. It was found that many periodic fluctuations occur in low frequencies. Therefore, L is 2 of one rotation period of motor 1.
If the value corresponds to an integer multiple of the above, fr will be an integer divided by 2 or more of the rotational frequency fm of the motor 1, and the low frequency fluctuation of the rotational speed ωm of the motor 1 due to the load torque T1 will be effective. can be reduced.

このような効果は、第8図の従来のモータの速
度制御装置の比例補償器9の利得を大きくした
り、比例補償器9の後に積分や微分の補償器を追
加しても得られるものではない。なお、Lの値は
大きいほど長い周期の負荷変動に対して効果があ
るが、ラム領域の大きさが大きくなり、実際には
限界がある。通常、Lをモータの1回転周期の6
倍とすることが、次の点から好ましい。すなわ
ち、6は1,2,3,6と多くの約数を持つてい
るので、モータ1の1回転周期の1,2,3,6
倍の周期の負荷変動による回転速度の変動を完全
に抑制することが期待できる。
Such an effect cannot be obtained by increasing the gain of the proportional compensator 9 of the conventional motor speed control device shown in FIG. 8, or by adding an integral or differential compensator after the proportional compensator 9. do not have. It should be noted that the larger the value of L, the more effective it is against long-cycle load fluctuations, but the size of the ram area becomes larger, so there is a limit in practice. Usually, L is 6 of the motor rotation period.
It is preferable to double the amount from the following point of view. In other words, 6 has many divisors such as 1, 2, 3, and 6, so 1, 2, 3, and 6 of one rotation period of motor 1
It can be expected to completely suppress fluctuations in rotational speed due to load fluctuations of twice the period.

第6図に制御系全体の安定性を考慮にいれた補
償器4のプログラム例を示す。ここでは、更新保
存部における更新値の計算の仕方と、合成値算出
部における合成値の準備の個数と、制御信号作成
部における合成値算出部の合成値の利用の仕方を
改良している。次に、その動作について詳細に説
明する(全体の構成は第2図と同じであり、説明
を省略する)。
FIG. 6 shows an example of a program for the compensator 4 that takes into consideration the stability of the entire control system. Here, improvements have been made in the way update values are calculated in the update storage section, the number of composite values prepared in the composite value calculation section, and the way the composite value calculation section uses the composite values in the control signal creation section. Next, its operation will be explained in detail (the overall configuration is the same as that in FIG. 2, so the explanation will be omitted).

〈回転誤差検出部6A〉 (11) まず、演算器5は速度検出器3のフリツプフ
ロツプ35の出力信号qを入力し、信号qが
“H”となるのを待つている。すなわち、速度
検出器3が交流信号aの(半)周期を検出し、
新しいデイジタル信号bを出力するのをモニタ
している。
<Rotation error detection section 6A> (11) First, the arithmetic unit 5 inputs the output signal q of the flip-flop 35 of the speed detector 3, and waits for the signal q to become "H". That is, the speed detector 3 detects the (half) period of the AC signal a,
The output of a new digital signal b is monitored.

(12) qが“H”になると、速度検出器3のデイジ
タル信号bを読み込んで、デイジタル信号bに
対応する速度検出値S(デイジタル値)に直す
と共に、リセツト信号rを所定時間“H”にし
て速度検出器3のカウンタ34とフリツプフロ
ツプ35をリセツトする。
(12) When q becomes "H", read the digital signal b of the speed detector 3, convert it to the speed detection value S (digital value) corresponding to the digital signal b, and set the reset signal r to "H" for a predetermined period of time. Then, the counter 34 and flip-flop 35 of the speed detector 3 are reset.

(13) 所定の基準値Srefから速度検出値Sを引いて
(Eo=Sref−S)、その値EoをR倍し(E=
R・Eo)、モータ1の現時点での回転誤差Eを
計算する。
(13) Subtract the speed detection value S from the predetermined reference value Sref (Eo = Sref - S), and multiply that value Eo by R (E =
R・Eo), and calculate the current rotational error E of the motor 1.

〈カウント部6B〉 (14) Nx・Lをmod(法)として、新しい速度検出
値Sを得る毎に変数Iをカウントアツプしてい
く。
<Count unit 6B> (14) Using Nx·L as a modulus, the variable I is counted up every time a new speed detection value S is obtained.

〈制御信号作成部6C〉 (15) 後述する合成値算出部6Eによつて算出され
た最新の合成値V[Px]と現時点の回転誤差E
を加算合成し、制御信号値Yを計算する。すな
わち、Y=E+V[Px]。
<Control signal generation unit 6C> (15) The latest composite value V [Px] calculated by the composite value calculation unit 6E, which will be described later, and the current rotation error E
are added and combined to calculate the control signal value Y. That is, Y=E+V[Px].

(16) 制御信号値YをD/A変換器7に出力し、Y
の値に対応した直流的な電圧(制御信号)に変
換する。
(16) Output the control signal value Y to the D/A converter 7, and
Converts to a DC voltage (control signal) corresponding to the value of .

〈更新保存部6D〉 (17) 後述する合成値算出部6Eによつて算出され
た古い合成値V[0]と現時点の回転誤差Eを
加算合成した加算値M0を求める(M0=E+V
[0])。NxLをmodとしてカウント変数Iから
Qf(Qfは2以上の整数であり、Qf=3が好まし
い)を引いた整数Kを計算する[K=I−Qf
(mod NxL)]。
<Update storage unit 6D> (17) Obtain the added value M0 by adding and combining the old composite value V [0] calculated by the composite value calculation unit 6E (described later) and the current rotation error E (M0 = E + V
[0]). From count variable I with NxL as mod
Calculate the integer K by subtracting Qf (Qf is an integer greater than or equal to 2, preferably Qf = 3) [K = I - Qf
(mod NxL)].

レジスタ変数X[m+1]の内容をX[m]に
順番に転送し(m=0,1,2,…,2Qf−
1)、X[2Qf]にM0を入れる。すなわち、X
[2Qf]からX[0]に連続する2Qf+1個の加
算値(合成値と回転誤差の加算値)を得る。次
に、X[m]に所定の正の比率Cm(m=0,
1,…,2Qf)を掛けた値を加算合成した新し
い更新値を得て、ラム領域内のデイジタル値M
[K]として次の更新時まで格納保存する。こ
こに、比率Cmには次の関係がある。
Transfer the contents of register variable X[m+1] to X[m] in order (m=0, 1, 2,..., 2Qf-
1), put M0 into X[2Qf]. That is, X
From [2Qf], 2Qf+1 consecutive added values (added value of the composite value and rotation error) are obtained from X[0]. Next, a predetermined positive ratio Cm (m=0,
1,...,2Qf) is added and combined to obtain a new updated value, and the digital value M in the RAM area is
It is stored as [K] until the next update. Here, the ratio Cm has the following relationship.

Cm=C2Qf−m(m=0,1,…,Qf) …(12) 2Qfm=0 Cm=1 ……(13) 〈合成値算出部6E〉 (18) NxLをmodとしてカウント変数Iに1+Px
(Pxは1以上で5以下の整数であり、Px=3
が好ましい)を足した整数Jを計算する[J=
I+1+Px(mod NxL)]。レジスタ変数V[m
+1]の内容をV[m]に順番に転送した後に
(m=0,1,…,Px−1)、ラム領域内のデ
イジタル値群M[J−nL(mod NxL)](n=
1,2,…,Nx)を使つて次の式によつて計
算される最新の合成値をV[Px]に入れる。そ
の後に、(11)の動作に復帰する。
Cm=C2Qf−m(m=0,1,...,Qf) ...(12) 2Qfm=0 Cm=1 ...(13) <Composite value calculation unit 6E> (18) Count variable I with NxL as mod 1+Px
(Px is an integer greater than or equal to 1 and less than or equal to 5, and Px = 3
(preferably)) [J=
I+1+Px (mod NxL)]. Register variable V[m
+1] to V[m] (m=0, 1,..., Px-1), the digital value group M[J-nL (mod NxL)] (n=
1, 2,..., Nx) and enter the latest composite value calculated by the following formula into V[Px]. After that, the operation returns to (11).

V[Px]=Nxn=1 Wn・M[J−nL(mod NxL)] ……(14) ここに、Wnの値は、(4),(5)式および(6)式を満
たしている。すなわち、V[Px]からV[0]に
連続するPx+1個の合成値を得る。このとき、
V[Px]を計算する時の(14)式中の整数JをJ1と
し、V[0]を計算する時の(14)式中の整数JをJ2
とすると、J1=J2+Pxの関係がある。すなわち、
V[Px]とV[0]の間には整数Pxに対応したズ
レがある。すでに説明したように、次の速度検出
値Sを得てカウント部6Bのカウント値Iをイン
クリメントした後に、V[Px]は制御信号作成部
6Cにおいて使用され、V[0]は更新保存部6
Dにおいて使用される。
V[Px] = Nxn=1 Wn・M[J−nL (mod NxL)] ...(14) Here, the value of Wn satisfies equations (4), (5), and (6). ing. That is, Px+1 consecutive composite values from V[Px] to V[0] are obtained. At this time,
Let J1 be the integer J in formula (14) when calculating V[Px], and let J2 be the integer J in formula (14) when calculating V[0].
Then, there is a relationship of J1 = J2 + Px. That is,
There is a gap between V[Px] and V[0] corresponding to the integer Px. As already explained, after obtaining the next speed detection value S and incrementing the count value I of the counting section 6B, V[Px] is used in the control signal generation section 6C, and V[0] is used in the update storage section 6.
Used in D.

本実施例のように、更新保存部6Dに加重平均
を取る演算を挿入したり、制御信号作成部6Cに
おいて使用する合成値算出部6Eの第一の合成値
と更新保存部6Dにおいて使用する合成値算出部
6Eの第二の合成値の間に所定のズレを設けるな
らば、制御範囲内において前述のごとき良好な制
御特性が得られると共に、制御系全体の動作も安
定になることを確認した(ナイキストの安定条件
を満足する)。特に、制御系の安定性を確保しな
がら演算を簡単にするには、Qf=3,Px=3,
L>Qf+Pxにすると良いことも解つた。
As in this embodiment, an operation for taking a weighted average may be inserted into the update storage section 6D, or a combination of the first composite value of the composite value calculation section 6E used in the control signal generation section 6C and the composite value used in the update storage section 6D. It has been confirmed that if a predetermined deviation is provided between the second composite values of the value calculation unit 6E, good control characteristics as described above can be obtained within the control range, and the operation of the entire control system can also be stabilized. (Satisfies Nyquist stability condition). In particular, in order to simplify the calculation while ensuring the stability of the control system, Qf = 3, Px = 3,
I also learned that it is good to make L>Qf+Px.

第7図に制御系全体の安定性を考慮にいれた補
償器4の他のプログラム例を示す。ここでは、合
成値算出部における合成値の計算の仕方および準
備の個数と、制御信号作成部における合成値算出
部の合成値の利用の仕方を改良している。次に、
その動作について詳細に説明する(全体の構成は
第2図と同じであり、説明を省略する)。
FIG. 7 shows another example of a program for the compensator 4 that takes into consideration the stability of the entire control system. Here, the method of calculating the composite value in the composite value calculating section and the number of preparations, and the method of using the composite value of the composite value calculating section in the control signal generating section are improved. next,
The operation will be explained in detail (the overall configuration is the same as that in FIG. 2, so the explanation will be omitted).

〈回転誤差検出部7A〉 (21) まず、演算器5は速度検出器3のフリツプ
フロツプ35の出力信号qを入力し、信号qが
“H”となるのを待つている。すなわち、速度
検出器3が交流信号aの(半)周期を検出し、
新しいデイジタル信号bを出力するのをモニタ
している。
<Rotation error detection section 7A> (21) First, the arithmetic unit 5 inputs the output signal q of the flip-flop 35 of the speed detector 3, and waits for the signal q to become "H". That is, the speed detector 3 detects the (half) period of the AC signal a,
The output of a new digital signal b is monitored.

(22) qが“H”になると、速度検出器3のデイ
ジタル信号bを読み込んで、デイジタル信号b
に対応する速度検出値S(デイジタル値)に直
すと共に、リセツト信号rを所定時間“H”に
して速度検出器3のカウンタ34とフリツプフ
ロツプ35をリセツトする。
(22) When q becomes “H”, read the digital signal b of the speed detector 3, and
At the same time, the counter 34 and flip-flop 35 of the speed detector 3 are reset by setting the reset signal r to "H" for a predetermined period of time.

(23) 所定の基準値Srefから速度検出値Sを引い
て(Eo=Sref−S)、その値EoをR倍し(E=
R・Eo)、モータ1の現時点での回転誤差Eを
計算する。
(23) Subtract the speed detection value S from the predetermined reference value Sref (Eo = Sref - S), and multiply that value Eo by R (E =
R・Eo), and calculate the current rotational error E of the motor 1.

〈カウント部7B〉 (24) Nx・Lをmod(法)として、新しい速度検
出値Sを得る毎に変数Iをカウントアツプして
いく。
<Counting unit 7B> (24) Using Nx·L as a modulus, the variable I is counted up every time a new speed detection value S is obtained.

〈制御信号作成部7C〉 (25) 後述する合成値算出手段によつて算出され
た最新の合成値V[Px]と現時点の回転誤差E
を加算合成し、制御信号値Yを計算する。すな
わち、Y=E+V[Px]。
<Control signal creation unit 7C> (25) The latest composite value V [Px] calculated by the composite value calculation means described later and the current rotation error E
are added and combined to calculate the control signal value Y. That is, Y=E+V[Px].

(26) 制御信号値YをD/A変換器7に出力し、
Yの値に対応した直流的な電圧(制御信号)に
変換する。
(26) Output the control signal value Y to the D/A converter 7,
Convert to a DC voltage (control signal) corresponding to the value of Y.

〈更新保存部7D〉 (27) 後述する合成値算出手段によつて算出され
た古い合成値V[0]と現時点の回転誤差Eを
加算合成して更新値を計算し、カウント手段の
カウント値Iに対応したラム領域内のデイジタ
ル値M[I]を更新し(M[I]=E+V[0])、
次の更新時まで格納保存する。
<Update storage unit 7D> (27) Calculate an updated value by adding and combining the old composite value V [0] calculated by the composite value calculation means to be described later and the current rotation error E, and calculate the updated value as the count value of the counting means. Update the digital value M[I] in the RAM area corresponding to I (M[I]=E+V[0]),
Stored until the next update.

〈合成値算出部7E〉 (28) NxLをmodとしてカウント変数Iに1+
PxQf(Pxは1以上で5以下の整数であり、Qf
は2以上の整数)を足した整数Jを計算する
[J=I+1+Px+Qx(mod NxL)]。レジス
タ変数X[m+1]の内容をX[m]に順番に転
送し(m=0,1,2,…,2Qf−1)、ラム
領域内のNx個のデイジタル値群M[J−nL
(mod NxL)](n=1,2,…,Nx)を次式
によつて計算した加算値をX[2Qf]に入れる。
<Composite value calculation unit 7E> (28) Set NxL as mod and add 1 to count variable I
PxQf (Px is an integer greater than or equal to 1 and less than or equal to 5, and Qf
is an integer greater than or equal to 2) [J = I + 1 + Px + Qx (mod NxL)]. The contents of the register variable
(mod NxL)] (n = 1, 2,..., Nx) calculated using the following formula and enter it into X[2Qf].

X[2Qf]=Nxn=1 Wn・M[J−nL(mod NxL)] ……(15) ここに、Wnの値は、(4),(5)式および(6)式を満
たしている。すなわち、X[2Qf]からX[0]に
連続する2Qf+1個の加算値(L間隔ずつ離れた
Nx個のデイジタル値から求めた加算値)を得て
いる。次に、レジスタ変数V[m+1]の内容を
V[m]に順番に転送した後に(m=0,1,…,
Px−1)、X[m](m=0,1,…,2Qf)に所
定の正の比率Cm(m=0,1,…,2Qf)を掛け
た値を加算合成した最新の合成値を得てV[Px]
に入れる。すなわち、V[Px]からV[0]に連
続するPx+1個の合成値を得ている。ここに、
比率Cmには(12),(13)式の関係がある。その後に、
(21)の動作に復帰する。
X[2Qf] = Nxn=1 Wn・M[J−nL (mod NxL)] ...(15) Here, the value of Wn satisfies equations (4), (5), and (6). ing. In other words, consecutive 2Qf+1 addition values from X[2Qf] to X[0] (separated by L intervals)
The sum value obtained from Nx digital values is obtained. Next, after sequentially transferring the contents of register variable V[m+1] to V[m] (m=0, 1,...,
Px-1), the latest composite value obtained by adding and combining the values obtained by multiplying X[m] (m = 0, 1, ..., 2Qf) by a predetermined positive ratio Cm (m = 0, 1, ..., 2Qf) Get V[Px]
Put it in. That is, Px+1 consecutive composite values from V[Px] to V[0] are obtained. Here,
The ratio Cm has the relationship shown in equations (12) and (13). After that,
The operation returns to (21).

このとき、実質的にV[Px]を計算する時の(15)
式の整数JをJ1とし、実質的にV[0]を計算す
る時の(15)式の整数JをJ2とすると、J1=J2+Px
の関係がある。すなわち、V[Px]とV[0]の
間には整数Pxに対応したズレがある。すでに説
明したように、新しい速度検出値Sを得てカウン
ト部7Bのカウント値Iをインクリメントした後
に、V[Px]は制御信号作成部7Cにおいて使用
され、V[0]は更新保存部7Dにおいて使用さ
れる。
At this time, when actually calculating V[Px], (15)
Let J1 be the integer J in the formula, and let J2 be the integer J in formula (15) when actually calculating V[0], then J1=J2+Px
There is a relationship between That is, there is a difference between V[Px] and V[0] corresponding to the integer Px. As already explained, after obtaining a new speed detection value S and incrementing the count value I of the counting section 7B, V[Px] is used in the control signal generation section 7C, and V[0] is used in the update storage section 7D. used.

本実施例のように、合成値算出部7Eに加重平
均を取る演算および複数個の合成値を準備する演
算を挿入し、制御信号作成部7Cにおいて使用す
る合成値算出部7Eの第一の合成値と更新保存部
7Dにおいて使用する合成値算出部7Eの第二の
合成値の間に所定のズレを設けておくと、前述の
ごとき良好な制御特性が得られると共に、制御系
全体の動作も安定になる(ナイキストの安定条件
を満足する)。この場合も、制御系の安定性を確
保しながら演算を簡単にするには、Qf=3,Px
=3,L>Qf+Pxにすると良い。
As in this embodiment, the calculation for taking a weighted average and the calculation for preparing a plurality of composite values are inserted into the composite value calculation unit 7E, and the first composite value of the composite value calculation unit 7E used in the control signal generation unit 7C is By providing a predetermined gap between the value and the second composite value of the composite value calculation unit 7E used in the update storage unit 7D, good control characteristics as described above can be obtained, and the operation of the entire control system can also be improved. Becomes stable (satisfies Nyquist stability condition). In this case as well, in order to simplify the calculation while ensuring the stability of the control system, Qf=3, Px
It is better to set = 3, L > Qf + Px.

なお、比率WnやCmによる演算は上記の形に
限られるものではなく、上記のプログラムの内容
を実現するものであればよく、各種の等価的な式
変形が可能であることは言うまでもない。また、
新しい回転誤差が得られた時に、最初に制御信号
作成手段による新しい制御信号の出力動作を行
い、その後に、合成値算出手段によつて次のサン
プリング時点で使用する合成値を計算するように
なすならば、合成値算出手段の演算時間を長くと
れると共に、制御信号の出力までの時間遅れを短
くできるので、制御系の安定性を確保し易い。
It should be noted that the calculations using the ratios Wn and Cm are not limited to the above-mentioned forms, but may be any form that realizes the content of the above-mentioned program, and it goes without saying that various equivalent expression transformations are possible. Also,
When a new rotation error is obtained, the control signal generation means first outputs a new control signal, and then the composite value calculation means calculates a composite value to be used at the next sampling point. In this case, the computation time of the composite value calculation means can be lengthened, and the time delay until the control signal is output can be shortened, so that the stability of the control system can be easily ensured.

前述の各実施例では、速度検出器によつてモー
タの回転速度のみを検出するようにしたが、これ
以外にモータの回転位相を周知の位相検出器によ
つて検出し、その両者を合成して回転誤差として
もよく、本発明に含まれることは言うまでもな
い。また、補償器の出力をデイジタル信号や
PWM信号(パルス幅変調信号)にしたり、電力
増幅器の出力信号をPWM信号にしてもよい。ま
た、モータにブラシレス直流モータを用いても良
い。さらに、補償器を完全なハードウエアによつ
て構成し、前述のプログラムによる動作と同じ動
作を行わせるようにしてもよい。その他、本発明
の主旨を変えずして種々の変更が可能である。
In each of the above-mentioned embodiments, only the rotational speed of the motor is detected by the speed detector, but in addition to this, the rotational phase of the motor is detected by a well-known phase detector, and the two are combined. It goes without saying that this may be considered a rotation error and is included in the present invention. Also, the output of the compensator can be converted into a digital signal or
A PWM signal (pulse width modulation signal) may be used, or the output signal of a power amplifier may be used as a PWM signal. Further, a brushless DC motor may be used as the motor. Furthermore, the compensator may be constructed entirely in hardware and perform the same operations as the program described above. In addition, various modifications can be made without changing the gist of the present invention.

発明の効果 本発明のモータの速度制御装置は、特定の周波
数に於て極めて良好な制御特性を有し、かつ、そ
の他の周波数においても従来の制御特性とほぼ同
じであり、全体として負荷トルクの変動による回
転速度の変動が大幅に低減されている。従つて、
本発明に基づき、ビデオテープレコーダのキヤプ
スタンモータを構成するならば、磁気テープの走
行速度を極めて正確に制御でき、ワウ・フラツタ
の少ない高性能のビデオテープレコーダを得るこ
とができる。
Effects of the Invention The motor speed control device of the present invention has extremely good control characteristics at a specific frequency, and is almost the same as the conventional control characteristics at other frequencies, and the overall load torque is reduced. Fluctuations in rotational speed due to fluctuations are significantly reduced. Therefore,
If the capstan motor of a video tape recorder is configured based on the present invention, the running speed of the magnetic tape can be controlled extremely accurately, and a high performance video tape recorder with less wow and flutter can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は第2図の補償器の内蔵プログラムの一
例を表すフロー図、第2図は本発明の実施例の全
体の構成を表す構成図、第3図は第2図の速度検
出器の具体的な構成例を表す構成図、第4図は本
発明の実施例の制御ブロツクを表すブロツク図、
第5図は周波数伝達関数―H(jω)―の特性例を
表す特性図、第6図は本発明の補償器の内蔵プロ
グラムの他の例を表すフロー図、第7図は本発明
の補償器の内蔵プログラムの他の例を表すフロー
図、第8図は従来例の構成を示す構成図、第9図
は従来例の制御ブロツクを表すブロツク図、第1
0図は従来例の制御特性―G(jω)―を表す特性
図である。 1……モータ、2……回転センサ、3……速度
検出器、4……補償器、5……演算器、6……メ
モリ、7……D/A変換器、8……電力増幅器、
10……負荷。
FIG. 1 is a flow diagram showing an example of the built-in program of the compensator shown in FIG. 2, FIG. 2 is a block diagram showing the overall configuration of the embodiment of the present invention, and FIG. FIG. 4 is a block diagram showing a control block of an embodiment of the present invention;
Fig. 5 is a characteristic diagram showing an example of the characteristics of the frequency transfer function - H (jω) - Fig. 6 is a flow diagram showing another example of the built-in program of the compensator of the present invention, and Fig. 7 is a compensation diagram of the present invention. 8 is a flowchart showing another example of the built-in program of the device, FIG. 8 is a block diagram showing the configuration of the conventional example, FIG. 9 is a block diagram showing the control block of the conventional example, and FIG.
FIG. 0 is a characteristic diagram showing the control characteristic of the conventional example - G(jω). DESCRIPTION OF SYMBOLS 1... Motor, 2... Rotation sensor, 3... Speed detector, 4... Compensator, 5... Arithmetic unit, 6... Memory, 7... D/A converter, 8... Power amplifier,
10...Load.

Claims (1)

【特許請求の範囲】 1 モータ1の回転速度に応じた周期の交流信号
を生じる回転センサ2と、前記回転センサ2の交
流信号により前記モータ1の1回転当たり複数回
の検出を行う速度検出手段3と、前記速度検出手
段3の検出信号にもとづき演算・記憶して制御信
号を作り出す補償手段4と、前記補償手段4の制
御信号に応じた電力を前記モータ1に供給する電
力増幅手段8とを具備し、前記補償手段4は、前
記速度検出手段4の検出信号に応動した回転誤差
を得る回転誤差検出手段1A,6A,7Aと、順
序づけられたNxL個(ここに、Nxは2以上の整
数で、Lは4以上の整数)のデイジタル値M[0]
からM[NxL−1]を格納するメモリ手段6と、
前記メモリ手段6のL間隔ずつ離れたNx個のデ
イジタル値を使つて合成計算される合成値を実質
的に算出する合成値算出手段1E,6E,7E
と、前記合成値算出手段1E,6E,7Eの合成
値と前記回転誤差検出手段1A,6A,7Aの回
転誤差を演算合成した値に対応した更新値によつ
て前記メモリ手段6のデイジタル値を実質的に順
番に更新保存する更新保存手段1D,6D,7D
と、前記合成値算出手段1E,6E,7Eの合成
値と前記回転誤差検出手段1A,6A,7Aの回
転誤差を演算合成して前記制御信号を作り出す制
御信号作成手段1C,6C,7Cとを有すること
を特徴とするモータの速度制御装置。 2 合成値算出手段1E,6E,7Eは、メモリ
手段6のデイジタル値M[J−nL(mod NxL)]
(n=1,2,…,Nx)(ここに、Jは整数)を
加算合成した値に実質的に対応した合成値を算出
するようになされたことを特徴とする特許請求の
範囲第1項記載のモータの速度制御装置。 3 Lをモータ1の1回転周期の整数倍に対応し
た値にしたことを特徴とする特許請求の範囲第1
項記載のモータの速度制御装置。 4 更新保存手段6Dは、合成値算出手段6E
合成値と回転誤差検出手段6Aの回転誤差を加算
した加算値を求め、連続する複数個の前記加算値
にそれぞれ所定の正の比率を掛けた値を加算合成
した値を新しい更新値としてメモリ手段6のデイ
ジタル値に保存格納するようにしたことを特徴と
する特許請求の範囲第1項記載のモータの速度制
御装置。 5 制御信号作成手段6C,7Cにおいて利用さ
れる合成値算出手段6E,7Eの第一の合成値は
実質的にメモリ手段6のNx個のデイジタル値M
[J1−nL(mod NxL)](n=1,2,…,Nx)
(ここに、J1は整数)を使つて計算され、更新保
存手段6D,7Dにおいて利用される前記合成値
算出手段6E,7Eの第二の合成値は実質的に前
記メモリ手段6の他のNx個のデイジタル値M[J2
−nL(mod NxL)](n=1,2,…,Nx)(こ
こに、J2は整数)を使つて計算され、前記整数J1
とJ2の間にJ1=J2+Px(mod NxL)(ここに、
Pxは1以上で5以下の整数)の関係があること
を特徴とする特許請求の範囲第1項記載のモータ
の速度制御装置。 6 合成値算出手段7Eは、メモリ手段6のL間
隔ずつ離れたNx個のデイジタル値M[J−nL
(mod NxL)](n=1,2,…,Nx)(ここに、
Jは整数)を加算合成した加算値を求め、さら
に、前記整数Jに関して連続する複数個の前記加
算値にそれぞれ所定の正の比率を掛けた値を加算
合成して合成値としたことを特徴とする特許請求
の範囲第1項記載のモータの速度制御装置。
[Scope of Claims] 1. A rotation sensor 2 that generates an AC signal with a period corresponding to the rotation speed of the motor 1, and a speed detection means that performs detection multiple times per rotation of the motor 1 based on the AC signal of the rotation sensor 2. 3, a compensating means 4 that calculates and stores a control signal based on the detection signal of the speed detecting means 3, and a power amplifying means 8 that supplies the motor 1 with electric power according to the control signal of the compensating means 4. The compensation means 4 includes rotation error detection means 1A, 6A, 7A for obtaining rotation errors in response to the detection signal of the speed detection means 4, and NxL ordered rotation error detection means 1A, 6A, 7A (where Nx is 2 or more). digital value M[0] (integer, L is an integer greater than or equal to 4)
a memory means 6 for storing M[NxL−1] from
Composite value calculating means 1E, 6E, 7E for substantially calculating a composite value that is compositely calculated using Nx digital values spaced apart by L intervals in the memory means 6;
Then, the digital value of the memory means 6 is updated by an updated value corresponding to the value obtained by calculating and combining the composite value of the composite value calculating means 1E, 6E, 7E and the rotation error of the rotation error detecting means 1A, 6A, 7A. Update storage means 1D, 6D, 7D that update and save substantially in order
and control signal generating means 1C, 6C, 7C which generates the control signal by calculating and combining the composite value of the composite value calculating means 1E, 6E, 7E and the rotation error of the rotation error detecting means 1A, 6A, 7A . A motor speed control device comprising: 2. The composite value calculation means 1E, 6E, 7E calculate the digital value M[J-nL (mod NxL)] of the memory means 6.
(n = 1, 2, ..., Nx) (here, J is an integer) to calculate a composite value that substantially corresponds to the additive composite value. The speed control device for the motor described in Section 1. 3. Claim 1, characterized in that L is set to a value corresponding to an integral multiple of one rotation period of the motor 1.
The speed control device for the motor described in Section 1. 4. The update storage means 6D obtains an added value by adding the combined value of the combined value calculating means 6E and the rotational error of the rotational error detection means 6A , and multiplies each of the consecutive added values by a predetermined positive ratio. 2. The motor speed control device according to claim 1, wherein the value obtained by adding and combining the values is stored as a new updated value in the digital value of the memory means 6. 5 The first composite value of the composite value calculating means 6E, 7E used in the control signal generating means 6C, 7C is substantially the Nx digital values M of the memory means 6.
[J1−nL (mod NxL)] (n=1, 2,..., Nx)
(here, J1 is an integer) and used in the update storage means 6D, 7D, the second composite value of the composite value calculation means 6E, 7E is substantially the other Nx of the memory means 6 digital values M[J2
−nL(mod NxL)] (n=1, 2,...,Nx) (where J2 is an integer), and the integer J1
and J2 between J1=J2+Px(mod NxL) (here,
2. The motor speed control device according to claim 1, wherein Px is an integer greater than or equal to 1 and less than or equal to 5. 6 The composite value calculation means 7E calculates Nx digital values M[J−nL
(mod NxL)] (n=1,2,...,Nx) (here,
J is an integer) to obtain an added value, and further, a plurality of consecutive added values with respect to the integer J are multiplied by a predetermined positive ratio, respectively, and then added and combined to obtain a composite value. A motor speed control device according to claim 1.
JP60229143A 1985-10-15 1985-10-15 Speed controller for motor Granted JPS6289487A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60229143A JPS6289487A (en) 1985-10-15 1985-10-15 Speed controller for motor
US06/917,498 US4821168A (en) 1985-10-15 1986-10-10 Control system with improved robustness to disturbances
EP86308010A EP0219355B1 (en) 1985-10-15 1986-10-15 Control system with improved robustness to disturbances
DE8686308010T DE3687395T2 (en) 1985-10-15 1986-10-15 CONTROL SYSTEM WITH ROBUSTNESS TO FAILURES.
KR1019860008636A KR900005685B1 (en) 1985-10-15 1986-10-15 Control system with improved robustness to disturbances

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60229143A JPS6289487A (en) 1985-10-15 1985-10-15 Speed controller for motor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP62223489A Division JPS6380785A (en) 1987-09-07 1987-09-07 Compensator

Publications (2)

Publication Number Publication Date
JPS6289487A JPS6289487A (en) 1987-04-23
JPH0510032B2 true JPH0510032B2 (en) 1993-02-08

Family

ID=16887435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60229143A Granted JPS6289487A (en) 1985-10-15 1985-10-15 Speed controller for motor

Country Status (1)

Country Link
JP (1) JPS6289487A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380785A (en) * 1987-09-07 1988-04-11 Matsushita Electric Ind Co Ltd Compensator
JPH04208083A (en) * 1990-11-30 1992-07-29 Matsushita Electric Ind Co Ltd Motor speed controller
US5377295A (en) * 1990-11-07 1994-12-27 Matsushita Electric Industrial Co., Ltd. Speed controller of motor
JP3198629B2 (en) * 1992-07-08 2001-08-13 松下電器産業株式会社 Motor control device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833981A (en) * 1981-08-21 1983-02-28 Hitachi Ltd Speed controller for motor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833981A (en) * 1981-08-21 1983-02-28 Hitachi Ltd Speed controller for motor

Also Published As

Publication number Publication date
JPS6289487A (en) 1987-04-23

Similar Documents

Publication Publication Date Title
JPH0510032B2 (en)
JPS6289488A (en) Speed controller for motor
JP2666563B2 (en) Motor speed control device
JP2574235B2 (en) Motor speed control device
JPS62254675A (en) Controller for cylinder motor
JPS6380783A (en) Compensator
JPS6380785A (en) Compensator
JPH06101949B2 (en) Cylinder motor control device
JPS62210881A (en) Speed control unit of motor
JP2819846B2 (en) Motor speed control device
JPH0524522B2 (en)
JPS62254674A (en) Controller for cylinder motor
JPS62262684A (en) Controller for capstan motor
JPS62233088A (en) Controller for capstan motor
JPH0681533B2 (en) Motor speed controller
JP2650252B2 (en) Motor speed control device
JPS62233090A (en) Controller for capstan motor
JPS61240871A (en) Speed controller for motor
JPH0191685A (en) Controller for motor
JPS62210882A (en) Speed control unit of motor
JPH04208083A (en) Motor speed controller
JPS62236372A (en) Speed controller for motor
JPH0681536B2 (en) Compensator
JPS62259250A (en) Tension controller
JPS62236373A (en) Speed controller for motor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term