JPH0498845A - ダイナミックバーン・イン方法 - Google Patents
ダイナミックバーン・イン方法Info
- Publication number
- JPH0498845A JPH0498845A JP21573590A JP21573590A JPH0498845A JP H0498845 A JPH0498845 A JP H0498845A JP 21573590 A JP21573590 A JP 21573590A JP 21573590 A JP21573590 A JP 21573590A JP H0498845 A JPH0498845 A JP H0498845A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- burn
- semiconductor devices
- dynamic
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000012216 screening Methods 0.000 claims description 4
- 230000001133 acceleration Effects 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 102000011842 Serrate-Jagged Proteins Human genes 0.000 abstract 1
- 108010036039 Serrate-Jagged Proteins Proteins 0.000 abstract 1
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ダイナミックパーツ・イン方法に関し、さら
に詳しくは、各種半導体・デバイスのスクリーニングに
有効な汎用のダイナミックパーツ・イン方法に関する。
に詳しくは、各種半導体・デバイスのスクリーニングに
有効な汎用のダイナミックパーツ・イン方法に関する。
半導体デバイス等の潜在的な欠陥、或は製造上のバラツ
キにより時間的ストレスに依存する故障を除くためのス
クリーニング方法としてバーン・イン方法が用いられて
いる。しかし、バーン・イン方法では、供試半導体の全
ての素子に電圧を印加することは困難であり、電圧が印
加されない素子は寿命加速率が所望量に達しないという
問題がある。
キにより時間的ストレスに依存する故障を除くためのス
クリーニング方法としてバーン・イン方法が用いられて
いる。しかし、バーン・イン方法では、供試半導体の全
ての素子に電圧を印加することは困難であり、電圧が印
加されない素子は寿命加速率が所望量に達しないという
問題がある。
従って、全素子の寿命加速率を均一に向上させるために
、半導体デバイス等に高温下、定格或はそれ以上の動作
電圧を印加すると共に、デバイスの実動作に近い信号を
入力してテストを行うダイナミックパーツ・イン方法が
使用されるようになってきた。
、半導体デバイス等に高温下、定格或はそれ以上の動作
電圧を印加すると共に、デバイスの実動作に近い信号を
入力してテストを行うダイナミックパーツ・イン方法が
使用されるようになってきた。
ダイナミックパーツ・イン方法は1例えば温度を125
℃、電圧を5V(定格)から7vに上昇し、温度加速と
バイアス加速を同時に加えデバイスの寿命加速を行い、
いわゆる部品故障率でいう初期不良期間を短縮させよう
とするものである。
℃、電圧を5V(定格)から7vに上昇し、温度加速と
バイアス加速を同時に加えデバイスの寿命加速を行い、
いわゆる部品故障率でいう初期不良期間を短縮させよう
とするものである。
〔発明が解決しようとする課題1
従来のダイナミックパーツ・イン方法は、試料の内部回
路を駆動させるために、プログラミングされた信号を外
部から与える必要があった。そのため、試料の各入力端
子に正しいタイミングと論理波形を持つ信号を個別に供
給するマルチチャンネル入力信号が必要となるので、入
力信号発生装置自体が非常に高価なものとなり、また内
部回路を構成する全各素子を100%駆動させる入力信
号パターンの作成は技術的に難しく、人手を要するとい
う問題があった。
路を駆動させるために、プログラミングされた信号を外
部から与える必要があった。そのため、試料の各入力端
子に正しいタイミングと論理波形を持つ信号を個別に供
給するマルチチャンネル入力信号が必要となるので、入
力信号発生装置自体が非常に高価なものとなり、また内
部回路を構成する全各素子を100%駆動させる入力信
号パターンの作成は技術的に難しく、人手を要するとい
う問題があった。
また、マルチチャンネル入力信号は供試デバイスが変る
と5それに従って入力信号も変更しなければならず、そ
の供試デバイス用の入力信号発生装置が必要となるとい
う問題があった。
と5それに従って入力信号も変更しなければならず、そ
の供試デバイス用の入力信号発生装置が必要となるとい
う問題があった。
本発明は上述の問題点を解決して、経済的な負担も少な
く、然も、各種供試デバイスの各素子の寿命加速を簡単
に行うことを可能とするダイナミックパーツ・イン方法
を提供することを課題とするものである。
く、然も、各種供試デバイスの各素子の寿命加速を簡単
に行うことを可能とするダイナミックパーツ・イン方法
を提供することを課題とするものである。
〔課題を解決するための手段]
本発明は上述の問題点を解決するもので、半導体デバイ
スのスクリーニングを行うダイナミックパーツ・イン方
法に適用され、次の方法を採った。すなわち。
スのスクリーニングを行うダイナミックパーツ・イン方
法に適用され、次の方法を採った。すなわち。
供試半導体デバイスのバーン・イン電源電圧として交流
波形を印加し、供試デバイスに含まれる全各素子の寿命
加速を行うことを特徴とするダイナミックパーツ・イン
方法である。
波形を印加し、供試デバイスに含まれる全各素子の寿命
加速を行うことを特徴とするダイナミックパーツ・イン
方法である。
ここでいう交流波形とは、パルス状波形、鋸歯状波形、
正弦波形等をいう。
正弦波形等をいう。
〔作用]
本発明は供試デバイスの電源電圧としてパルス状、鋸歯
状、その他交流波形を印加する(例えば電源のon−o
ffなど)ので、例えば、入力信号発生装置などの大が
かりな装置を要せずにデバイスを構成する全ての素子に
過渡的な電気ストレスを付与することができ、経済的及
び容易に各素子の潜在的な欠陥を除去し、寿命加速を行
うことができる。
状、その他交流波形を印加する(例えば電源のon−o
ffなど)ので、例えば、入力信号発生装置などの大が
かりな装置を要せずにデバイスを構成する全ての素子に
過渡的な電気ストレスを付与することができ、経済的及
び容易に各素子の潜在的な欠陥を除去し、寿命加速を行
うことができる。
〔実施例1
第1図は本発明を好適に実施できる装置の説明図である
。
。
第1図はIが供試半導体、2が電源、3が信号入力を示
し、本発明においては、信号人力3端子は接地して右き
、電源2にパルス状波形4.鋸歯状波形5或は正弦波形
6等を供給してダイナミックパーツ・インを行うもので
ある。交流波形の好適印加条件は、 印加時間 2時間〜1週間 周波数 100〜500kH2 程度であって、パルス状波形の場合のDuty比は50
%程度が良い。
し、本発明においては、信号人力3端子は接地して右き
、電源2にパルス状波形4.鋸歯状波形5或は正弦波形
6等を供給してダイナミックパーツ・インを行うもので
ある。交流波形の好適印加条件は、 印加時間 2時間〜1週間 周波数 100〜500kH2 程度であって、パルス状波形の場合のDuty比は50
%程度が良い。
すなわち、本発明では人力信号の論理波形やタイミング
を考慮する必要はなく、電源として交流的オン・オフを
印加することにより、供試半導体に含まれる全ての素子
にストレスを平等に付与して、各素子の寿命加速を行う
ことができる。
を考慮する必要はなく、電源として交流的オン・オフを
印加することにより、供試半導体に含まれる全ての素子
にストレスを平等に付与して、各素子の寿命加速を行う
ことができる。
〔発明の効果J
本発明は、簡単な装置でしかも各種半導体デバイスのダ
イナミックパーツ・インが実施でき、半導体製造の生産
性の向上を図ることができる。
イナミックパーツ・インが実施でき、半導体製造の生産
性の向上を図ることができる。
第1図は本発明を好適に実施できる装置の説明図である
。 i −・−供試半導体 2・・・電源 3−・・信号人力 4・・−パルス状波形 5・・・鋸歯状波形 6・・・正弦波形
。 i −・−供試半導体 2・・・電源 3−・・信号人力 4・・−パルス状波形 5・・・鋸歯状波形 6・・・正弦波形
Claims (1)
- 【特許請求の範囲】 1 半導体デバイスのスクリーニングを行うダイナミッ
クパーツ・イン方法において、 供試半導体デバイスのバーン・イン電源電圧として交流
波形を印加し、該供試デバイスに含まれる全各素子の寿
命加速を行うことを特徴とするダイナミックパーツ・イ
ン方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21573590A JPH0498845A (ja) | 1990-08-17 | 1990-08-17 | ダイナミックバーン・イン方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21573590A JPH0498845A (ja) | 1990-08-17 | 1990-08-17 | ダイナミックバーン・イン方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0498845A true JPH0498845A (ja) | 1992-03-31 |
Family
ID=16677330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21573590A Pending JPH0498845A (ja) | 1990-08-17 | 1990-08-17 | ダイナミックバーン・イン方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0498845A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404219B1 (en) | 1998-12-07 | 2002-06-11 | Mitsubishi Denki Kabushiki Kaisha | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor |
-
1990
- 1990-08-17 JP JP21573590A patent/JPH0498845A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404219B1 (en) | 1998-12-07 | 2002-06-11 | Mitsubishi Denki Kabushiki Kaisha | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2688548B2 (ja) | 液晶パネル駆動用半導体装置 | |
US20070162799A1 (en) | Burn-in test signal generating circuit and burn-in testing method | |
JPH0498845A (ja) | ダイナミックバーン・イン方法 | |
JP2000079108A (ja) | 電力出力段に対する駆動信号を発生するための方法および装置ならびに電力出力段 | |
CN108933590B (zh) | 一种电压转换电路及点灯测试装置 | |
CN209895333U (zh) | 服务器硬盘背板电源测试装置 | |
Castro et al. | Low-cost hardware in the loop implementation of a boost converter | |
KR100478002B1 (ko) | 웨이퍼 크기별 공급 전원 선택기능을 구비한 도금전원공급장치 | |
RU2225013C2 (ru) | Автоматизированная система контроля электрических величин аппаратуры электронной | |
KR100665915B1 (ko) | 번-인 테스트 시스템을 위한 전원공급 장치 | |
Davydov et al. | The automated system for parametric characterization of the input and output blocks in digital ICs | |
CN216848050U (zh) | 芯片测试装置 | |
JP3064990B2 (ja) | テストバーイン装置およびテストバーイン方法 | |
CN110412380B (zh) | 一种基于图形化mosfet驱动器的测试方法 | |
SU1150551A1 (ru) | Способ измерени времени пуска светолучевого осциллографа | |
JP2930669B2 (ja) | 半導体試験装置 | |
JP3106486B2 (ja) | 半導体集積回路の測定装置 | |
CN114814658B (zh) | 一种定时限极性测试仪 | |
SU1471156A1 (ru) | Устройство дл контрол параметров электронных блоков | |
JP7144973B2 (ja) | トランジスタの出力電圧を決定する方法 | |
US20110062920A1 (en) | Power supply, test apparatus, and control method | |
KR100332133B1 (ko) | 반도체 소자의 고온 테스트 방법 | |
JPH04298900A (ja) | 半導体メモリ装置 | |
JPS63200079A (ja) | 半導体素子の特性測定方式 | |
SU641345A1 (ru) | Устройство дл испытани вентил |