JPH0496353A - Sealing structure, manufacture thereof and semiconductor device - Google Patents

Sealing structure, manufacture thereof and semiconductor device

Info

Publication number
JPH0496353A
JPH0496353A JP2214743A JP21474390A JPH0496353A JP H0496353 A JPH0496353 A JP H0496353A JP 2214743 A JP2214743 A JP 2214743A JP 21474390 A JP21474390 A JP 21474390A JP H0496353 A JPH0496353 A JP H0496353A
Authority
JP
Japan
Prior art keywords
cap
semiconductor element
base
sealed
sealing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2214743A
Other languages
Japanese (ja)
Inventor
Hiroshi Akasaki
赤崎 博
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP2214743A priority Critical patent/JPH0496353A/en
Publication of JPH0496353A publication Critical patent/JPH0496353A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE:To relax thermal stress, and to realize high reliability at low cost by forming sealing structure composed of a cap being sealed with a base and organizing a sealing space and forming the side face of the cap in expansible curved structure. CONSTITUTION:A bellows-shaped curved structure 4a is formed to the side face section of a cap 14 sealing a semiconductor element 3 between the cap 4 and a base 1. Consequently, the curved structure 4a is easily expanded and contracted and deformed in the direction of the laminating of the base 1, the semiconductor element, etc., and the direction of the plane of the base 1 without damaging the airtight sealing state of the semiconductor element 3. As a result, even when thermal deformation such as expansion and contraction is generated in the semiconductor element 3, bump electrodes 2 and further the cap 11 at the time of heating, cooling and the change of an ambient temperature by the operation of the semiconductor element 3 and opeeration stoppage, the curved structure 4a in the cap 4 follows up to these deformation and is deformed easily. Accordingly, the working of large thermal stress to the semiconductor element 3 and the bump electrodes 2 and sealing sections with the cap 4 and the base 1 is avoided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、封止構造およびその製造方法ならびに半導
体装置に関し、特に、フリップ・チップ技術による半導
体素子の封止に適用して有効な技術に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a sealing structure, a method for manufacturing the same, and a semiconductor device, and particularly relates to a technique effective when applied to sealing a semiconductor element using flip chip technology. .

〔従来の技術〕[Conventional technology]

たとえば、半導体装置の実装技術においては、半導体素
子の高集積化による発熱量の増大や実装密度の向上など
の要請に対応するなどの観点から、従来、たとえば、特
開昭62−249429号公報に開示されるような封止
技術が提案されている。
For example, in the packaging technology of semiconductor devices, from the viewpoint of responding to demands such as increased heat generation due to higher integration of semiconductor elements and improved packaging density, conventionally, for example, Japanese Patent Application Laid-Open No. 62-249429 Encapsulation techniques as disclosed have been proposed.

すなわち、パッケージ基板に、複数の半田バンプを介し
て接続する、いわゆるフリップ・チップ技術によって半
導体素子を搭載し、パッケージ基板にろう付けなどによ
って封着される断面がコの字形のキャップによって封止
する。そして半導体素子の上面(半田バンプによる接続
面の背面)とキャップの内周上面とが接するようにキャ
ップの内法寸法を設定し両者の接触界面には所望の金属
層などを充填した封止構造とするものである。
In other words, a semiconductor element is mounted on a package substrate using so-called flip-chip technology, which is connected via a plurality of solder bumps, and is sealed with a cap having a U-shaped cross section that is sealed to the package substrate by brazing or the like. . Then, the internal dimensions of the cap are set so that the top surface of the semiconductor element (the back side of the connection surface by solder bumps) and the top inner surface of the cap are in contact with each other, and the contact interface between the two is filled with a desired metal layer, etc. to form a sealing structure. That is.

ところで、上述のような従来の封止構造を構成するキャ
ップの材料としては、以下のような理由から、たとえば
窒化アルミニウム(Aj!N)の使用が一般化しつつあ
る。すなわち、〔1)シリコンなどからなる半導体素子
に熱膨張係数が近い、(2)強度が優れているとともに
硬度が比較的小さく、加工しやすい、(3)常圧焼結が
できる。
By the way, the use of aluminum nitride (Aj!N), for example, is becoming common as a material for the cap constituting the conventional sealing structure as described above, for the following reasons. That is, (1) it has a coefficient of thermal expansion close to that of a semiconductor element made of silicon or the like, (2) it has excellent strength and relatively low hardness and is easy to process, and (3) it can be sintered under normal pressure.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記の従来技術に右いては、キャップの材料
となる窒化アルミニウムが高価であるため、封止構造の
製造コストが高くなる一因となる。
However, in the above-mentioned conventional technology, aluminum nitride, which is a material for the cap, is expensive, which is a factor in increasing the manufacturing cost of the sealing structure.

また、南強度のパッケージペースとキャップとで構成さ
れる剛構造の内部に半導体素子が拘束された状態で封止
されるため、作動中の発熱などによる温度変化によって
、半導体素子や半田バンプの接合部などに熱応力が作用
し、たとえば半田バンプとパッケージベースとの接合部
が不時に破断して導通不良となるなどの信頼性の低下を
生じる。
In addition, since the semiconductor element is confined and sealed inside the rigid structure made up of the package paste and the cap, the semiconductor element and solder bumps can be easily bonded due to temperature changes caused by heat generated during operation. Thermal stress acts on the solder bumps and the package base, resulting in a decrease in reliability, such as failure of continuity due to unintentional breakage of the joint between the solder bump and the package base.

これを回避するためには、キャップの寸法などを厳密に
設計/製造する必要があるが、このような対策は前述の
ようなキャップの製造コスト高を一層促進することとな
る。
In order to avoid this, it is necessary to strictly design/manufacture the dimensions of the cap, but such measures will further increase the manufacturing cost of the cap as described above.

したがって、本発明の目的は、安価で信頼性の高い封止
構造を提供することにある。
Therefore, an object of the present invention is to provide an inexpensive and highly reliable sealing structure.

本発明の他の目的は、所望の形状の封止構造を低コスト
で容易に得ることが可能な封止構造の製造方法を提供す
ることにある。
Another object of the present invention is to provide a method for manufacturing a sealed structure that allows a sealed structure of a desired shape to be easily obtained at low cost.

本発明のさらに他の目的は、安価で信頼性の高い半導体
装置を提供することにある。
Still another object of the present invention is to provide an inexpensive and highly reliable semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願に右いて開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下転のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明になる封止構造は、ペースと、このペ
ースに封着されて封止空間を構成するキャップとからな
る封止構造であって、キャップの側面が伸縮自在な湾曲
構造をなすものである。
That is, the sealing structure according to the present invention is a sealing structure consisting of a paste and a cap that is sealed to the paste and forms a sealed space, and the side surface of the cap has a curved structure that can be expanded and contracted. It is.

また、本発明になる封止構造の製造方法は、ペースと、
このペースに封着されて封止空間を構成するキャップと
からなる封止構造の製造方法であって、キャップの輪郭
形状を模した少なくとも一つの凸部または凹部を有する
型体の表面に所望の物質からなる膜を被着形成する第1
の段階と、型体を除去することによりキャップを得る第
2の段階とからなるものである。
Further, the method for manufacturing a sealing structure according to the present invention includes a pace,
A method for manufacturing a sealing structure comprising a cap that is sealed to the paste to form a sealing space, the method comprising: forming a desired sealing structure on the surface of a mold body having at least one convex portion or concave portion imitating the contour shape of the cap; The first step is to deposit and form a film made of a substance.
and a second step of obtaining the cap by removing the mold.

また、本発明になる半導体装置は、請求項4゜5または
6記載の封止構造の製造方法によって得られる封止構造
を用いて半導体素子を封止してなるものである。
Further, a semiconductor device according to the present invention is obtained by sealing a semiconductor element using a sealing structure obtained by the method for manufacturing a sealing structure according to claim 4.5 or 6.

また、本発明になる半導体装置は、ペースと、このペー
スに半田バンプを介して接合される半導体素子と、ペー
スと半導体素子との間に封着されベースと半導体素子と
の接合部を封止する枠材とからなり、枠材の側面には伸
縮可能な湾曲構造が形成された構造を有するものである
Further, the semiconductor device of the present invention includes a paste, a semiconductor element bonded to the paste via a solder bump, and a joint between the base and the semiconductor element sealed between the paste and the semiconductor element. The frame material has a structure in which an expandable and contractible curved structure is formed on the side surface of the frame material.

〔作用〕[Effect]

上記した本発明の封止構造によれば、たとえば、ベース
側に半田バンプを介して半導体素子を搭載するとともに
、背面側をキャップに接続した封止状態とする場合でも
、半導体素子やキャップの温度変化による寸法の変化が
、キャップに設けられている湾曲構造の伸縮変形によっ
て吸収され、半導体素子や半田バンプなどに大きな熱応
力が作用することが回避される。また、熱膨張率を半導
体素子の材料に近づけるなどの目的で、キャップの素材
として高価な窒化アルミニウムなどを用いる必要が無く
なる。これにより、封入される半導体素子や半田バンプ
の破損などに起因する障害の発生の少ない信頼性の高い
封止構造を低コストで実現することができる。
According to the above-described sealing structure of the present invention, even when a semiconductor element is mounted on the base side via solder bumps and the back side is connected to the cap in a sealed state, the temperature of the semiconductor element and the cap increases. Dimensional changes due to changes are absorbed by the expansion and contraction deformation of the curved structure provided in the cap, thereby avoiding large thermal stress from acting on semiconductor elements, solder bumps, and the like. Furthermore, it is no longer necessary to use expensive aluminum nitride or the like as a material for the cap in order to bring the coefficient of thermal expansion close to that of the material of the semiconductor element. As a result, a highly reliable sealing structure with few occurrences of failures due to breakage of the encapsulated semiconductor element or solder bumps can be realized at low cost.

また、本発明になる封止構造の製造方法によれば、たと
えば、キャップが、ベローズ状などの湾曲構造を備えた
複雑な形状を呈する場合でも、複雑な加工や組立工程を
経ることなく、当該形状に応じた型体の表面に所望の物
質からなる膜を無電解メッキなどの方法で被着形成する
ことで、低コストで容易に形成することができる。
Further, according to the method for manufacturing a sealing structure according to the present invention, even if the cap has a complicated shape with a curved structure such as a bellows shape, the cap can be manufactured without going through complicated processing or assembly steps. By depositing a film made of a desired substance on the surface of a mold according to the shape by a method such as electroless plating, it can be easily formed at low cost.

また、本発明になる請求項6および7記載の半導体装置
によれば、所望の金属などで形成され、半導体素子や半
田バンプなどに作用する熱応力の緩和に有効なベローズ
状などの湾曲構造を有するキャップを用いた封止構造を
採用することで、たとえば高価な窒化アルミニウムなど
の素材からなるキャップを有する封止構造を採用する場
合に比較して、・低コストで高い信頼性を得ることがで
きる。
Further, according to the semiconductor device according to claims 6 and 7 of the present invention, the semiconductor device is formed of a desired metal or the like and has a curved structure such as a bellows shape that is effective for alleviating thermal stress acting on semiconductor elements, solder bumps, etc. By adopting a sealing structure using a cap made of aluminum nitride, it is possible to obtain high reliability at a lower cost than when using a sealing structure with a cap made of expensive materials such as aluminum nitride. can.

また、本発明になる請求項8記載の半導体装置によれば
、半導体素子とベースとを伸縮可能な枠材によって封止
するとともに、当該枠材を安価な金属などで構成するこ
とで、低コストで、熱応力の緩和による信頼性の向上を
実現することができる。さらに、枠材を半田バンプの融
点付近の温度で伸張するように設定された形状記憶合金
やバイメタルなどで構成し、組立後、半田バンプの融点
程度の温度まで加熱して枠材を伸張させることにより、
半田バンプの形状を鼓状にすることで、当該半田バンプ
と、半導体素子およびベースの双方との接合部における
応力集中が緩和され、半田バンプによる接合の信頼性を
より向上させることができる。
Further, according to the semiconductor device according to claim 8 of the present invention, the semiconductor element and the base are sealed by a stretchable frame material, and the frame material is made of an inexpensive metal or the like, thereby reducing the cost. This makes it possible to improve reliability by alleviating thermal stress. Furthermore, the frame material is made of a shape memory alloy, bimetal, etc. that is set to expand at a temperature near the melting point of the solder bump, and after assembly, the frame material is stretched by heating to a temperature around the melting point of the solder bump. According to
By making the shape of the solder bump into a drum shape, stress concentration at the joint between the solder bump and both the semiconductor element and the base is alleviated, and the reliability of the joint by the solder bump can be further improved.

〔実施例1〕 以下、本発明の一実施例である封止構造およびその製造
方法、さらにはそれらを用いた半導体装置の一例につい
て、図面を参照しながら詳細に説明する。
[Example 1] Hereinafter, an example of a sealing structure and its manufacturing method, which is an example of the present invention, and a semiconductor device using the same will be described in detail with reference to the drawings.

第1図は本発明の一実施例である封止構造およびそれを
用いた半導体装置の構成の一例を模式的に示す略断面図
であり、第2図(a)〜(C)は、その製造方法の一例
を工程順に示す略断面図である。
FIG. 1 is a schematic cross-sectional view schematically showing an example of the configuration of a sealing structure and a semiconductor device using the same, which is an embodiment of the present invention, and FIGS. It is a schematic sectional view showing an example of a manufacturing method in order of steps.

まず、第1図によって本実施例の封止構造およびそれを
用いた半導体装置の構成を説明する。
First, the sealing structure of this embodiment and the structure of a semiconductor device using the same will be explained with reference to FIG.

たとえば、アルミナやムライトなどのセラミックスから
なり、内部に図示しない多層配線構造が形成されたベー
ス1において、表面電橋が露出して配電された上面には
、たとえば、Pb−3n系の半田からなるバンプ電極2
を介したフェイスダウンボンディング技術によって、半
導体素子3が電気的および機械的に接続固定されている
For example, in the base 1, which is made of ceramics such as alumina or mullite, and has a multilayer wiring structure (not shown) formed therein, the upper surface where the surface electric bridge is exposed and where electricity is distributed is made of, for example, Pb-3n solder. Bump electrode 2
Semiconductor element 3 is electrically and mechanically connected and fixed by face-down bonding technology.

ベース1の上面において、搭載された半導体素子3を取
り囲む周縁領域には、たとえば、ニッケル、銅、コバル
ト、金およびこれらの合金からなるキャップ4が、たと
えば、Pb−5n系、Pb−Ag系、Pb−Ag−5n
系、Pb−Ag−In系の半田などからなる接合層5を
介して封着され、半導体素子3を封止して半導体装置を
構成している。
On the upper surface of the base 1, a cap 4 made of, for example, nickel, copper, cobalt, gold, or an alloy thereof is provided in a peripheral region surrounding the mounted semiconductor element 3. Pb-Ag-5n
A semiconductor device is constructed by sealing the semiconductor element 3 through a bonding layer 5 made of Pb-Ag-In-based solder or the like.

半導体素子3とキャップ4との間隙には、たとえば前述
の接合層5と同等の材料からなる充填層6が介在してお
り半導体素子3の動作中に発生する熱が、この充填層6
およびキャップ4を介して外部に効率良く放散される構
造となっている。
A filling layer 6 made of, for example, the same material as the bonding layer 5 described above is interposed in the gap between the semiconductor element 3 and the cap 4, and heat generated during the operation of the semiconductor element 3 is transferred to the filling layer 6.
The structure is such that it is efficiently dissipated to the outside via the cap 4.

ベース1の底面には、複数の実装用バンプ電掻7が配置
されており、この実装用バンプ電極7は、ベース1の内
部に設けられた図示しない多層配線構造および封止構造
内部のバンプ電極2を介して、半導体素子3の内部の集
積回路に接続されている。
A plurality of mounting bump electrodes 7 are arranged on the bottom surface of the base 1, and the mounting bump electrodes 7 are the bump electrodes inside the multilayer wiring structure and sealing structure (not shown) provided inside the base 1. 2, it is connected to an integrated circuit inside the semiconductor element 3.

そして、実装用バンプ電極7を介して、図示しない実装
基板に対するフェイスダウンボンディングを行うことに
より、半導体装置が当該実装基板に対して実装される。
Then, by performing face-down bonding to a mounting board (not shown) via the mounting bump electrode 7, the semiconductor device is mounted on the mounting board (not shown).

なお、相互に接続されるバンプ電極2および実装用バン
プ電極7の配列ピッチは、相互に等しいか、または実装
用バンプ電極7が大きくなるように設定されている。
The arrangement pitch of the bump electrodes 2 and the mounting bump electrodes 7 that are connected to each other is set to be equal to each other, or so that the mounting bump electrodes 7 are larger.

また、上述の構造におけるバンプ電極2.充填層6.接
合15.実装用バンプ電極7の溶融温度は、バンプ電極
2が最も高く、充填層6および接合層5は同じか、接合
層5のほうが高く、実装用バンプ電極7は最も溶融温度
が低く設定されている。従って、互いに他を溶融させる
ことなく、組立順序に従って各部を的確に接合すること
が可能である。
Further, the bump electrode 2 in the above structure. Filled layer 6. Joining 15. The melting temperature of the bump electrode 7 for mounting is set to be the highest for the bump electrode 2, the filling layer 6 and the bonding layer 5 are the same or higher, and the melting temperature of the bump electrode 7 for mounting is set to be the lowest. . Therefore, it is possible to accurately join each part according to the assembly order without melting each other.

二の場合、ベース1との間に半導体素子3を封止するキ
ャップ4の側面部には、たとえばベローズ状の湾曲構造
4aが設けられており、半導体素子3の気密封止状態を
損なうことなく、ベース1および半導体素子3などの積
層方向およびベース1の平面方向などに容易に伸縮変形
する構造となっている。
In case 2, a bellows-like curved structure 4a, for example, is provided on the side surface of the cap 4 that seals the semiconductor element 3 between it and the base 1, without impairing the hermetically sealed state of the semiconductor element 3. , the base 1 and the semiconductor element 3 are easily expanded and deformed in the stacking direction and in the planar direction of the base 1.

このため、たとえば、半導体素子3の作動および作動停
止などによる加熱および冷却や、環境温度の変動に際し
て、半導体素子3やバンプ電極2、さらにはキャップ4
に膨張収縮などの熱変形が発生しても、キャップ4にお
ける湾曲構造4aが、これらの変形に追随して容易に変
形するので、半導体素子3やバンプ電極2、さらにはキ
ャップ4とベース1との封着部などに大きな熱応力が作
用することが確実に回避される。
For this reason, for example, when heating and cooling the semiconductor element 3 due to activation and deactivation, or fluctuations in environmental temperature, the semiconductor element 3, the bump electrodes 2, and even the cap 4
Even if thermal deformation such as expansion and contraction occurs in the cap 4, the curved structure 4a of the cap 4 easily deforms following these deformations, so that the semiconductor element 3, the bump electrodes 2, and even the cap 4 and the base 1 are It is possible to reliably avoid applying large thermal stress to the sealing portions, etc.

この結果、たとえば熱応力によって、半導体素子3やバ
ンプ電極2などが損傷を受けて発生する動作不良や、封
着部の破断による気密不良などの障害が未然に防止され
、封止構造および半導体装置の信頼性が確実に向上する
As a result, failures such as malfunctions caused by damage to the semiconductor element 3 and bump electrodes 2 due to thermal stress, and failures such as poor airtightness due to breakage of the sealing part, are prevented, and the sealing structure and semiconductor device reliability will definitely improve.

また、従来のようにキャップの剛性と熱応力の緩和とを
両立させるなどの目的で、たとえば、半導体素子3の素
材であるシリコンなどと熱膨張係数などの整合性のよい
窒化アルミニウムなどのような高価なセラミックスなど
を用いる必要がなく、充分な封止性能を有する安価な金
属などでキャップ4を構成することが可能となり、封止
構造および半導体装置の製造コストを引き下げることが
できる。
In addition, for the purpose of achieving both the rigidity of the cap and the relaxation of thermal stress as in the past, for example, a material such as aluminum nitride, which has a good thermal expansion coefficient matching with silicon, which is the material of the semiconductor element 3, is used. It is not necessary to use expensive ceramics or the like, and the cap 4 can be made of an inexpensive metal or the like having sufficient sealing performance, and the manufacturing cost of the sealing structure and the semiconductor device can be reduced.

次に第1図に例示した封止構造および半導体装置に用い
たキャップ4の製造方法の一例について第2図(a)〜
(C)を参照しながら詳細に説明する。
Next, an example of the method for manufacturing the cap 4 used in the sealing structure and semiconductor device illustrated in FIG. 1 is shown in FIGS. 2(a) to 2(a).
This will be explained in detail with reference to (C).

まず、同図(a)に示されるように、キャップ4の内部
形状を模した凸部が表面に所定のピッチで多数形成され
たゴム型8を既存のプロセスによって形成し、さらに、
形状を安定化されるために、当該ゴム型8の起伏にあっ
た整形板9を組み合わせる。
First, as shown in FIG. 4(a), a rubber mold 8 having a plurality of protrusions imitating the internal shape of the cap 4 formed at a predetermined pitch on the surface is formed by an existing process, and further,
In order to stabilize the shape, a shaping plate 9 that matches the undulations of the rubber mold 8 is combined.

この場合、ゴム型8は電気絶縁材であるため、無電解メ
ッキ(Electroless Plating)を用
いる。
In this case, since the rubber mold 8 is an electrically insulating material, electroless plating is used.

すなわち、不導体上に無電解メッキ皮膜を形成するため
にはメッキの析出核となる触媒種をゴム型8の表面に吸
着させる必要があるため、たとえば下記のいずれかの方
法によって前処理を行う。
That is, in order to form an electroless plating film on a nonconductor, it is necessary to adsorb the catalyst species that will become the precipitation nuclei of the plating onto the surface of the rubber mold 8, so a pretreatment is performed, for example, by one of the following methods. .

l)まず、ゴム型8の表面を第一錫イオン(Sn2゛)
を含む溶液に浸漬して感受性化(sensitizin
g)を行い、次いで、パラジウムイオン(Pd”)を含
む溶液に浸漬して活性化(activating)を行
う。感受性化の目的は、吸着力の強い錫イオンをまずゴ
ム型80表面に形成させることであり、活性化により、
ゴム型80表面でのパラジウムイオンと錫イオンとの反
応によって触媒種を形成する〔二液法〕。
l) First, the surface of the rubber mold 8 is coated with stannous ions (Sn2゛).
sensitization by immersion in a solution containing
g) and then activating by immersing it in a solution containing palladium ions (Pd'').The purpose of sensitization is to first form strongly adsorbed tin ions on the surface of the rubber mold 80. , and upon activation,
A catalyst species is formed by a reaction between palladium ions and tin ions on the surface of the rubber mold 80 [two-liquid method].

1i)l&イオンとパラジウムイオンとを混合した懸濁
液にゴム型8を浸漬することにより、ゴム型80表面に
触媒種を形成する〔−液性〕。
1i) A catalyst species is formed on the surface of the rubber mold 80 by immersing the rubber mold 8 in a suspension containing a mixture of l& ions and palladium ions [-liquid type].

このような処理の後、たとえばニッケル、銅。After such processing, for example, nickel, copper.

コバルト、金およびこれらの合金などの無電解メッキを
行い、ゴム型8の表面に、単層または多層の所望の物質
からなるメッキ層40を所望の厚さに被着形成する。こ
の状態が第2図(b)である。
Electroless plating of cobalt, gold, alloys thereof, etc. is performed to form a single-layer or multi-layer plating layer 40 of a desired material on the surface of the rubber mold 8 to a desired thickness. This state is shown in FIG. 2(b).

次に、ゴム型8から整形板9を取り外し、さらに、たと
えば溶剤などでゴム型8を溶解除去する。
Next, the shaping plate 9 is removed from the rubber mold 8, and the rubber mold 8 is dissolved and removed using, for example, a solvent.

その後、所定の寸法にメッキ層40を切断して個々のキ
ャップ4を得る。
Thereafter, the plated layer 40 is cut into predetermined dimensions to obtain individual caps 4.

このように、本実施例の製造方法によれば、たとえば通
常の機械加工などによっては製作が困難な湾曲構造4a
を有するキャップ4を、継ぎ目なしに一体に、しかも多
数個同時に得ることができ、また、製造プロセスの自動
化も容易である。
As described above, according to the manufacturing method of this embodiment, the curved structure 4a, which is difficult to manufacture by ordinary machining, for example.
A large number of caps 4 can be obtained simultaneously without any seams, and the manufacturing process can be easily automated.

このため、湾曲構造4aを有するキャップ4を高い強度
右よび品質を維持しつつ量産することが可能となり、キ
ャップ4を用いる封止構造および半導体装置の製造コス
トを確実に低減できる。
Therefore, it is possible to mass-produce the cap 4 having the curved structure 4a while maintaining high strength and quality, and it is possible to reliably reduce the manufacturing cost of the sealing structure and semiconductor device using the cap 4.

なお、上記の説明では、ゴム型8をメッキ層40から除
去する方法の一例として溶剤による溶解を行う場合につ
いて説明したが、たとえば、前処理の際にゴム型80表
面に対する触媒種の付着力などを制御して、機械的にメ
ッキ層40から剥離する方法を用いてもよい。
In addition, in the above explanation, as an example of a method for removing the rubber mold 8 from the plating layer 40, a case was explained in which dissolution with a solvent is performed. Alternatively, a method may be used in which the plating layer 40 is mechanically peeled off by controlling the plating layer 40 .

また、メッキ層40を分断して得られた個々のキャップ
4に対して、必要に応じて、金その他の金属メッキを施
し、強度や耐食性の向上を図るようにしてもよい。
Further, the individual caps 4 obtained by dividing the plating layer 40 may be plated with gold or other metal, if necessary, to improve strength and corrosion resistance.

また、前処理としては、前述の触媒種の形成の代わりに
、たとえば蒸着技術などによって当該触媒種に相当する
初期薄膜を形成し、その後、通常の電気メッキを行うな
どの方法でもよい。
Furthermore, as a pretreatment, instead of forming the catalyst species described above, a method such as forming an initial thin film corresponding to the catalyst species by, for example, a vapor deposition technique, and then performing normal electroplating may be used.

〔実施例2〕 第3図は、本発明の他の実施例である半導体装置の構成
の一例を模式的に示す要部略断面図である。
[Embodiment 2] FIG. 3 is a schematic cross-sectional view of essential parts schematically showing an example of the configuration of a semiconductor device according to another embodiment of the present invention.

この実施例2の場合には、ベース1の上面に、バンプ電
極2を介して半導体素子3を搭載するとともに、この半
導体素子3におけるバンプ電極2の接合面と、ベース1
の上面との間に、両端が封着される筒状のフレーム10
を設けて、半導体素子3とベース1との接合領域を封止
し、外部から保護する構造としたものである。
In the case of this second embodiment, the semiconductor element 3 is mounted on the upper surface of the base 1 via the bump electrodes 2, and the bonding surface of the bump electrodes 2 on the semiconductor element 3 and the base 1
A cylindrical frame 10 whose both ends are sealed between the upper surface of the
is provided to seal the bonding region between the semiconductor element 3 and the base 1 and protect it from the outside.

また、フレーム10には、伸縮変形が自在な蛇腹状の湾
曲構造10aが設けられており、温度変化によって発生
する、ベース1.バンプ電極2゜半導体素子3.さらに
は当該フレーム10自体の熱変形が、湾曲構造10Hの
容易な変形によって吸収されるように構成されている。
Further, the frame 10 is provided with a bellows-shaped curved structure 10a that can be freely expanded and contracted, and the base 1. Bump electrode 2° semiconductor element 3. Furthermore, the frame 10 itself is configured so that thermal deformation is absorbed by the easy deformation of the curved structure 10H.

これにより、有害な熱応力が、半導体素子3やバンプ電
極2.ベース1などに作用することが回避され、半導体
装置の信頼性が向上する。
This causes harmful thermal stress to be applied to the semiconductor element 3 and the bump electrodes 2. The effect on the base 1 and the like is avoided, and the reliability of the semiconductor device is improved.

また、湾曲構造108などの複雑な形状を呈するフレー
ム10は、前述の実施例1において例示した製造方法な
どによって大量かつ安価に製造することができる。
Further, the frame 10 having a complicated shape such as the curved structure 108 can be manufactured in large quantities and at low cost by the manufacturing method exemplified in the first embodiment described above.

一方、ベース1に半導体素子3を接合するバンプ電極2
は、はぼ球形を呈するため、当該バンプ電極2とベース
1および半導体素子3との接合部の周囲には楔形の空間
が形成されてくびれた状態となり接合部における応力集
中の一因となっている。
On the other hand, a bump electrode 2 for bonding a semiconductor element 3 to a base 1
Since the bump electrode 2 has a spherical shape, a wedge-shaped space is formed around the joint between the bump electrode 2, the base 1, and the semiconductor element 3, resulting in a constricted state and contributing to stress concentration at the joint. There is.

そこで、フレーム10を、たとえば、バンプ電極2の溶
融温度付近で伸張変形するように設定された形状記憶合
金やバイメタルなどによって構成する。
Therefore, the frame 10 is made of, for example, a shape memory alloy, a bimetal, or the like that is designed to expand and deform near the melting temperature of the bump electrode 2.

そして、13図に示されるように組立てた後、バンプ電
極2の溶融温度付近に加熱して、第4図に示されるよう
にフレーム10を伸張させ、ベース1と半導体素子3と
を離間させることにより、溶融状態の球状のバンプ電極
2を、鼓状のバンプ電極2aに成形した状態で凝固させ
る。
After assembling as shown in FIG. 13, the frame 10 is expanded as shown in FIG. 4 by heating near the melting temperature of the bump electrode 2 to separate the base 1 and the semiconductor element 3. As a result, the molten spherical bump electrode 2 is solidified into a drum-shaped bump electrode 2a.

これにより、バンプ電極2aと半導体素子3およびベー
ス1との接合部における応力集中が解消され、接合部の
強度が大きくなるので、半導体装置の動作の信頼性が向
上する。
This eliminates stress concentration at the joints between the bump electrodes 2a, the semiconductor element 3, and the base 1, and increases the strength of the joints, thereby improving the reliability of the operation of the semiconductor device.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、キャップを形成する際の型体の形状としては
、当該キャップの内周形状を模した凸部を設けることに
限らず、外周形状を模した凹部を設け、この凹部の内周
面に所望の物質からなる膜を被着形成するようにしても
よい。
For example, when forming a cap, the shape of the mold body is not limited to providing a convex portion that imitates the inner circumferential shape of the cap, but also providing a concave portion that imitates the outer circumferential shape, and forming a desired shape on the inner circumferential surface of the concave portion. Alternatively, a film made of a substance may be deposited.

また、型体の表面に対する所望の物質からなる膜の被着
形成方法としては、無電解メッキあるいは電解メッキ技
術などに限らず、たとえば化学気相成長技術やスパッタ
リング技術などを用いてもよい。
Furthermore, the method for forming a film made of a desired substance on the surface of the mold is not limited to electroless plating or electrolytic plating, but may also be, for example, chemical vapor deposition or sputtering.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
Among the inventions disclosed in this application, the effects obtained by typical inventions are briefly described below.

すなわち、本発明になる封止構造によれば、キャップに
設けられた湾曲構造によって熱応力が緩和されるととも
に、熱応力を緩和する目的で特定の高価な素材を用いる
必要もないので、低コストで高い信頼性を実現すること
ができる。
That is, according to the sealing structure of the present invention, thermal stress is alleviated by the curved structure provided on the cap, and there is no need to use a specific expensive material for the purpose of alleviating thermal stress, so the cost is low. high reliability can be achieved.

また、本発明になる封止構造の製造方法によれば、たと
えば湾曲構造などの任意の複雑な形状のキャップを、所
望の材料で安価かつ大量に製造することができ、低コス
トで容易に信頼性の高い封止構造を得ることができる。
Further, according to the manufacturing method of the sealing structure of the present invention, caps having arbitrary complicated shapes such as curved structures can be manufactured in large quantities at low cost using desired materials, and are easily reliable at low cost. A sealing structure with high properties can be obtained.

また、請求項6および7記載の本発明になる半導体装置
によれば、封止構造を構成するキャップに設けられた湾
曲構造によって熱応力の発生が緩和されるとともに、熱
応力を緩和する目的で特定の高価な素材を用いる必要も
ないので、低コストで高い信頼性を実現することができ
る。
Further, according to the semiconductor device according to the present invention as set forth in claims 6 and 7, the curved structure provided in the cap constituting the sealing structure alleviates the occurrence of thermal stress. Since there is no need to use specific expensive materials, high reliability can be achieved at low cost.

また、請求項8記載の本発明になる半導体装置によれば
、封止構造を構成するフレームによって半導体素子とベ
ースとを接合する半田バンプなどの接合部が確実に封止
されるとともに、たとえば、組立後における加熱操作に
よってフレームを伸張させ、球状の半田バンプの形状を
応力集中の少ない鼓形状にすることで接合部の疲労強度
を確実に向上させることができ、低コストで高い信頼性
を実現することができる。
Further, according to the semiconductor device according to the present invention as set forth in claim 8, the joint portion such as the solder bump that joins the semiconductor element and the base is reliably sealed by the frame constituting the sealing structure, and, for example, By stretching the frame through a heating operation after assembly and changing the shape of the spherical solder bumps into a drum shape with less stress concentration, the fatigue strength of the joint can be reliably improved, achieving high reliability at low cost. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例である封止構造およびそれ
を用いた半導体装置の構成の一例を模式%式% 第2図(a)〜(C)は、その製造方法の一例を工程順
に示す略断面図、 第3図は、本発明の他の実施例である半導体装置の構成
の一例を模式的に示す要部略断面図、第4図は、その作
用の一例を模式的に示す要部略断面図である。 1・・・ベース、2.2a・・・バンプ電極、3・・・
半導体素子、4・・・キャップ、4a・・・湾曲構造、
5・・・接合層、6・・・充填層、7・・・実装用バン
プ電極、8・・・ゴム型、9・・・整形板、10・・・
フレーム、10a・・・湾曲構造、40・・・メッキ層
(キャップ)。 第3図 第4図 10:フレーム 10a:湾曲構造 代理人 弁理士 筒 井 大 和
FIG. 1 schematically shows an example of the configuration of a sealing structure and a semiconductor device using the same, which is an embodiment of the present invention. FIG. 3 is a schematic cross-sectional view showing an example of the structure of a semiconductor device according to another embodiment of the present invention, and FIG. 4 is a schematic cross-sectional view showing an example of its operation. FIG. 2 is a schematic cross-sectional view of main parts shown in FIG. 1...Base, 2.2a...Bump electrode, 3...
Semiconductor element, 4... Cap, 4a... Curved structure,
5... Bonding layer, 6... Filling layer, 7... Bump electrode for mounting, 8... Rubber mold, 9... Shaping plate, 10...
Frame, 10a... Curved structure, 40... Plating layer (cap). Figure 3 Figure 4 10: Frame 10a: Curved structure agent Patent attorney Daikazu Tsutsui

Claims (1)

【特許請求の範囲】 1、ベースと、このベースに封着されて封止空間を構成
するキャップとからなる封止構造であって、前記キャッ
プの側面が伸縮自在な湾曲構造をなすことを特徴とする
封止構造。 2、前記キャップがバイメタルまたは形状記憶合金から
なり、所望の温度で自発的に伸縮するようにしたことを
特徴とする請求項1記載の封止構造。 3、ベースと、このベースに封着されて封止空間を構成
するキャップとからなる封止構造の製造方法であって、
前記キャップの輪郭形状を模した少なくとも一つの凸部
または凹部を有する型体の表面に所望の物質からなる膜
を被着形成する第1の段階と、前記型体を除去すること
により前記キャップを得る第2の段階とからなることを
特徴とする封止構造の製造方法。 4、無電解メッキによって前記型体の表面に所望の物質
からなる膜を多層に形成することによって前記キャップ
を得ることを特徴とする請求項3記載の封止構造の製造
方法。 5、前記型体が弾性材料からなることを特徴とする請求
項3または4記載の封止構造の製造方法。 6、請求項1または2記載の封止構造を用いて半導体素
子を封止してなる半導体装置。 7、請求項3または4記載の封止構造の製造方法によっ
て得られる封止構造を用いて半導体素子を封止してなる
半導体装置。 8、ベースと、このベースに半田バンプを介して接合さ
れる半導体素子と、前記ベースと前記半導体素子との間
に封着され前記ベースと前記半導体素子との接合部を封
止する枠材とからなり、前記枠材の側面には伸縮可能な
湾曲構造が形成されてなる半導体装置。 9、前記枠材が前記半田バンプの溶融温度で自発的に伸
長するバイメタルまたは形状記憶合金からなり、組立完
了後の加熱による前記枠材の伸張によって、前記半田バ
ンプが鼓形を呈するようにしたことを特徴とする請求項
8記載の半導体装置。
[Claims] 1. A sealing structure consisting of a base and a cap that is sealed to the base to form a sealed space, characterized in that the side surface of the cap has a curved structure that can be expanded and contracted. Sealed structure with 2. The sealing structure according to claim 1, wherein the cap is made of a bimetal or a shape memory alloy and is configured to spontaneously expand and contract at a desired temperature. 3. A method for manufacturing a sealed structure comprising a base and a cap sealed to the base to form a sealed space,
A first step of forming a film made of a desired substance on the surface of a mold body having at least one convex or concave portion imitating the contour shape of the cap, and removing the mold body to remove the cap. a second step of obtaining a sealed structure. 4. The method of manufacturing a sealing structure according to claim 3, wherein the cap is obtained by forming a multilayer film of a desired material on the surface of the mold body by electroless plating. 5. The method of manufacturing a sealing structure according to claim 3 or 4, wherein the mold body is made of an elastic material. 6. A semiconductor device comprising a semiconductor element sealed using the sealing structure according to claim 1 or 2. 7. A semiconductor device obtained by sealing a semiconductor element using a sealing structure obtained by the method for manufacturing a sealing structure according to claim 3 or 4. 8. A base, a semiconductor element bonded to the base via solder bumps, and a frame member sealed between the base and the semiconductor element to seal the joint between the base and the semiconductor element. A semiconductor device comprising: an expandable and contractible curved structure formed on a side surface of the frame member. 9. The frame material is made of a bimetal or a shape memory alloy that spontaneously expands at the melting temperature of the solder bump, and the solder bump assumes an hourglass shape by stretching the frame material by heating after assembly is completed. 9. The semiconductor device according to claim 8.
JP2214743A 1990-08-14 1990-08-14 Sealing structure, manufacture thereof and semiconductor device Pending JPH0496353A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2214743A JPH0496353A (en) 1990-08-14 1990-08-14 Sealing structure, manufacture thereof and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2214743A JPH0496353A (en) 1990-08-14 1990-08-14 Sealing structure, manufacture thereof and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0496353A true JPH0496353A (en) 1992-03-27

Family

ID=16660856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2214743A Pending JPH0496353A (en) 1990-08-14 1990-08-14 Sealing structure, manufacture thereof and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0496353A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151619A (en) * 1992-11-12 1994-05-31 Tokai Rika Co Ltd Structure of packages for electronic parts
KR20170010085A (en) 2012-11-15 2017-01-25 미츠비시 쥬고교 가부시키가이샤 Adhered-matter removing device, and vapor deposition system using such adhered-matter removing device
WO2019059030A1 (en) * 2017-09-22 2019-03-28 株式会社村田製作所 Electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151619A (en) * 1992-11-12 1994-05-31 Tokai Rika Co Ltd Structure of packages for electronic parts
KR20170010085A (en) 2012-11-15 2017-01-25 미츠비시 쥬고교 가부시키가이샤 Adhered-matter removing device, and vapor deposition system using such adhered-matter removing device
WO2019059030A1 (en) * 2017-09-22 2019-03-28 株式会社村田製作所 Electronic component
CN111052351A (en) * 2017-09-22 2020-04-21 株式会社村田制作所 Electronic component
JPWO2019059030A1 (en) * 2017-09-22 2020-07-16 株式会社村田製作所 Electronic parts
US11387805B2 (en) 2017-09-22 2022-07-12 Murata Manufacturing Co., Ltd. Electronic component
CN111052351B (en) * 2017-09-22 2023-07-18 株式会社村田制作所 Electronic component

Similar Documents

Publication Publication Date Title
TWI527175B (en) Etch-back type semiconductor package, substrate and manufacturing method thereof
US5350947A (en) Film carrier semiconductor device
JP3129928B2 (en) Resin-sealed semiconductor device
US6420787B1 (en) Semiconductor device and process of producing same
US11355472B2 (en) Package structure and method for connecting components
JPH10173006A (en) Semiconductor device and its manufacturing method
JPH0496353A (en) Sealing structure, manufacture thereof and semiconductor device
JPH11214447A (en) Mounting structure for semiconductor device and mounting method therefor
JPS62266842A (en) Semiconductor device and manufacture thereof
JPH06204352A (en) Semiconductor ceramic package board and lid
JP2646989B2 (en) Chip carrier
JPS61242051A (en) Lead frame
JP2734381B2 (en) Semiconductor device mounting structure and method of manufacturing the same
JPS63289844A (en) Bump electrode of semiconductor device
JPH02142134A (en) Manufacture of semiconductor device and semiconductor device obtained through the same method
JPH09148380A (en) Semiconductor device
JPS60113934A (en) Semiconductor device
JPS6360533B2 (en)
JPS6118157A (en) Semiconductor device
JPS6038843A (en) Semiconductor device and manufacture thereof
JPH04100265A (en) Resin seal type semiconductor device and lead frame
JPH02185060A (en) Lead frame for semiconductor device
JPH0787201B2 (en) Semiconductor device
CN112992843A (en) Thin film flip chip packaging structure and manufacturing method thereof
JPH03138966A (en) Semiconductor integrated circuit device