JPH09148380A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09148380A JPH09148380A JP7329813A JP32981395A JPH09148380A JP H09148380 A JPH09148380 A JP H09148380A JP 7329813 A JP7329813 A JP 7329813A JP 32981395 A JP32981395 A JP 32981395A JP H09148380 A JPH09148380 A JP H09148380A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- carrier substrate
- semiconductor
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置、特に
半導体素子とキャリア基板とからなる半導体装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device including a semiconductor element and a carrier substrate.
【０００２】[0002]
【従来の技術】半導体装置として最も一般的なものは、
図１３に示すようなレジンモールド型半導体装置であ
る。図面において、１は半導体素子、２は該半導体素子
１がダイボンディング材３を介してダイボンディングさ
れたダイパッドで、リードフレームの一部を成していた
ものである。４、４、・・・は同じくリードフレームを
成していた外部リード端子、５、５、・・・は半導体素
子１の電極、６、６、・・・は該電極５、５、・・・と
それに対応する外部リード端子４、４、・・・との間を
接続する例えば金からなるコネクトワイヤ、７はトラン
スファーモールド成型法により形成されたモールド樹脂
である。2. Description of the Related Art The most common semiconductor device is
It is a resin mold type semiconductor device as shown in FIG. In the drawings, reference numeral 1 is a semiconductor element, and 2 is a die pad to which the semiconductor element 1 is die-bonded via a die bonding material 3, which constitutes a part of a lead frame. , 4 are external lead terminals that also formed a lead frame, 5, 5, ... Are electrodes of the semiconductor element 1, 6, 6, ... Are the electrodes 5, 5, ... , And the corresponding external lead terminals 4, 4, ... For connecting wires made of, for example, gold, and 7 is a molding resin formed by a transfer molding method.
【０００３】該半導体装置は、半導体素子１をリードフ
レームのダイパッド２２ダイボンディング材３を介して
ボンディングし、次いで、半導体素子１の各電極５、
５、・・・とリードフレームの外部リード端子４、４、
・・・との対応するものどうしをコネクトワイヤ６、
６、・・・介して接続し、その後、リードフレームの不
要部分をカットするという方法で製造される。図１４は
図１３に示すものよりもより高密度実装化したフリップ
チップ実装タイプの半導体装置を示すものである。同図
において、１は半導体素子、５、５、・・・は該半導体
素子１の電極、８、８、・・・は該電極５、５、・・・
に形成された例えば半田からなるバンプである。In this semiconductor device, the semiconductor element 1 is bonded via the die pad 22 of the lead frame and the die bonding material 3, and then each electrode 5 of the semiconductor element 1 is bonded.
5, and the external lead terminals 4, 4 of the lead frame,
... Connect the corresponding wires to each other,
6 and so on, and then the unnecessary portion of the lead frame is cut. FIG. 14 shows a flip-chip mounting type semiconductor device that is mounted at a higher density than that shown in FIG. In the figure, 1 is a semiconductor element, 5, 5, ... Are electrodes of the semiconductor element 1, 8, 8, ... Are the electrodes 5, 5 ,.
Bumps made of, for example, solder.
【０００４】該半導体装置は例えば多層の配線基板９
に、その配線膜（ランド）の端子部分１０、１０、・・
・に電極形成面側を配線基板９に向けた向きでバンプ
８、８、・・・を接続することにより実装される。１１
は該半導体素子１・キャリア基板９間に充填された封止
樹脂である。具体的には、半導体装置として電極５、
５、・・・に半田等の金属をメッキ（主として電気メッ
キ）あるいは蒸着により形成してバンプ８、８、・・・
を設けておき、これを半導体メーカーが出荷する。実装
メーカーはこの半導体装置を購入すると、それを下向き
でそのバンプ８、８、・・・が配線基板９、９、・・・
の配線（ランド）の端子部分１０、１０、・・・上に位
置する状態にし、その状態でリフローにより半田を溶融
させて電極５、５、・・・と端子部分１０、１０、・・
・とを接合し、しかる後、配線基板９・半導体素子１間
に液状封止樹脂１１を充填するという方法で実装する。The semiconductor device is, for example, a multilayer wiring board 9
The wiring film (land) terminal portions 10, 10, ...
It is mounted by connecting the bumps 8, 8, ... With the electrode formation surface side facing the wiring substrate 9. 11
Is a sealing resin filled between the semiconductor element 1 and the carrier substrate 9. Specifically, as the semiconductor device, the electrode 5,
.. are formed by plating a metal such as solder (mainly electroplating) or vapor deposition on the bumps 8 ,.
Is provided and the semiconductor manufacturer ships it. When a mounting maker purchases this semiconductor device, the bumps 8, 8, ... Are turned downward and the wiring boards 9, 9 ,.
, And the terminal portions 10, 10, ... By melting the solder by reflow in that state.
• and are joined together, and thereafter, the liquid sealing resin 11 is filled between the wiring board 9 and the semiconductor element 1 to mount them.
【０００５】この図１４に示す半導体装置は、半導体素
子１のサイズにきわめて近似したサイズで実装すること
ができ、高密度実装ができるといえる。It can be said that the semiconductor device shown in FIG. 14 can be mounted in a size extremely close to the size of the semiconductor element 1, and high-density mounting can be performed.
【０００６】[0006]
【発明が解決しようとする課題】ところで、図１３に示
す半導体装置は、半導体素子１表面の電極５、５、・・
・をワイヤボンド技術を用いてワイヤ６、６、・・・に
より外部リード端子４、４、・・・に接続しており、ワ
イヤ６、６、・・・のたわみ、ダイパッドの厚み等が樹
脂パッケージ７を厚くする要因になり、また、外部リー
ド端子４、４、・・・の内端側における配置密度を高め
ることを制約する。従って、端子数の増大、半導体装置
の小型化に伴って当然に必要となる高実装密度化の要求
に応えることに限界がある。By the way, the semiconductor device shown in FIG. 13 has electrodes 5, 5, ... On the surface of the semiconductor element 1.
Is connected to the external lead terminals 4, 4, ... Using wires 6, 6, ... Using wire bond technology, and the deflection of the wires 6, 6 ,. This becomes a factor of increasing the thickness of the package 7, and restricts the increase of the arrangement density of the outer lead terminals 4, 4, ... On the inner end side. Therefore, there is a limit in meeting the demand for higher packaging density which is naturally required with the increase in the number of terminals and the miniaturization of semiconductor devices.
【０００７】それに対して、図１４に示すフリップチッ
プ型半導体装置は図１３に示す半導体装置に比較して高
密度実装化が容易である。しかし、図１４に示すような
従来のフリップチップ型半導体装置には次に述べるよう
な問題があった。先ず第１に、半導体素子１の表面電極
５、５、・・・に予め電気メッキあるいは蒸着により半
田等を材料としたバンプ８、８、・・・を形成しておく
必要があり、所謂ウエハ工程に、配線基板製造用技術を
要する工程を新たに設定しなければならない。また、半
導体製造と、実装とが別会社により行われる場合には、
実装を行う側のメーカーが半導体製造メーカー側から半
導体素子１の電極５、５、・・・形成用マスク、その他
関連データを揃える必要がある等の煩雑さがある。On the other hand, the flip-chip type semiconductor device shown in FIG. 14 is easier to implement in high density than the semiconductor device shown in FIG. However, the conventional flip-chip type semiconductor device as shown in FIG. 14 has the following problems. First, it is necessary to previously form bumps 8, 8, ... Made of solder or the like on the surface electrodes 5, 5, ... Of the semiconductor element 1 by electroplating or vapor deposition in advance. It is necessary to newly set a process that requires a technique for manufacturing a wiring board. Also, when semiconductor manufacturing and mounting are performed by different companies,
This is complicated because the manufacturer on the mounting side needs to prepare the electrodes 5, 5, ... Forming mask of the semiconductor element 1 and other related data from the semiconductor manufacturer side.
【０００８】第２に、フリップチップ型の半導体装置に
は、半田等からなるバンプ８、８、・・・を形成した半
導体素子１を直接配線基板９の配線（ランド）の端子部
分１０、１０、・・・に接続した後に温度サイクル等の
熱疲労試験を行うと、バンプ８、８、・・・にクラック
が生じる等の不良モードが発生するという問題があっ
た。Secondly, in the flip-chip type semiconductor device, the semiconductor element 1 on which the bumps 8, 8, ... Made of solder or the like are formed is directly connected to the wiring (land) terminal portions 10, 10 of the wiring board 9. When a thermal fatigue test such as a temperature cycle is performed after the connection to the ..., There is a problem that a defective mode such as a crack is generated in the bumps 8, 8 ,.
【０００９】第３に、フリップチップ実装には、配線基
板９側に半導体素子１の電極５、５、・・・と直接接合
する配線を配置しなければならないので、その配線の形
成密度の限界によって半導体装置１側の電極５、５、・
・・の配置密度が制約されるという問題がある。即ち、
半導体素子１の電極５、５、・・・の配置密度は現在の
技術では７０μｍピッチまで高めることが可能であり、
将来的には更にピッチを小さくすることが可能である。
しかるに、配線基板９においては、配線の配置密度を１
００μｍピッチ以下にすることは少なくとも現在の技術
では不可能であり、将来的にも配置ピッチを飛躍的に小
さくすることは難しいと予想される。Thirdly, in flip-chip mounting, it is necessary to arrange wirings which are directly bonded to the electrodes 5, 5, ... Of the semiconductor element 1 on the wiring substrate 9 side, so that the formation density of the wirings is limited. Depending on the electrodes 5, 5, ...
.. There is a problem that the arrangement density of .. is restricted. That is,
With the current technology, the arrangement density of the electrodes 5, 5, ... Of the semiconductor element 1 can be increased to 70 μm pitch,
It is possible to further reduce the pitch in the future.
However, in the wiring board 9, the wiring arrangement density is set to 1
It is impossible at least with the current technology to reduce the pitch to 00 μm or less, and it is expected that it will be difficult to dramatically reduce the arrangement pitch in the future.
【００１０】従って、半導体素子１の製造技術において
は電極５、５、・・・を高い密度（小ピッチ）で形成す
ることができたとしても、それを搭載する側の多層配線
基板９における配置密度を高くすることができないの
で、結局、半導体素子１の電極５、５、・・・の配置密
度より高くすることは実装側からの制約を受けるために
不可能であったのである。また、従来におけるフリップ
チップ実装は、半導体素子１表面の電極５、５、・・・
にバンプ８、８、・・・を形成して実装するので、半導
体メーカーから実装メーカーへ半導体素子のままの形態
で出荷されることになる。その際に、ＫＧＤ（Known Go
od Die) 保証と実装後の不良品の原因区分について問題
が生じるのである。Therefore, even if the electrodes 5, 5, ... Can be formed with a high density (small pitch) in the manufacturing technology of the semiconductor element 1, the arrangement on the multilayer wiring board 9 on the side where they are mounted is high. Since the density cannot be increased, it is impossible to increase the density higher than the arrangement density of the electrodes 5, 5, ... Of the semiconductor element 1 due to restrictions from the mounting side. In the conventional flip-chip mounting, the electrodes 5, 5, ... On the surface of the semiconductor element 1 are mounted.
Since the bumps 8, 8, ... Are formed and mounted on the semiconductor chip, the semiconductor element is shipped from the semiconductor manufacturer to the mounting manufacturer in the form of the semiconductor element as it is. At that time, KGD (Known Go
od Die) There is a problem regarding the warranty and the cause category of defective products after mounting.
【００１１】即ち、半導体メーカーから実装メーカーに
半導体素子１がベアの状態で渡される。すると、半導体
メーカー側では半導体素子１の電気的特性を完全に測定
することは難しい。従って、実装メーカーにおいて実装
された半導体装置について不良が発生した場合、その不
良は半導体メーカー側に責任のある不良なのか、実装メ
ーカー側に責任のある不良なのかがわかりにくい場合が
あり、不良原因の究明も同一メーカーにより半導体ウェ
ハ工程と実装が行われた場合に比較して徹底しないもの
になりがちである。また、半導体メーカーとしては実装
段階での不手際で不良になる可能性があるので、ＫＧＤ
保証がしづらくなるという問題があるのである。第４
に、フリップチップ実装には、実装後において、故障が
生じた場合、半導体素子１と配線基板９との間は封止樹
脂１１が介在しているので、半導体素子１を交換するこ
とが不可能であり、リペアができないという問題もあ
る。その場合、配線基板９ごと交換する、即ち、所謂ボ
ード交換が必要となってしまう。That is, the semiconductor element 1 is delivered from the semiconductor manufacturer to the mounting manufacturer in a bare state. Then, it is difficult for the semiconductor manufacturer to completely measure the electrical characteristics of the semiconductor element 1. Therefore, when a failure occurs in the mounted semiconductor device at the mounting maker, it may be difficult to understand whether the failure is one that the semiconductor manufacturer is responsible for, or one that the mounting manufacturer is responsible for. The investigation tends to be less thorough than when the semiconductor wafer process and mounting are performed by the same manufacturer. Also, as a semiconductor manufacturer, there is a possibility of failure due to inadequacy at the mounting stage.
The problem is that it becomes difficult to guarantee. 4th
In addition, in the flip-chip mounting, when a failure occurs after mounting, the semiconductor element 1 cannot be replaced because the sealing resin 11 is interposed between the semiconductor element 1 and the wiring board 9. There is also a problem that repairs cannot be performed. In that case, it is necessary to replace the entire wiring board 9, that is, so-called board replacement.
【００１２】本発明はこのような問題点を解決すべく為
されたものであり、ウェハ工程にバンプを形成する工程
を付加する必要をなくし、実装段階で、半導体素子の電
極に関するマスク及びそれに関するデータを必要とする
煩雑さをなくし、バンプに温度サイクルによる熱履歴に
よってクラックの発生するおそれをなくし、半導体素子
が故障した場合のリペアを容易にし、半導体素子の電極
の配置密度を実装配線基板の配線密度の低さに拘束され
ることなく高めることを可能にし、半導体メーカーと実
装メーカーが別であっても、ＫＧＤ保証、原因究明が容
易なるようにすることを目的とする。The present invention has been made to solve the above problems, and eliminates the need to add a step of forming bumps to a wafer process, and relates to a mask for electrodes of a semiconductor device at a mounting stage and the mask. Eliminates the complexity of requiring data, eliminates the risk of cracks occurring on bumps due to thermal history due to temperature cycles, facilitates repair when semiconductor elements fail, and determines the density of electrodes of semiconductor elements on the mounting wiring board. The purpose of the present invention is to make it possible to increase the wiring density without being restricted by the low wiring density, and to make it easy to guarantee the KGD and investigate the cause even if the semiconductor manufacturer and the mounting manufacturer are different.
【００１３】[0013]
【課題を解決するための手段】請求項１の半導体装置
は、一方の主面にインナーバンプが、他方の主面に該イ
ンナーバンプと電気的に接続された外部端子を有するキ
ャリア基板と、半導体素子と、からなり、該半導体素子
の電極が上記キャリア基板のインナーバンプに接続され
ると共に電極形成側の面が接着剤により接着されてその
間が封止されてなることを特徴とする。According to a first aspect of the present invention, there is provided a semiconductor device comprising: a carrier substrate having an inner bump on one main surface and an external terminal electrically connected to the inner bump on the other main surface; An element, the electrode of the semiconductor element is connected to the inner bump of the carrier substrate, and the surface on the electrode formation side is adhered with an adhesive to seal the gap therebetween.
【００１４】従って、請求項１の半導体装置によれば、
キャリア基板にバンプを形成し、該キャリア基板に形成
したバンプを完成した半導体素子の電極に接合するの
で、半導体素子にバンプを形成する必要がない。依っ
て、半導体素子を製造するウェハ工程に配線基板メーカ
ーが得意とするバンプ形成のための技術を駆使する工程
を付加することが必要ではない。また、半導体素子に故
障が生じた場合、キャリア基板と配線基板との間には封
止樹脂が存在していないので、キャリア基板を配線基板
から分離することが可能である。従って、半導体装置を
交換することが容易であり、従来フリップチップ型半導
体装置においては不可能であったリペアが可能になる。Therefore, according to the semiconductor device of claim 1,
Since bumps are formed on the carrier substrate and the bumps formed on the carrier substrate are bonded to the electrodes of the completed semiconductor element, it is not necessary to form bumps on the semiconductor element. Therefore, it is not necessary to add a step of making full use of the technique for bump formation, which the wiring board maker is good at, to the wafer step of manufacturing a semiconductor element. Further, when a failure occurs in the semiconductor element, the carrier resin can be separated from the wiring board because the sealing resin does not exist between the carrier board and the wiring board. Therefore, it is easy to replace the semiconductor device, and it becomes possible to perform the repair, which was impossible in the conventional flip-chip type semiconductor device.
【００１５】そして、半導体素子とキャリア基板を組み
立てて半導体装置とするので、その完成後、電気的測定
ができる。従って、充分な電気的測定が済んでから半導
体装置の出荷ができ、半導体メーカーが半導体装置とし
てのＫＧＤ保証をすることができ、不良原因についても
追究が容易である。また、半導体素子とキャリア基板と
はキャリア基板側のインナーバンプを介して接続するの
で、ギャングボンドによる一括接続が可能になり、ワイ
ヤボンディングを駆使する必要のある図１３に示す半導
体装置に比較して生産性を高くすることができる。Since the semiconductor element and the carrier substrate are assembled into a semiconductor device, electrical measurement can be performed after the completion. Therefore, the semiconductor device can be shipped after sufficient electrical measurement is completed, the semiconductor manufacturer can guarantee KGD as the semiconductor device, and the cause of the defect can be easily investigated. In addition, since the semiconductor element and the carrier substrate are connected via the inner bumps on the carrier substrate side, collective connection by gang bond is possible, and compared with the semiconductor device shown in FIG. 13 which requires full use of wire bonding. Productivity can be increased.
【００１６】請求項２の半導体装置は、請求項１記載の
半導体装置において、キャリア基板のインナーバンプが
半導体素子の電極と整合するように配置され、該キャリ
ア基板の外部端子は上記配置と異なるエリアアレイ状に
配置されてなることを特徴とする。従って、請求項２の
半導体装置によれば、キャリア基板のインナーバンプ
と、外部端子とが異なる配置にされているので、半導体
素子の電極を小ピッチにしてもキャリア基板の外部端子
をそれより大きなピッチで配置することが可能になる。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the inner bumps of the carrier substrate are arranged so as to be aligned with the electrodes of the semiconductor element, and the external terminals of the carrier substrate are different from the above arrangement. It is characterized in that they are arranged in an array. Therefore, according to the semiconductor device of the second aspect, since the inner bumps of the carrier substrate and the external terminals are arranged differently from each other, even if the electrodes of the semiconductor element are arranged at a small pitch, the external terminals of the carrier substrate are larger than that. It becomes possible to arrange at a pitch.
【００１７】依って、半導体素子の電極を半導体技術に
よって可能な限りにおいて高い配置密度で形成しつつ半
導体装置が実装される配線基板の配線の半導体装置側と
接続される端子部分を配線基板の製造技術によって可能
な比較的低い配置密度で形成しても、キャリア基板が半
導体素子と配線基板との間に介在するので、半導体素子
と配線基板を支障なく電気的に接続することができる。Therefore, the terminals of the wiring of the wiring board on which the semiconductor device is mounted are connected to the semiconductor device side while the electrodes of the semiconductor element are formed at the highest possible arrangement density by the semiconductor technology. Even if they are formed with a relatively low arrangement density that is possible by the technique, the carrier substrate is interposed between the semiconductor element and the wiring board, so that the semiconductor element and the wiring board can be electrically connected without any trouble.
【００１８】請求項３の半導体装置は、請求項１又は２
記載の半導体装置において、外部端子を金属コアバンプ
として形成してなることを特徴とする。従って、請求項
３の半導体装置によれば、外部端子を金属コアバンプと
して形成するので、温度サイクル等の熱履歴によるクラ
ックが生じにくくなる。A semiconductor device according to claim 3 is the semiconductor device according to claim 1 or 2.
The semiconductor device described above is characterized in that the external terminals are formed as metal core bumps. Therefore, according to the semiconductor device of the third aspect, since the external terminal is formed as a metal core bump, cracks due to thermal history such as temperature cycle are less likely to occur.
【００１９】[0019]
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図１は本発明の第１の実施の形
態を示す断面図である。同図において、１は半導体素
子、５、５、・・・は該半導体素子１の表面に形成され
た電極で、本例においては半導体素子１表面周辺部に配
設されており、その配設ピッチは例えば７０μｍという
ように半導体技術で可能な限度で小さくされている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a cross-sectional view showing a first embodiment of the present invention. In the figure, 1 is a semiconductor element, 5, 5, ... Are electrodes formed on the surface of the semiconductor element 1, which are arranged in the peripheral portion of the surface of the semiconductor element 1 in this example. The pitch is as small as 70 μm as much as possible in the semiconductor technology.
【００２０】２０はキャリア基板で、例えば有機系樹脂
からなるベース２１を母材とし、例えば銅からなる配線
２２、２２、・・・を有し、一方の主面に上記半導体素
子１の電極５、５、・・・と整合するように配設された
インナーバンプ２３、２３、・・・を有し、このインナ
ーバンプ２３、２３、・・は上記配線２２、２２、・・
・と接続されている。本キャリア基板２０は片面配線構
造を有している。そして、キャリア基板２０の他方の主
面には後で述べるところの配線基板（９）の配線（ラン
ド）の半導体装置と接続される端子部分（１０、１０、
・・・）と整合するように配設されたコアバンプ状の外
部端子２４、２４、・・・が形成されている。インナー
バンプ２３、２３、・・・及びコアバンプ状の外部端子
２４、２４、・・・は例えば銅からなり、表面に図１で
は図示を省略した例えば金がメッキにより形成されてい
る。Reference numeral 20 denotes a carrier substrate, which has a base 21 made of, for example, an organic resin as a base material and has wirings 22, 22, ... Made of, for example, copper, and the electrode 5 of the semiconductor element 1 is provided on one main surface. The inner bumps 23, 23, ... Are arranged so as to match the inner bumps 23, 23 ,.
・ Connected to The carrier substrate 20 has a single-sided wiring structure. Then, on the other main surface of the carrier substrate 20, terminal portions (10, 10, ...) Connected to the semiconductor device of the wiring (land) of the wiring substrate (9) described later.
,) Are formed so as to be aligned with the core bump-shaped external terminals 24, 24 ,. The inner bumps 23, 23, ... And the core bump-shaped external terminals 24, 24, ... Are made of, for example, copper, and gold (not shown in FIG. 1), for example, is formed on the surface by plating.
【００２１】２５は例えば熱可塑性樹脂からなる接着剤
であり、キャリア基板２０と半導体素子１との間を封止
して半導体素子１の表面を保護する役割を果たす。上記
インナーバンプ２３、２３、・・・は半導体素子１の電
極５、５、・・・に熱圧着により接合されるが、その
際、キャリア基板２０のインナーバンプ側の面に予め形
成された接着剤２５がその熱により溶けながら膨張し、
その後の温度低下によりキャリア基板２０・半導体素子
１間を封止するのである。熱圧着はギャングボンド接続
による一括ボンドで行うことは言うまでもない。Reference numeral 25 denotes an adhesive made of, for example, a thermoplastic resin, which plays a role of protecting the surface of the semiconductor element 1 by sealing between the carrier substrate 20 and the semiconductor element 1. The inner bumps 23, 23, ... Are bonded to the electrodes 5, 5, ... Of the semiconductor element 1 by thermocompression bonding, and at this time, the adhesive formed in advance on the surface of the carrier substrate 20 on the inner bump side. Agent 25 expands while melting due to the heat,
After that, the carrier substrate 20 and the semiconductor element 1 are sealed by the temperature decrease. It goes without saying that the thermocompression bonding is performed as a lump bond by a gang bond connection.
【００２２】本半導体装置は、このように、半導体素子
１と、その電極５、５、・・・にインナーバンプ２３、
２３、・・・がギャングボンド接続されたキャリア基板
２０とにより構成される。そして、本半導体装置は、キ
ャリア基板２０の金属コアバンプ状の外部端子２４、２
４、・・・を配線基板９の配線の半導体装置と接続され
るべき端子部分１０、１０、・・・にギャングボンド接
続することにより配線基板９に実装される。図１は本半
導体装置が配線基板２０を用いて配線基板９に実装した
状態を示している。In this manner, the present semiconductor device has the semiconductor element 1 and the electrodes 5, 5, ...
23 are formed by a gang-bonded carrier substrate 20. The present semiconductor device has the external terminals 24, 2 in the form of metal core bumps of the carrier substrate 20.
Are mounted on the wiring board 9 by gang-bonding the terminals 4 to the terminal portions 10, 10 to be connected to the semiconductor device of the wiring of the wiring board 9. FIG. 1 shows a state in which the semiconductor device is mounted on a wiring board 9 using a wiring board 20.
【００２３】このような半導体装置によれば、先ず第１
に、従来半導体素子の電極に形成されていたバンプがな
く、キャリア基板２０側に形成したインナーバンプ２
３、２３、・・・がそれに代わるので、ウェハ工程にバ
ンプを形成する工程を新たに付加する必要がなく、ま
た、実装メーカー側が半導体メーカー側から電極５、
５、・・・形成用のマスクや、それに関するデータを取
り寄せて配線基板９の設計をすると言うような煩雑なこ
とが必要ない。第２に、外部端子２４、２４、・・・が
半田バンプではなく、金属コアバンプ状であるので、耐
熱疲労試験において外部端子にクラックが生じるという
ような不都合が生じるおそれが少なくなる。According to such a semiconductor device, first of all,
The inner bump 2 formed on the carrier substrate 20 side does not have a bump that is conventionally formed on an electrode of a semiconductor element.
, 23, ... are replaced by this, there is no need to newly add a step of forming bumps to the wafer process, and the mounting maker side from the semiconductor maker side to the electrode 5,
5, ... There is no need for the complicated process of designing the wiring substrate 9 by obtaining the mask for forming and the data related thereto. Secondly, since the external terminals 24, 24, ... Are in the form of metal core bumps, not solder bumps, there is less risk of inconvenience such as cracking of the external terminals in the thermal fatigue test.
【００２４】第３に、半導体素子１の表面はキャリア基
板２０の表面に形成した例えば熱可塑性樹脂からなる接
着剤２５を用いて封止し、封止樹脂が配線基板９側に存
在するという従来におけるフリップチップ型半導体装置
において生じていた問題がないので、半導体素子１に故
障が生じても、半導体装置を配線基板９から容易に取り
外すことが可能であり、リペアが可能である。第４に、
半導体素子１をキャリア基板２０に組み付けて半導体装
置を構成するので、電気的測定を充分に行った状態で出
荷でき、半導体メーカーは、半導体装置を配線基板９に
実装する実装メーカーに半導体装置としてのＫＧＤ保証
をすることができ、また、不良が生じた場合の不良原因
追究も容易である。Thirdly, the surface of the semiconductor element 1 is sealed with an adhesive 25 formed on the surface of the carrier substrate 20, for example, a thermoplastic resin, and the sealing resin is present on the wiring board 9 side. Since there is no problem that occurred in the flip-chip type semiconductor device, the semiconductor device can be easily removed from the wiring board 9 even if the semiconductor element 1 fails, and repair is possible. Fourth,
Since the semiconductor device is assembled by assembling the semiconductor element 1 to the carrier substrate 20, the semiconductor device can be shipped in a state in which electrical measurement has been sufficiently performed, and the semiconductor manufacturer can provide a mounting manufacturer who mounts the semiconductor device on the wiring board 9 with the semiconductor device. It is possible to guarantee KGD, and it is easy to investigate the cause of a defect when a defect occurs.
【００２５】第５に、キャリア基板２０のインナーバン
プ２３、２３、・・・が半導体素子１の電極５、５、・
・・と整合するように配置され、該キャリア基板２０の
外部端子９、９、・・・は上記配置と異なるエリアアレ
イ状に配置され、キャリア基板２０のインナーバンプ２
３、２３、・・・と、外部端子９、９、・・・とが異な
る配置にされているので、半導体素子１の電極５、５、
・・・を小ピッチにしてもキャリア基板２０の外部端子
２４、２４、・・・をそれより大きなピッチで配置する
ことにより、配線ピッチを小さくすることに限界のある
配線基板９に対応させることが可能となる。即ち、ピッ
チ変換が可能になるのである。第６に、また、半導体素
子１とキャリア基板２０とはキャリア基板２１側のイン
ナーバンプ２３、２３・・・を介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。Fifth, the inner bumps 23, 23, ... Of the carrier substrate 20 have electrodes 5, 5 ,.
.. are arranged so that the external terminals 9, 9, ... Of the carrier substrate 20 are arranged in an area array different from the above arrangement, and the inner bumps 2 of the carrier substrate 20 are arranged.
, And the external terminals 9, 9, ... Are arranged differently, so that the electrodes 5, 5,
.. are arranged at a pitch larger than the external terminals 24, 24, ... Of the carrier board 20 even if the pitch is set to a small pitch, so that the wiring board 9 has a limit in reducing the wiring pitch. Is possible. That is, pitch conversion becomes possible. Sixthly, since the semiconductor element 1 and the carrier substrate 20 are connected to each other via the inner bumps 23, 23 ... On the side of the carrier substrate 21, collective connection by a gang bond is possible and wire bonding is utilized. The productivity can be increased as compared to the semiconductor device shown in FIG. 13 which is necessary.
【００２６】[0026]
【実施例】ここで、キャリア基板２０の製造方法の一例
について図２（Ａ）、（Ｂ）に従って簡単に説明する。
先ず、ベースフィルム２１に例えば銅からなる配線２２
を形成したものを用意し、その一方の主面、具体的には
半導体素子１と接続される側の主面に接着剤２５を形成
し、その後、該接着剤２５のインナーバンプ２３、２
３、・・・を形成すべき部分に例えばレーザビーム照射
によるエッチングによりスルーホール２６、２６、・・
・を形成して配線２２の表面を露出させる。図２（Ａ）
はスルーホール２６、２６、・・・形成後の状態を示
す。EXAMPLE An example of a method of manufacturing the carrier substrate 20 will be briefly described below with reference to FIGS.
First, the wiring 22 made of, for example, copper is formed on the base film 21.
Is prepared, and the adhesive 25 is formed on one main surface thereof, specifically, the main surface on the side connected to the semiconductor element 1, and thereafter the inner bumps 23, 2 of the adhesive 25 are formed.
Through holes 26, 26, ...
• is formed to expose the surface of the wiring 22. FIG. 2 (A)
Shows the state after formation of the through holes 26, 26, ....
【００２７】次に、電気メッキにより上記配線２２、２
２、・・・の露出部に例えば銅を成長させてインナーバ
ンプ２３、２３、・・・及び金属コアバンプ状外部端子
２４、２４、・・・を形成する。その後、更に、上記イ
ンナーバンプ２３、２３、・・・及び金属コアバンプ状
外部端子２４、２４、・・・表面に例えば金膜２７、２
７、・・・をメッキにより形成する。そして、キャリア
基板２０はそのインナーバンプ２３、２３、・・・を半
導体素子１の電極５、５、・・・に熱圧着（例えば３５
０〜４００℃のパルスヒートによる熱圧着）によるギャ
ングボンド接続により接合する。その際、加熱温度によ
り接着剤２５は一時的に膨張し、その後の温度低下によ
り収縮する。その結果、その膨張により接着剤２５がイ
ンナーバンプ２３、２３、・・・上を覆い、収縮により
インナーバンプ２３、２３、・・・を圧迫してこれを保
護する機能を果たし得ることが確認されている。Next, the wirings 22, 2 are electroplated.
, And inner bumps 23, 23, ... And metal core bump-shaped external terminals 24, 24 ,. After that, the inner bumps 23, 23, ... And the metal core bump-shaped external terminals 24, 24 ,.
7 ... are formed by plating. The inner bumps 23, 23, ... Of the carrier substrate 20 are thermocompression-bonded to the electrodes 5, 5 ,.
Bonding is performed by gang bond connection by thermocompression bonding with pulse heat of 0 to 400 ° C. At that time, the adhesive 25 temporarily expands due to the heating temperature and contracts due to the subsequent temperature decrease. As a result, it is confirmed that the expansion causes the adhesive 25 to cover the inner bumps 23, 23, ... And the contraction causes the inner bumps 23, 23 ,. ing.
【００２８】また、キャリア基板２０の外部端子２４、
２４、・・・と配線基板９の配線（ランド）の端子部分
１０、１０、・・・との接合は、図３（Ａ）に示すよう
に従来通りの半田ペーストを用いたリフロー実装で行わ
れ、図中の３５はその半田ペーストを示すが、外部端子
２４、２４、・・・（図３には１個のみ現われる。）は
図３（Ａ）に示すように、曲面を描き、図３（Ｂ）に示
すフリップチップ実装におけるように、フリップチップ
の半田バンプと電極との間が直線（平面）になる場合と
比較してクラックが進みにくくなる。その結果、信頼性
が向上するのである。Further, the external terminals 24 of the carrier substrate 20,
.. and the terminal portions 10, 10, ... Of the wiring (land) of the wiring board 9 are joined by reflow mounting using a conventional solder paste as shown in FIG. 35 indicates the solder paste, but the external terminals 24, 24, ... (Only one appears in FIG. 3) draws a curved surface as shown in FIG. As in the flip chip mounting shown in FIG. 3B, cracks are less likely to proceed as compared with the case where the solder bumps of the flip chip and the electrodes are straight (planar). As a result, reliability is improved.
【００２９】図４は図１に示した半導体装置の半導体素
子裏面（反電極側の面）に放熱板を取り付けたものであ
り、これにより放熱性を高めることができる。図におい
て、２８は放熱板、２９は該放熱板２８を半導体素子１
の裏面に接着する高熱伝導性接着剤である。FIG. 4 shows a semiconductor device shown in FIG. 1 in which a heat radiating plate is attached to the back surface (the surface on the side opposite to the electrode) of the semiconductor element, which can enhance the heat radiating property. In the figure, 28 is a heat sink, and 29 is the heat sink 28 for the semiconductor element 1.
It is a high thermal conductive adhesive that adheres to the back surface of the.
【００３０】図５は図１に示した半導体装置の変形例を
示すもので、キャリア基板２０として外部端子２４、２
４、・・・を中央領域に配置せずその周りに配置したも
のを用いており、そして、キャリア基板２０の大きさは
半導体素子１より大きく、キャリア基板２０の最も外側
のインナーバンプ２４、２４、・・・は半導体素子１か
ら外側に食み出ている。尚、本半導体装置は上述以外の
点では図１に示した半導体装置と異なるところはない。
図６は図５に示した半導体装置に放熱板２８を取り付け
た半導体装置を示すものであり、取付け方は図４に示し
た半導体装置の場合と全く同じである。FIG. 5 shows a modification of the semiconductor device shown in FIG. 1, in which external terminals 24, 2 are used as a carrier substrate 20.
.. are not arranged in the central region but arranged around them, and the size of the carrier substrate 20 is larger than that of the semiconductor element 1, and the innermost bumps 24, 24 on the outermost side of the carrier substrate 20 are used. , Are protruding from the semiconductor element 1 to the outside. Note that this semiconductor device is the same as the semiconductor device shown in FIG. 1 except for the points described above.
FIG. 6 shows a semiconductor device in which a heat dissipation plate 28 is attached to the semiconductor device shown in FIG. 5, and the mounting method is exactly the same as that of the semiconductor device shown in FIG.
【００３１】図７は図１に示した半導体装置の更に別の
変形例を示すもので、本変形例は半導体素子１の接着剤
２５で覆われていない部分以外をトランスファーモール
ドにより樹脂封止してなるものであり、３０はその封止
樹脂である。本半導体装置はこれ以外の点では図１に示
した半導体装置とは異なるところはない。このような半
導体装置によれば、封止樹脂３０及び接着剤２５により
半導体素子１全体を封止することができ、より完璧に半
導体素子１を保護することができる。これは、耐湿性の
向上、耐熱疲労性の向上に繋がり、信頼性の向上に繋が
る。図８は図７に示した半導体装置の半導体素子に放熱
板を取り付けた半導体装置を示すものであり、取付け方
は図４、図６に示した半導体装置と全く同じである。FIG. 7 shows still another modification of the semiconductor device shown in FIG. 1. In this modification, parts other than the part of the semiconductor element 1 not covered with the adhesive 25 are resin-molded by transfer molding. 30 is the sealing resin. The present semiconductor device is the same as the semiconductor device shown in FIG. 1 in other points. According to such a semiconductor device, the entire semiconductor element 1 can be sealed with the sealing resin 30 and the adhesive 25, and the semiconductor element 1 can be protected more completely. This leads to an improvement in moisture resistance, an improvement in heat fatigue resistance, and an improvement in reliability. FIG. 8 shows a semiconductor device in which a heat dissipation plate is attached to the semiconductor element of the semiconductor device shown in FIG. 7, and the mounting method is exactly the same as that of the semiconductor device shown in FIGS.
【００３２】図９は図５に示した半導体装置の別の変形
例を示すもので、本変形例は半導体素子１の接着剤２５
で覆われていない部分以外をトランスファーモールドに
より樹脂封止してなるものであり、３０はその封止樹脂
である。本半導体装置はこれ以外の点では図５に示した
半導体装置とは異なるところはない。このような半導体
装置によれば、封止樹脂３０及び接着剤２５により半導
体素子１全体を封止することができ、より完璧に半導体
素子１を保護することができる。図１０は図９に示した
半導体装置の半導体素子に放熱板を取り付けた半導体装
置を示すものであり、取付け方は図４、図６、図８に示
した半導体装置と全く同じである。FIG. 9 shows another modification of the semiconductor device shown in FIG. 5, and this modification is the adhesive 25 for the semiconductor element 1.
A portion other than the portion not covered with is resin-molded by transfer molding, and 30 is the sealing resin. The present semiconductor device is the same as the semiconductor device shown in FIG. 5 in other points. According to such a semiconductor device, the entire semiconductor element 1 can be sealed with the sealing resin 30 and the adhesive 25, and the semiconductor element 1 can be protected more completely. FIG. 10 shows a semiconductor device in which a heat dissipation plate is attached to the semiconductor element of the semiconductor device shown in FIG. 9, and the mounting method is exactly the same as that of the semiconductor device shown in FIGS. 4, 6 and 8.
【００３３】図１１は図５に示した半導体装置の更に別
の変形例を示すもので、本変形例は半導体素子１の接着
剤２５により覆われている部分以外をラミネートフィル
ム３１により覆ってなるもので、該ラミネートフィルム
３１により半導体素子１主表面以外を保護することがで
きる。そして、該ラミネートフィルム３１の周辺部をキ
ャリア基板２０も覆うようにすることにより半導体素子
１から食み出る大きさのキャリア基板２０の強度を保持
することができる。図１２は図１１に示した半導体装置
の半導体素子１の裏面に放熱板２８を取り付けた半導体
装置を示すものであり、取付け方は図４、図６、図８、
図１０に示した半導体装置と全く同じである。FIG. 11 shows another modification of the semiconductor device shown in FIG. 5. In this modification, a part of the semiconductor element 1 other than the part covered with the adhesive 25 is covered with a laminate film 31. The laminate film 31 can protect the semiconductor element 1 except the main surface. Then, by covering the peripheral portion of the laminate film 31 also with the carrier substrate 20, the strength of the carrier substrate 20 of a size protruding from the semiconductor element 1 can be maintained. FIG. 12 shows a semiconductor device in which a heat dissipation plate 28 is attached to the back surface of the semiconductor element 1 of the semiconductor device shown in FIG. 11, and the attachment method is as shown in FIGS.
This is exactly the same as the semiconductor device shown in FIG.
【００３４】尚、本発明半導体装置のキャリア基板２０
はベース２１を有機系樹脂で形成しても良いが、セラミ
ックで形成しても良い。また、該キャリア基板２０は上
記各例では片面配線構造を有していたが、多層配線構造
を有するものを用いても良い。そして、本発明半導体装
置が実装される配線基板９は、多層配線基板であっても
良いし、単層配線基板であっても良く、また、基板を有
機系樹脂で形成しても良いし、セラミックで形成しても
良い。このように、本発明半導体装置は種々の形態で実
施することができ、様々な変形例があり得る。Incidentally, the carrier substrate 20 of the semiconductor device of the present invention.
The base 21 may be formed of an organic resin, but may be formed of ceramic. Further, although the carrier substrate 20 has a single-sided wiring structure in each of the above examples, it may have a multi-layered wiring structure. The wiring board 9 on which the semiconductor device of the present invention is mounted may be a multilayer wiring board, a single-layer wiring board, or may be formed of an organic resin. It may be formed of ceramic. As described above, the semiconductor device of the present invention can be implemented in various forms and can have various modifications.
【００３５】[0035]
【発明の効果】請求項１の半導体装置によれば、キャリ
ア基板にバンプを形成し、該キャリア基板に形成したバ
ンプを完成した半導体素子の電極に接合するので、半導
体素子にバンプを形成する必要がない。また、半導体素
子を製造するウェハ工程に配線基板メーカーが得意とす
るバンプ形成のための技術を駆使する工程を付加するこ
とが必要ではない。According to the semiconductor device of the first aspect, since the bump is formed on the carrier substrate and the bump formed on the carrier substrate is bonded to the electrode of the completed semiconductor element, it is necessary to form the bump on the semiconductor element. There is no. Further, it is not necessary to add a step for making full use of the technique for forming bumps, which is the strength of the wiring board manufacturer, to the wafer step for manufacturing the semiconductor element.
【００３６】また、半導体素子に故障が生じた場合、キ
ャリア基板と配線基板との間には封止樹脂が存在してい
ないので、キャリア基板を配線基板から分離することが
可能である。従って、半導体装置を交換することが容易
であり、従来フリップチップ型半導体装置においては不
可能であったリペアが可能になる。そして、半導体素子
とキャリア基板を組み立てて半導体装置とするので、そ
の完成後、電気的測定ができる。従って、充分な電気的
測定が済んでから半導体装置の出荷ができ、半導体メー
カーが半導体装置としてのＫＧＤ保証をすることがで
き、不良原因についても追究が容易である。Further, when a failure occurs in the semiconductor element, the carrier resin can be separated from the wiring board because there is no sealing resin between the carrier board and the wiring board. Therefore, it is easy to replace the semiconductor device, and it becomes possible to perform the repair, which was impossible in the conventional flip-chip type semiconductor device. Since the semiconductor element and the carrier substrate are assembled into a semiconductor device, electrical measurement can be performed after the completion. Therefore, the semiconductor device can be shipped after sufficient electrical measurement is completed, the semiconductor manufacturer can guarantee KGD as the semiconductor device, and the cause of the defect can be easily investigated.
【００３７】また、半導体素子とキャリア基板とはキャ
リア基板側のインナーバンプを介して接続するので、ギ
ャングボンドによる一括接続が可能になり、ワイヤボン
ディングを駆使する必要のある図１３に示す半導体装置
に比較して生産性を高くすることができる。Further, since the semiconductor element and the carrier substrate are connected via the inner bumps on the carrier substrate side, it is possible to make a gang-bonding collective connection, and in the semiconductor device shown in FIG. 13 in which it is necessary to make full use of wire bonding. The productivity can be increased in comparison.
【００３８】請求項２の半導体装置によれば、キャリア
基板のインナーバンプと、外部端子とが異なる配置にさ
れているので、半導体素子の電極を小ピッチにしてもキ
ャリア基板の外部端子をそれより大きなピッチで配置す
ることが可能になる。請求項３の半導体装置によれば、
外部端子を金属コアバンプとして形成するので、温度サ
イクル等による半田バンプを形成する場合における熱履
歴によるクラックが生じにくくなる。According to the semiconductor device of the second aspect, the inner bumps of the carrier substrate and the external terminals are arranged differently from each other. It becomes possible to arrange at a large pitch. According to the semiconductor device of claim 3,
Since the external terminals are formed as metal core bumps, cracks due to thermal history are less likely to occur when solder bumps are formed by temperature cycling or the like.
【図１】本発明の第１の実施の形態を示す断面図であ
る。FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.
【図２】（Ａ）、（Ｂ）は図１に示した半導体装置のキ
ャリア基板の製造方法を説明するための断面図である。2A and 2B are cross-sectional views for explaining the method of manufacturing the carrier substrate of the semiconductor device shown in FIG.
【図３】（Ａ）、（Ｂ）は第１の実施の形態の配線基板
への実装についてフリップチップ型実装の場合と比較し
て説明するための断面図で、（Ａ）は第１の実施の形態
の場合を、（Ｂ）はフリップチップ型実装の場合をそれ
ぞれ示す。3A and 3B are cross-sectional views for explaining the mounting on the wiring board of the first embodiment in comparison with the case of flip-chip type mounting, and FIG. In the case of the embodiment, (B) shows the case of flip-chip mounting.
【図４】図１に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。FIG. 4 is a cross-sectional view showing a semiconductor device in which a heat dissipation plate is attached to the semiconductor device shown in FIG.
【図５】図１に示した半導体装置の変形例を示す断面図
である。FIG. 5 is a sectional view showing a modification of the semiconductor device shown in FIG. 1;
【図６】図５に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。6 is a cross-sectional view showing a semiconductor device in which a heat dissipation plate is attached to the semiconductor device shown in FIG.
【図７】図１に示した半導体装置の別の変形例を示す断
面図である。7 is a cross-sectional view showing another modification of the semiconductor device shown in FIG.
【図８】図７に示した半導体装置に放熱板を取り付けた
半導体装置を示す断面図である。8 is a cross-sectional view showing a semiconductor device in which a heat dissipation plate is attached to the semiconductor device shown in FIG.
【図９】図５に示した半導体装置の変形例を示す断面図
である。9 is a cross-sectional view showing a modified example of the semiconductor device shown in FIG.
【図１０】図９に示した半導体装置に放熱板を取り付け
た半導体装置を示す断面図である。10 is a cross-sectional view showing a semiconductor device in which a heat dissipation plate is attached to the semiconductor device shown in FIG.
【図１１】図１に示した半導体装置の更に別の変形例を
示す断面図である。FIG. 11 is a sectional view showing still another modification of the semiconductor device shown in FIG.
【図１２】図１１に示した半導体装置に放熱板を取り付
けた半導体装置を示す断面図である。12 is a cross-sectional view showing a semiconductor device in which a heat dissipation plate is attached to the semiconductor device shown in FIG.
【図１３】一つの従来技術を示す断面図である。FIG. 13 is a sectional view showing one conventional technique.
【図１４】他の従来技術を示す断面図である。FIG. 14 is a cross-sectional view showing another conventional technique.
１ 半導体素子 ５ 電極 ２０ キャリア基板 ２２ 配線 ２３ インナーバンプ ２４ 外部端子 ２５ 接着剤 1 Semiconductor Element 5 Electrode 20 Carrier Board 22 Wiring 23 Inner Bump 24 External Terminal 25 Adhesive
Claims (3)
主面に該インナーバンプと配線を介して電気的に接続さ
れた外部端子を有するキャリア基板と、 半導体素子と、 からなり上記半導体素子の電極が上記キャリア基板のイ
ンナーバンプに接続されると共に電極形成側の面が接着
剤により接着されてその間が封止されてなることを特徴
とする半導体装置1. A semiconductor substrate comprising: a carrier substrate having inner bumps on one main surface and external terminals electrically connected to the inner bumps via wiring on the other main surface; and a semiconductor element. Is connected to the inner bump of the carrier substrate, and the surface on the electrode formation side is adhered with an adhesive to seal the gap between them.
素子の電極と整合するように配置され、 該キャリア基板の外部端子は上記配置と異なるエリアア
レイ状に配置されてなることを特徴とする請求項１記載
の半導体装置2. The inner bumps of the carrier substrate are arranged so as to be aligned with the electrodes of the semiconductor element, and the external terminals of the carrier substrate are arranged in an area array different from the above arrangement. Described semiconductor device
なることを特徴とする請求項１又は２記載の半導体装置3. The semiconductor device according to claim 1, wherein the external terminal is formed in the shape of a metal core bump.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329813A JPH09148380A (en) | 1995-11-24 | 1995-11-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329813A JPH09148380A (en) | 1995-11-24 | 1995-11-24 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148380A true JPH09148380A (en) | 1997-06-06 |
Family
ID=18225528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329813A Pending JPH09148380A (en) | 1995-11-24 | 1995-11-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09148380A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367809B1 (en) * | 2000-06-22 | 2003-01-10 | 아이-밍 첸 | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate |
| JP2007250702A (en) * | 2006-03-15 | 2007-09-27 | Elpida Memory Inc | Semiconductor device, its manufacturing method, and wiring board |
| JP2007266419A (en) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
-
1995
- 1995-11-24 JP JP7329813A patent/JPH09148380A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367809B1 (en) * | 2000-06-22 | 2003-01-10 | 아이-밍 첸 | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate |
| JP2007250702A (en) * | 2006-03-15 | 2007-09-27 | Elpida Memory Inc | Semiconductor device, its manufacturing method, and wiring board |
| JP2007266419A (en) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| US8736047B2 (en) | 2006-03-29 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
| US9917010B2 (en) | 2006-03-29 | 2018-03-13 | Semiconductor Components Industries, Llc | Semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6198165B1 (en) | Semiconductor device | |
| JP3685947B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09134975A (en) | Semiconductor device and manufacture thereof | |
| JP2006049569A (en) | Stacked semiconductor-device package and manufacturing method therefor | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| JPH11219984A (en) | Semiconductor device package, its manufacture and circuit board therefor | |
| JPH10173006A (en) | Semiconductor device and its manufacturing method | |
| JP2003007902A (en) | Electronic component mounting substrate and mounting structure | |
| JPH10289932A (en) | Carrier film and integrated circuit device using thereof | |
| JPH09148380A (en) | Semiconductor device | |
| CN101866889A (en) | Substrate-free chip packaging and manufacturing method thereof | |
| JPH0964080A (en) | Semiconductor device and method of manufacturing it | |
| JPH10256259A (en) | Manufacture of multi-chip module | |
| JPH0917910A (en) | Semiconductor device and its manufacture, inspection method and mounting board | |
| JPH08148629A (en) | Semiconductor device, its manufacture and substrate for semiconductor device | |
| JPH0846084A (en) | Surface mounting type semiconductor package, method of manufacture and semiconductor device | |
| JP2956480B2 (en) | BGA type semiconductor device | |
| TWI393197B (en) | Chip package | |
| KR100771860B1 (en) | Semiconductor package module without a solder ball and manufacturing method the same | |
| JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
| JP2500664B2 (en) | Semiconductor device | |
| TWI393192B (en) | Fabricating process of a chip package structure | |
| KR20090001250A (en) | Semiconductor package and method for fabricating of contact pad of semiconductor package | |
| JPH0697344A (en) | Board for mounting electronic component and production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |