KR20090001250A - Semiconductor package and method for fabricating of contact pad of semiconductor package - Google Patents

Semiconductor package and method for fabricating of contact pad of semiconductor package Download PDF

Info

Publication number
KR20090001250A
KR20090001250A KR1020070065486A KR20070065486A KR20090001250A KR 20090001250 A KR20090001250 A KR 20090001250A KR 1020070065486 A KR1020070065486 A KR 1020070065486A KR 20070065486 A KR20070065486 A KR 20070065486A KR 20090001250 A KR20090001250 A KR 20090001250A
Authority
KR
South Korea
Prior art keywords
pad
substrate
reinforcing member
semiconductor chip
ball land
Prior art date
Application number
KR1020070065486A
Other languages
Korean (ko)
Inventor
배한준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065486A priority Critical patent/KR20090001250A/en
Publication of KR20090001250A publication Critical patent/KR20090001250A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

The method for forming the connection terminal of the semiconductor package and semiconductor package are provided to improve the connection reliability of the connection terminal by forming the bump and the outer connector after the reinforcing member is formed. The semiconductor package comprises the semiconductor chip(110) in which the bonding unit is equipped in one side. The first ball land(126a) is arranged on the substrate(120). The first reinforcing member(130) is formed in the opened part of the first ball land. The first reinforcing member is protruded from the lower surface of the substrate. The first ball land is connected to the second ball land(136). The second ball land surrounds the surface of the first reinforcing member. The outer connector(160) is formed on the first and the second ball land. The outer connector is formed in order to surround the first reinforcing member. The semiconductor chip is mounted on the surface of substrate. The electrode terminals to which the bonding units are electrically connected on the substrate are arranged. The lower surface of the substrate is patterned to be electrically connected to electrode terminals.

Description

반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법{Semiconductor package and method for fabricating of contact pad of semiconductor package}Semiconductor package and method for fabricating of contact pad of semiconductor package

도 1은 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a semiconductor package according to a first embodiment of the present invention.

도 2는 도 1의 A부분을 확대한 단면도이다.FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1.

도 3은 본 발명의 제 2실시예에 의한 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

도 4는 본 발명에 의한 기판의 하부면에 제 1볼 랜드를 포함한 제 2금속 패턴층을 형성한 단면도이다.4 is a cross-sectional view of a second metal pattern layer including a first ball land on a lower surface of a substrate according to the present invention.

도 5는 본 발명에 의한 제 2금속 패턴층이 형성된 기판의 하부면에 솔더 레지스트를 도포한 단면도이다.5 is a cross-sectional view of a solder resist applied to a lower surface of a substrate on which a second metal pattern layer according to the present invention is formed.

도 6a 및 도 6b는 도 5에 도시된 제 1볼 랜드 내에 보강부재를 형성하는 과정을 설명하기 위한 도면이다.6A and 6B are views for explaining a process of forming a reinforcing member in the first ball land shown in FIG. 5.

도 7은 본 발명에 의한 제 1볼 랜드 및 보강부재의 표면에 제 2볼 랜드를 형성한 단면도이다.7 is a cross-sectional view of the second ball land formed on the surface of the first ball land and the reinforcing member according to the present invention.

도 8은 본 발명에 의한 제 1 및 제 2볼 랜드에 외부 접속 단자를 형성한 단면도이다.8 is a cross-sectional view of forming external connection terminals on the first and second ball lands according to the present invention.

본 발명은 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법에 관한 것으로, 더욱 상세하게는 반도체 칩 및 기판, 또는 반도체 패키지와 실장 기판을 전기적으로 연결시키는 접속 단자의 높이를 상승시켜 스트레스에 대한 접속 단자의 강도 및 접속 신뢰성을 향상시킨 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for forming a connection terminal of the semiconductor package. More particularly, the height of the connection terminal for electrically connecting the semiconductor chip and the substrate, or the semiconductor package and the mounting substrate, is increased. A semiconductor package and a method for forming a connection terminal of a semiconductor package having improved strength and connection reliability.

일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼(silicon wafer)에 반도체 칩(semiconductor chip)을 제조하는 반도체 칩 제조 공정(semiconductor chip manufactruing process), 반도체 칩을 전기적으로 검사하는 다이 소팅 공정(die sorting process) 및 양품 반도체 칩을 패키징하는 패키징 공정(packaging process) 등을 통해 제조된다.A typical semiconductor device is a semiconductor chip manufactruing process for manufacturing a semiconductor chip on a silicon wafer made of high purity silicon, and a die sorting process for electrically inspecting the semiconductor chip. And a packaging process for packaging a good semiconductor chip.

여기서, 양품 반도체 칩을 패키징하는 반도체 패키징 공정은 일반적으로, 베이스 기판의 상부면에 접착제를 개재하여 반도체 칩을 부착하는 다이 어테치(die attach) 공정, 반도체 칩의 상부면에 배열된 범프들과 베이스 기판의 상부면 가장자리에 배열된 본딩 패드들을 도전성 와이어로 연결시켜 반도체 칩과 베이스 기판을 전기적으로 연결시키는 와이어 본딩(wire bonding) 공정, 베이스 기판의 상부면을 몰딩 수지로 덮어 반도체 칩 및 와이어를 외부 환경으로부터 보호하는 밀봉부를 형성하는 몰딩(molding)공정 및 베이스 기판의 하부면에 배열되고 본딩 패드들과 전기적으로 연결된 볼 랜드에 외부 접속 단자로 사용되는 솔더 볼을 부착하는 단계를 포함한다.Here, a semiconductor packaging process for packaging a good semiconductor chip is generally a die attach process for attaching a semiconductor chip through an adhesive on an upper surface of a base substrate, bumps arranged on the upper surface of the semiconductor chip; A wire bonding process of electrically connecting the bonding pads arranged at the edge of the upper surface of the base substrate with conductive wires to electrically connect the semiconductor chip and the base substrate, and covering the upper surface of the base substrate with molding resin to cover the semiconductor chip and the wire. A molding process of forming a seal protecting the external environment and attaching a solder ball used as an external connection terminal to a ball land arranged on the bottom surface of the base substrate and electrically connected to the bonding pads.

이와 같은 제조 공정을 거쳐 완성된 반도체 패키지는 모듈의 실장 기판, 예를 들어 마더 보드에 실장된 후 전자기기에 장착된다. The semiconductor package completed through such a manufacturing process is mounted on a mounting board of a module, for example, a motherboard, and then mounted on an electronic device.

이를 좀더 상세히 설명하면, 반도체 패키지의 솔더 볼과 대응되는 부분에 접속 패드들이 형성된 실장 기판을 마련하고, 반도체 패키지와 실장 기판을 얼라인시켜 반도체 패키지의 솔더 볼을 실장 기판의 접속 패드들 위에 올려놓는다. In more detail, a mounting board having connection pads formed on a portion corresponding to the solder ball of the semiconductor package is prepared, and the solder ball of the semiconductor package is placed on the connection pads of the mounting substrate by aligning the semiconductor package and the mounting substrate. .

이후, 솔더 볼이 녹는 온도에서 반도체 패키지를 가압하여 솔더 볼을 접속 패드에 접속시키는 리플로우 공정을 진행함으로써 반도체 패키지와 실장 기판을 전기적으로 도통시킨다.Thereafter, the semiconductor package is electrically connected to the mounting substrate by performing a reflow process of pressing the semiconductor package at a temperature at which the solder ball melts to connect the solder ball to the connection pad.

그러나, 종래의 반도체 패키지의 경우, 솔더 볼에 열을 가할 경우 솔더 볼을 형성하는 솔더의 퍼짐 특성에 의해 리플로우 공정 후 실장 기판과 접속된 솔더 볼의 높이를 상승시키는데 한계가 있다. 이와 같이 실장 기판과 접속된 솔더 볼의 높이가 낮을 경우 외부에서 가해지는 충격 또는 실장 기판 및 반도체 패키지를 구성하는 재료들의 열팽창 계수의 차이에 의한 열적 스트레스로 인해 솔더 볼 및 볼 랜드, 솔더 볼 및 실장 기판의 접속 패드의 계면에서 횡방향으로 크랙이 발생되는 솔더볼 접속 불량이 발생되는 문제점이 있다.However, in the case of the conventional semiconductor package, there is a limit in raising the height of the solder ball connected to the mounting substrate after the reflow process due to the spreading property of the solder forming the solder ball when heat is applied to the solder ball. When the height of the solder balls connected to the mounting board is low, thermal shock due to external impact or thermal stress due to a difference in thermal expansion coefficient of the materials constituting the mounting board and the semiconductor package causes solder balls and ball lands, solder balls, and mounting. There is a problem in that a solder ball connection defect occurs in which a crack occurs in a transverse direction at an interface of a connection pad of a substrate.

이러한 문제는 상술한 반도체 패키지 및 실장 기판 간의 접속뿐만 아니라, 반도체 칩과 기판을 플립칩 방법으로 접속하여 반도체 패키지를 만드는 경우 반도체 칩 및 기판을 전기적으로 연결시키는 범프, 범프가 형성되는 반도체 칩의 본딩 패드 및 범프가 접속되는 기판의 전극 단자들의 계면에서도 크랙으로 인한 접속 불량이 발생될 수 있다.The problem is not only the connection between the semiconductor package and the mounting substrate described above, but also the bonding of the semiconductor chip having bumps and bumps electrically connecting the semiconductor chip and the substrate when the semiconductor chip and the substrate are connected by a flip chip method to form the semiconductor package. Connection failure due to cracks may also occur at the interface between the electrode terminals of the substrate to which the pads and bumps are connected.

본 발명의 목적은 기판과 연결되도록 보강부재를 형성하고 보강부재를 감싸도록 접속 단자를 형성하여 보강부재가 접속 단자를 지지하도록 하고, 보강부재를 이용하여 접속 단자의 높이를 상승시킴으로써 접속 단자의 접속 불량을 방지한 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법을 제공하는데 있다.An object of the present invention is to form a reinforcing member to be connected to the substrate and to form a connecting terminal to surround the reinforcing member so that the reinforcing member supports the connecting terminal, and by connecting the connecting terminal by raising the height of the connecting terminal using the reinforcing member. The present invention provides a semiconductor package and a method for forming a connection terminal of the semiconductor package which have prevented a defect.

이와 같은 본 발명의 목적을 구현하기 위한 반도체 패키지는 일면에 본딩부가 구비된 반도체 칩; 상기 반도체 칩이 실장되고, 상기 반도체 칩이 실장되는 상부면에 상기 본딩부들이 전기적으로 연결되는 전극 단자들이 배열되고, 상기 하부면에는 상기 전극 단자들과 전기적으로 연결되고 중앙부분이 개구되도록 패터닝된 제 1볼 랜드들이 배열된 기판; 상기 제 1볼 랜드의 개구된 부분에 형성되고, 상기 기판의 하부면에서 돌출된 제 1보강부재들; 상기 제 1볼 랜드와 연결되고 상기 제 1보강부재의 표면을 감싸도록 형성된 제 2볼 랜드들; 상기 제 1보강부재를 감싸도록 상기 제 1 및 제 2 볼 랜드 상에 형성되는 외부 접속 단자들을 포함한다.A semiconductor package for realizing the object of the present invention includes a semiconductor chip provided with a bonding portion on one surface; The semiconductor chip is mounted, and electrode terminals on which the bonding portions are electrically connected are arranged on an upper surface on which the semiconductor chip is mounted, and on the lower surface, the terminal is electrically connected to the electrode terminals and patterned so that a central portion thereof is opened. A substrate on which first ball lands are arranged; First reinforcing members formed in the opened portion of the first ball land and protruding from the lower surface of the substrate; Second ball lands connected to the first ball land and formed to surround a surface of the first reinforcing member; And external connection terminals formed on the first and second ball lands to surround the first reinforcing member.

본 발명의 다른 목적을 구현하기 위한 반도체 패키지의 접속 단자 형성 방법은 대상물의 표면에 금속막을 증착하고, 상기 금속막을 패터닝하여 상기 대상물의 표면에 중앙부분이 개구된 제 1패드를 형성하는 단계; 상기 제 1패드가 형성된 대상물의 표면에 보강부재 형성용 물질을 도포하고상기 보강부재 형성용 물질을 사진 식각하여 상기 제 1패드의 개구된 부분에 높이를 갖는 보강부재를 형성하는 단계; 상기 제 1패드 및 상기 보강부재의 표면에 상기 제 1패드와 연결되도록 제 2패드를 형성하는 단계; 상기 보강부재를 감싸도록 상기 제 1패드 및 상기 제 2패드의 표면에 접속 단자를 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of forming a connection terminal of a semiconductor package, the method comprising: depositing a metal film on a surface of an object and patterning the metal film to form a first pad having a central portion open on the surface of the object; Applying a material for forming a reinforcement member on a surface of the object on which the first pad is formed, and photo-etching the material for forming the reinforcement member to form a reinforcement member having a height at an opening of the first pad; Forming a second pad on surfaces of the first pad and the reinforcing member to be connected to the first pad; And forming connection terminals on surfaces of the first pad and the second pad to surround the reinforcing member.

(실시예)(Example)

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법에 대하여 상세하게 설명한다. Hereinafter, a semiconductor package and a method of forming connection terminals of the semiconductor package according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제 1실시예에 의한 반도체 패키지의 단면도이고, 도 2는 도 1의 A부분을 확대한 단면도이다.1 is a cross-sectional view of a semiconductor package according to a first exemplary embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1.

도 1을 참조하면, 본 발명의 제 1실시예에 의한 반도체 패키지(200)는 반도체 칩(110), 기판(120), 보강부재(130), 제 2볼 랜드(136), 도전성 와이어(140), 밀봉부(150) 및 외부 접속 단자(160)를 포함한다.Referring to FIG. 1, the semiconductor package 200 according to the first embodiment of the present invention may include a semiconductor chip 110, a substrate 120, a reinforcing member 130, a second ball land 136, and a conductive wire 140. ), A sealing unit 150 and an external connection terminal 160.

반도체 칩(110)은 순도 높은 실리콘 웨이퍼 상에 형성되며, 반도체 칩(110)의 내부에는 데이터를 저장하고 처리하기 위한 회로부(circuit portion)들이 형성된다. 그리고, 반도체 칩(110)의 일면에는 회로부들과 전기적으로 연결된 본딩 패드(112)들이 배열된다. 바람직하게, 본딩 패드(112)들은 알루미늄(Al)으로 형성된다. The semiconductor chip 110 is formed on a high-purity silicon wafer, and circuit portions for storing and processing data are formed in the semiconductor chip 110. In addition, bonding pads 112 electrically connected to circuit parts are arranged on one surface of the semiconductor chip 110. Preferably, the bonding pads 112 are formed of aluminum (Al).

기판(120)은 베이스 기판(122), 베이스 기판(122)의 상부면에 증착된 금속을 패터닝하여 형성한 제 1금속 패턴층(124) 및 베이스 기판(122)의 하부면에 증착된 금속을 패터닝하여 형성한 제 2금속 패턴층(126)을 포함하는 인쇄회로기판으로, 제 1금속 패턴층(124)이 형성된 기판(120)의 상부면에는 반도체 칩(110)이 실장된다.The substrate 120 may include the metal deposited on the base substrate 122, the first metal pattern layer 124 formed by patterning the metal deposited on the top surface of the base substrate 122, and the bottom surface of the base substrate 122. A printed circuit board including a patterned second metal pattern layer 126. The semiconductor chip 110 is mounted on an upper surface of the substrate 120 on which the first metal pattern layer 124 is formed.

제 1금속 패턴층(124)은 전극 단자(124a)들, 회로배선(도시 안됨)들을 포함 하는데, 전극 단자(124a)들은 반도체 칩(110)이 실장되는 영역의 주변에 본딩 패드(112)들과 대응하여 배열된다.The first metal pattern layer 124 includes electrode terminals 124a and circuit wirings (not shown), wherein the electrode terminals 124a are bonded to the pads 112 around the region where the semiconductor chip 110 is mounted. And correspondingly arranged.

제 2금속 패턴층(126)은 회로 배선(도시 안됨) 및 베이스 기판(122)이 노출되도록 중앙 부분의 금속이 개구된 링 형상의 제 1볼 랜드(126a)들을 포함한다. 여기서, 베이스 기판(122)의 상부면에 형성된 전극 단자(124a) 및 베이스 기판(122)의 하부면에 형성된 제 1볼 랜드(126a)는 회로패턴들 및 비아홀(도시 안됨)에 의해 전기적으로 연결된다. The second metal pattern layer 126 includes ring-shaped first ball lands 126a in which a metal in the center portion is opened so that the circuit wiring (not shown) and the base substrate 122 are exposed. Here, the electrode terminal 124a formed on the upper surface of the base substrate 122 and the first ball land 126a formed on the lower surface of the base substrate 122 are electrically connected by circuit patterns and via holes (not shown). do.

바람직하게, 전극 단자(124a)들 및 제 1볼 랜드(126a) 및 회로 배선을 포함하는 제 1 및 제 2금속 패턴층(124, 146)은 구리로 형성되며, 전극 단자(124a)들 및 제 1볼 랜드(126a)들을 제외한 제 1 및 제 2금속 패턴층(124, 126)의 나머지 부분은 솔더 레지스트(128)가 덮는다. 즉, 솔더 레지스트(128)는 전극 단자(124a)들을 제외한 기판(120)의 상부면 전체 및 제 1볼 랜드(126a)를 제외한 기판(120)의 하부면 전체에 도포되어 제 1 및 제 2금속 패턴층(124, 126)을 외부 환경으로부터 보호한다.Preferably, the first and second metal pattern layers 124 and 146 including the electrode terminals 124a and the first ball land 126a and the circuit wiring are formed of copper, and the electrode terminals 124a and the first and second metal pattern layers 124a and 146 are formed of copper. The solder resist 128 covers the remaining portions of the first and second metal pattern layers 124 and 126 except for the one ball lands 126a. That is, the solder resist 128 is applied to the entire upper surface of the substrate 120 except for the electrode terminals 124a and the entire lower surface of the substrate 120 except for the first ball land 126a to be applied to the first and second metals. The pattern layers 124 and 126 are protected from the external environment.

보강부재(130)는 외부 접속 단자(160)를 기판(120)에 고정시키고, 외부 접속 단자(160)의 높이를 원하는 높이까지 상승시켜 반도체 패키지(200)를 구성하는 재료들의 열팽창 계수의 차이로 인해 외부 접속 단자(160)의 계면에 크랙이 발생되는 것을 방지한다. 이러한, 보강부재(130)는 제 1볼 랜드(126a)의 개구된 부분에 형성되어 베이스 기판(122)과 연결되고, 베이스 기판(122)의 하부면으로부터 소정 높이로 돌출된다. 바람직하게, 보강부재(130)는 포토 레지스트로 형성한다. The reinforcing member 130 fixes the external connection terminal 160 to the substrate 120, and raises the height of the external connection terminal 160 to a desired height so that the difference in thermal expansion coefficients of the materials constituting the semiconductor package 200 is increased. Therefore, cracks are prevented from occurring at the interface of the external connection terminal 160. The reinforcing member 130 is formed in the opened portion of the first ball land 126a to be connected to the base substrate 122 and protrudes to a predetermined height from the lower surface of the base substrate 122. Preferably, the reinforcing member 130 is formed of a photo resist.

제 2볼 랜드(136)는 제 1볼 랜드(126a)와 함께 외부 접속 단자(160)를 접속시키는 패드로, 제 1볼 랜드(126a)를 덮어 제 1볼 랜드(126a)와 전기적으로 연결되며, 보강부재(130)의 표면을 감싸도록 형성된다. 바람직하게, 제 2볼 랜드(136)는 구리층(136a), 니켈층(136b) 및 골드층(136c)을 포함하는데, 구리층(136a)은 제 1볼 랜드(126a) 및 보강부재(130)의 표면을 감싸고 제 1볼 랜드(126a)와 동일한 금속으로 형성되어 제 1볼 랜드(126a)와 제 2볼 랜드(136)를 전기적으로 연결한다. 니켈층(136b)은 구리층(136a)의 표면을 감싸 구리층(136a)과 골드층(136c)의 접착력을 향상시키며, 골드층(136c)은 니켈층(136b)의 표면을 감싸 외부 접속 단자(160)와 제 1 및 제 2볼 랜드(126a, 136) 간의 전기 전도 특성을 향상시킨다. The second ball land 136 is a pad for connecting the external connection terminal 160 together with the first ball land 126a. The second ball land 136 is electrically connected to the first ball land 126a by covering the first ball land 126a. It is formed to surround the surface of the reinforcing member 130. Preferably, the second ball land 136 includes a copper layer 136a, a nickel layer 136b, and a gold layer 136c, wherein the copper layer 136a includes the first ball land 126a and the reinforcing member 130. The first ball land 126a and the second ball land 136 are electrically connected to each other by surrounding the surface of the N-type ball and formed of the same metal as the first ball land 126a. The nickel layer 136b surrounds the surface of the copper layer 136a to improve adhesion between the copper layer 136a and the gold layer 136c, and the gold layer 136c surrounds the surface of the nickel layer 136b to externally connect the terminals. The electrical conduction characteristics between the 160 and the first and second ball lands 126a and 136 are improved.

바람직하게, 구리층(136a), 니켈층(136b) 및 골드층(136c)은 무전해 도금 방법에 의해 제 1볼 랜드(126a)를 포함한 보강부재(130)의 표면에 형성한다.Preferably, the copper layer 136a, the nickel layer 136b and the gold layer 136c are formed on the surface of the reinforcing member 130 including the first ball land 126a by an electroless plating method.

도전성 와이어(140)는 반도체 칩(110) 및 기판(120)을 전기적으로 연결시키는 매개체로, 도전성 와이어(140)의 일측단부는 반도체 칩(110)의 일면에 형성된 본딩 패드(112)에 연결되고, 도전성 와이어(140)의 타측단부는 기판(120)의 상부면에 형성된 전극 단자(124a)에 본딩된다.The conductive wire 140 is a medium for electrically connecting the semiconductor chip 110 and the substrate 120. One end of the conductive wire 140 is connected to a bonding pad 112 formed on one surface of the semiconductor chip 110. The other end of the conductive wire 140 is bonded to the electrode terminal 124a formed on the upper surface of the substrate 120.

밀봉부(150)는 반도체 칩(110) 및 도전성 와이어(140)를 포함한 기판(120)의 상부면을 전체를 덮도록 형성되어 반도체 칩(110) 및 도전성 와이어(140)를 외부 환경으로부터 보호한다.The sealing part 150 is formed to cover the entire upper surface of the substrate 120 including the semiconductor chip 110 and the conductive wire 140 to protect the semiconductor chip 110 and the conductive wire 140 from the external environment. .

외부 접속 단자(160)는 제 1 및 제 2볼 랜드(126a, 136)에 접속되어 본 발명에 의한 반도체 패키지(200)를 실장 기판(300), 예를 들어 마더 보드와 전기적으로 연결시키는 것으로, 솔더로 형성되며 제 1 및 제 2 볼 랜드(126a, 136) 상에 형성되어 보강부재(130)를 감싼다.The external connection terminal 160 is connected to the first and second ball lands 126a and 136 to electrically connect the semiconductor package 200 according to the present invention with a mounting substrate 300, for example, a motherboard. It is formed of solder and is formed on the first and second ball lands 126a and 136 to surround the reinforcing member 130.

미설명 부호 302는 실장 기판(300)의 상부면 중 외부 접속 단자(160)와 대응되는 부분에 형성되며, 외부 접속 단자(160)가 접속되는 접속 패드이다.Reference numeral 302 is a connection pad formed on a portion of the upper surface of the mounting board 300 corresponding to the external connection terminal 160, and connected to the external connection terminal 160.

이와 같이 형성된 보강부재(130)를 이용하여 솔더로 형성된 외부 접속 단자(160)를 형성하면, 반도체 패키지(200)를 실장 기판(300)에 실장하는 리플로우 공정에서 솔더의 퍼짐 현상에도 불구하고 외부 접속 단자(160)를 원하는 높이로 형성할 수 있다.When the external connection terminal 160 formed of solder is formed using the reinforcing member 130 formed as described above, the external package despite the solder spread in the reflow process of mounting the semiconductor package 200 on the mounting substrate 300 The connection terminal 160 can be formed at a desired height.

보강부재(130)를 이용하여 외부 접속 단자(160)의 높이를 상승시킬 경우 반도체 패키지(200)를 구성하는 재료들 및 실장 기판(300)의 열팽창 계수의 차이가 다르더라도 외부 접속 단자(160)에 가해지는 횡방향 스트레스가 감소되고, 보강부재(130)가 기판(120)에 외부 접속 단자(160)를 고정시키기 때문에 제 1 및 제 2볼 랜드(126a, 136)과 외부 접속 단자(160), 그리고, 외부 접속 단자(160) 및 실장 기판(300)의 접속 패드(302)의 계면에서 크랙이 발생되는 것을 최소화시킬 수 있다.When the height of the external connection terminal 160 is increased by using the reinforcing member 130, the external connection terminal 160 may be different even if the thermal expansion coefficient of the materials constituting the semiconductor package 200 and the thermal expansion coefficient of the mounting substrate 300 are different. The lateral stresses applied to the first and second ball lands 126a and 136 and the external connection terminal 160 are reduced since the reinforcing member 130 fixes the external connection terminal 160 to the substrate 120. In addition, cracks may be minimized at an interface between the external connection terminal 160 and the connection pad 302 of the mounting substrate 300.

이와 같이 보강부재(130)를 이용하여 접속 단자의 높이를 높이는 기술은 반도체 패키지(200)와 실장 기판(300)을 전기적으로 연결시키는 외부 접속 단자(160)에만 적용하지 않고, 도 3에 도시된 바와 같이 반도체 칩(110)과 기판(120)을 플립 칩 방식으로 접속시키는 범프에도 적용가능하다.The technique of increasing the height of the connection terminal using the reinforcing member 130 as described above is not applied to only the external connection terminal 160 electrically connecting the semiconductor package 200 and the mounting substrate 300, as shown in FIG. 3. As described above, the present invention is also applicable to a bump connecting the semiconductor chip 110 and the substrate 120 in a flip chip method.

도 3을 참조하여 이를 좀더 상세히 설명하면 다음과 같다.Referring to this in more detail with reference to Figure 3 as follows.

도 3은 본 발명의 제 2실시예에 의한 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package according to a second embodiment of the present invention.

제 2실시예에 의한 반도체 패키지(210)는 제 1보강부재(116)를 포함한 본딩부(114)를 구비한 반도체 칩(110), 기판(120), 제 2보강부재(130), 제 2볼 랜드(136), 밀봉부(150) 및 외부 접속 단자(160)를 포함한다.The semiconductor package 210 according to the second embodiment includes a semiconductor chip 110 having a bonding portion 114 including a first reinforcing member 116, a substrate 120, a second reinforcing member 130, and a second. The ball land 136, the sealing part 150, and the external connection terminal 160 are included.

반도체 칩(110)은 순도 높은 실리콘 웨이퍼 상에 형성되며, 반도체 칩(110)의 내부에는 데이터를 저장하고 처리하기 위한 회로부(circuit portion)들이 형성된다. 그리고, 반도체 칩(110)의 일면에는 반도체 칩(110)과 기판(120)을 전기적으로 연결시키는 본딩부(114)가 배열된다. 본딩부(114)는 반도체 칩(110)의 회로부들과 전기적으로 연결되고 반도체 칩(110)의 일면이 노출되도록 링 형상으로 형성된 제 1본딩 패드(114a), 제 1본딩 패드(114a) 중 반도체 칩(110)의 일면이 노출된 부분에 형성되고 반도체 칩(110)의 일면으로부터 소정 높이로 돌출된 제 1보강부재(116), 제 1본딩 패드(114a) 및 제 1보강부재(116)의 표면을 감싸는 제 2본딩 패드(114b), 그리고 제 1 및 제 2본딩 패드(114a, 114b) 상에 형성되어 제 1보강부재(116)를 감싸는 범프(118)를 포함한다.The semiconductor chip 110 is formed on a high-purity silicon wafer, and circuit portions for storing and processing data are formed in the semiconductor chip 110. In addition, a bonding part 114 for electrically connecting the semiconductor chip 110 and the substrate 120 is arranged on one surface of the semiconductor chip 110. The bonding part 114 is electrically connected to the circuit parts of the semiconductor chip 110 and has a ring shape such that one surface of the semiconductor chip 110 is exposed to form a semiconductor among the first bonding pads 114a and the first bonding pads 114a. The first reinforcing member 116, the first bonding pad 114a, and the first reinforcing member 116 of the chip 110 are formed on the exposed portion and protrude to a predetermined height from one surface of the semiconductor chip 110. A second bonding pad 114b surrounding the surface, and a bump 118 formed on the first and second bonding pads 114a and 114b to surround the first reinforcing member 116.

기판(120)의 상부면 중 본딩부(114)와 대응되는 부분에 전극 단자(124a)들이 형성된다는 것을 제외하면, 기판(120), 제 2보강부재(130), 제 2볼 랜드(136), 밀봉부(150) 및 외부 접속 단자(160)들은 도 1 및 도 2를 참조하여 설명한 제 1실시예의 기판(120), 보강부재(130), 제 2볼 랜드(136a), 밀봉부(150) 및 외부 접속 단자(160)들과 동일하다. 따라서, 이들 부재들에 대한 상세한 설명은 생략하고 제 1실시예와 동일한 도면번호를 부여하기로 한다.The substrate 120, the second reinforcing member 130, and the second ball land 136 except that the electrode terminals 124a are formed at a portion of the upper surface of the substrate 120 corresponding to the bonding portion 114. The sealing unit 150 and the external connection terminals 160 are the substrate 120, the reinforcing member 130, the second ball land 136a, and the sealing unit 150 of the first embodiment described with reference to FIGS. 1 and 2. ) And external connection terminals 160. Therefore, detailed description of these members will be omitted and the same reference numerals will be given to the first embodiment.

미설명부호 170은 반도체 칩(110) 및 기판(120) 사이의 발생된 빈 공간을 충 진하는 언더필부이다. 언더필부(170)는 상호 접속된 범프(118) 및 전극 단자(124a)를 다시 한번 고정시켜 이들의 접속 신뢰성을 향상시키고, 상호 접속된 범프(118) 및 전극 단자(124a)들을 외부 환경으로부터 이들을 보호한다.Reference numeral 170 is an underfill unit filling the empty space generated between the semiconductor chip 110 and the substrate 120. The underfill portion 170 once again secures the interconnected bumps 118 and electrode terminals 124a to improve their connection reliability, and removes the interconnected bumps 118 and electrode terminals 124a from the external environment. Protect.

도 4 내지 도 8은 기판의 하부면에 접속 단자를 형성하는 방법을 도시한 도면이다. 4 to 8 illustrate a method of forming a connection terminal on a lower surface of the substrate.

반도체 칩에 형성되는 접속 단자는 제 1 및 제 2본딩 패드, 보강부재 및 범프를 포함하고, 도 4 내지 도 8에 도시된 바와 같이 기판에 형성되는 접속 단자는 제 1 및 제 2볼 랜드, 보강부재 및 외부 접속 단자를 포함한다.The connecting terminal formed on the semiconductor chip includes first and second bonding pads, reinforcing members and bumps, and as shown in FIGS. 4 to 8, the connecting terminal formed on the substrate includes first and second ball lands and reinforcing members. Member and external connection terminals.

이하, 도 4 내지 도 8을 참조하여 기판에 형성되는 접속 단자의 형성 방법에 대해 설명하기로 한다. Hereinafter, a method of forming a connection terminal formed on a substrate will be described with reference to FIGS. 4 to 8.

도 4는 기판의 하부면에 제 1볼 랜드를 포함한 제 2금속 패턴층을 형성한 단면도이다.4 is a cross-sectional view of a second metal pattern layer including a first ball land on a lower surface of the substrate.

도 4를 참조하면, 기판(120), 즉 베이스 기판(122)의 하부면에 금속 박막, 예를 들어 구리를 증착하고, 사진 식각 공정을 거쳐 증착된 구리 박막을 패터닝하여 베이스 기판(122)의 하부면에 회로 배선(도시 안됨) 및 제 1볼 랜드(126a)들을 포함하는 제 2금속 패턴층(126)다. 여기서, 패터닝된 제 1볼 랜드(126a)는 중앙부분의 구리 박막이 제거된 링 형상이다. Referring to FIG. 4, a metal thin film, for example, copper is deposited on the lower surface of the substrate 120, that is, the base substrate 122, and the copper thin film deposited through the photolithography process is patterned to form the base substrate 122. A second metal pattern layer 126 including circuit wiring (not shown) and first ball lands 126a on a bottom surface thereof. Here, the patterned first ball land 126a has a ring shape in which the copper thin film in the center portion is removed.

도 5는 제 2금속 패턴층이 형성된 기판의 하부면에 솔더 레지스트를 도포한 단면도이다.5 is a cross-sectional view of a solder resist applied to a lower surface of a substrate on which a second metal pattern layer is formed.

이어, 도 5에 도시된 바와 같이 제 1볼 랜드(126a)들을 제외한 기판(120)의 하부면 전체에 솔더 레지스트(128)를 도포하여 제 2금속 패턴층(126)을 외부 환경으로부터 보호한다. 상술한 바와 같이 제 2금속 패턴층(126)이 형성된 후에 솔더 레지스트(128)를 도포할 수도 있고, 후술될 보강부재(130)를 형성한 후 솔더 레지스트(128)를 형성하여도 무방하다.Subsequently, as shown in FIG. 5, the solder resist 128 is applied to the entire lower surface of the substrate 120 except for the first ball lands 126a to protect the second metal pattern layer 126 from the external environment. As described above, the solder resist 128 may be applied after the second metal pattern layer 126 is formed, or the solder resist 128 may be formed after the reinforcing member 130 to be described below is formed.

도 6a 및 도 6b는 도 5에 도시된 제 1볼 랜드 내에 보강부재를 형성하는 과정을 설명하기 위한 도면이다.6A and 6B are views for explaining a process of forming a reinforcing member in the first ball land shown in FIG. 5.

도 6a를 참조하면, 제 2금속 패턴층(126)이 형성된 기판(120)의 하부면 전체에 포토 레지스트를 소정 높이로 도포하여 포토 레지스트 필름(130a)을 형성한다. 이후, 포토 레지스트 필름(130a)을 사진 식각하여 도 6b에 도시된 바와 같이 제 1볼 랜드(126a)의 중앙에 소정 높이를 갖는 보강부재(130)를 형성한다.Referring to FIG. 6A, a photoresist film 130a is formed by applying photoresist to a predetermined height on the entire lower surface of the substrate 120 on which the second metal pattern layer 126 is formed. Thereafter, the photoresist film 130a is photo-etched to form a reinforcement member 130 having a predetermined height in the center of the first ball land 126a as shown in FIG. 6B.

도 7은 제 1볼 랜드 및 보강부재의 표면에 제 2볼 랜드를 형성한 단면도이다.7 is a cross-sectional view of the second ball land formed on the surface of the first ball land and the reinforcing member.

도 7을 참조하면, 보강부재(130)가 형성된 기판(120)을 무전해 도금하여 제 1볼 랜드(126a)의 표면에 제 1볼 랜드(126a)와 동일한 금속, 즉 구리를 증착하고, 구리의 상부면에 니켈을 증착시키며, 니켈의 상부면에 전기 전도 특성이 우수한 금을 증착한다. 이후, 구리, 니켈 및 금을 패터닝하여 제 1볼 랜드(126a) 및 보강부재(130)의 표면에 구리층(136a), 니켈층(136b) 및 골드층(136c)을 포함하는 제 2볼 랜드(136)를 형성한다.Referring to FIG. 7, the substrate 120 on which the reinforcing member 130 is formed is electroless plated to deposit the same metal as the first ball land 126a, that is, copper on the surface of the first ball land 126a, and copper Nickel is deposited on the upper surface of and gold is deposited on the upper surface of the nickel. Thereafter, copper, nickel, and gold are patterned to form a second ball land including a copper layer 136a, a nickel layer 136b, and a gold layer 136c on the surface of the first ball land 126a and the reinforcing member 130. 136 is formed.

이후, 도 1에 도시된 바와 같이 기판(120)의 상부면에 접착제(105)를 개재하여 반도체 칩(110)을 부착하고, 도전성 와이어(140)를 이용하여 반도체 칩(110)의 본딩 패드(112)와 기판(120)의 전극 단자(124a)를 접속시키며, 기판(120)의 상부면에 반도체 칩(110) 및 도전성 와이어(140)를 보호하기 위한 몰딩부(150)를 형성한다.Thereafter, as illustrated in FIG. 1, the semiconductor chip 110 is attached to the upper surface of the substrate 120 through the adhesive 105, and the bonding pads of the semiconductor chip 110 are formed using the conductive wires 140. The electrode terminal 124a of the substrate 120 is connected to the 112, and a molding part 150 is formed on the upper surface of the substrate 120 to protect the semiconductor chip 110 and the conductive wire 140.

도 8은 제 1 및 제 2볼 랜드에 외부 접속 단자를 형성한 단면도이다.8 is a cross-sectional view in which external connection terminals are formed in the first and second ball lands.

이후, 도 8에 도시된 바와 같이 제 1 및 제 2볼 랜드(126a, 136)의 표면에 솔더 페이스트를 도포하고, 솔더 페이스트가 녹는 고온의 열을 기판(120)에 가하여 제 1 및 제 2볼 랜드(126a, 136)와 접속된 구 형상의 외부 접속 단자(160)를 형성한다.Subsequently, as shown in FIG. 8, the solder paste is applied to the surfaces of the first and second ball lands 126a and 136, and the first and second balls are applied to the substrate 120 by applying high temperature heat in which the solder paste is melted. The spherical external connection terminal 160 connected with the lands 126a and 136 is formed.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

본 발명에서 상세하게 설명한 바와 같이 보강부재를 형성한 후 접속 단자, 즉 범프 및 외부 접속 단자를 형성하면, 접속 단자를 원하는 높이로 형성할 수 있고, 보강부재가 접속 단자를 지지하고 고정함으로써, 접속 단자의 접속 신뢰성을 향상시킬 수 있는 효과가 있다. As described in detail in the present invention, after forming the reinforcing member and forming the connecting terminal, that is, the bump and the external connecting terminal, the connecting terminal can be formed to a desired height, and the reinforcing member supports and fixes the connecting terminal, There is an effect that can improve the connection reliability of the terminal.

Claims (13)

일면에 본딩부가 구비된 반도체 칩; A semiconductor chip having a bonding portion at one surface thereof; 상기 반도체 칩이 실장되고, 상기 반도체 칩이 실장되는 상부면에 상기 본딩부들이 전기적으로 연결되는 전극 단자들이 배열되고, 상기 하부면에는 상기 전극 단자들과 전기적으로 연결되고 중앙부분이 개구되도록 패터닝된 제 1볼 랜드들이 배열된 기판;The semiconductor chip is mounted, and electrode terminals on which the bonding portions are electrically connected are arranged on an upper surface on which the semiconductor chip is mounted, and on the lower surface, the terminal is electrically connected to the electrode terminals and patterned so that a central portion thereof is opened. A substrate on which first ball lands are arranged; 상기 제 1볼 랜드의 개구된 부분에 형성되고, 상기 기판의 하부면에서 돌출된 제 1보강부재들;First reinforcing members formed in the opened portion of the first ball land and protruding from the lower surface of the substrate; 상기 제 1볼 랜드와 연결되고 상기 제 1보강부재의 표면을 감싸도록 형성된 제 2볼 랜드들;Second ball lands connected to the first ball land and formed to surround a surface of the first reinforcing member; 상기 제 1보강부재를 감싸도록 상기 제 1 및 제 2 볼 랜드 상에 형성되는 외부 접속 단자들을 포함하는 것을 특징으로 하는 반도체 패키지.And external connection terminals formed on the first and second ball lands to surround the first reinforcing member. 제 1항에 있어서, 상기 본딩부는 중앙부분이 개구되도록 패터닝된 제 1본딩 패드;The method of claim 1, wherein the bonding unit comprises: a first bonding pad patterned to have a central portion open; 상기 제 1본딩 패드의 개구된 부분에 형성되고, 상기 반도체 칩의 일면으로부터 돌출된 제 2보강부재;A second reinforcing member formed in the opened portion of the first bonding pad and protruding from one surface of the semiconductor chip; 상기 제 1본딩 패드와 연결되고 상기 제 2보강부재의 표면을 감싸도록 형성된 제 2본딩 패드; 및A second bonding pad connected to the first bonding pad and formed to surround a surface of the second reinforcing member; And 상기 제 2보강부재를 감싸도록 상기 제 1 및 제 2본딩 패드 상에 형성되며, 상기 전극 단자에 접속되는 범프를 포함하는 것을 특징으로 하는 반도체 패키지.And a bump formed on the first and second bonding pads to surround the second reinforcement member and connected to the electrode terminal. 제 1항에 있어서, 상기 제 2볼 랜드는 상기 제 1볼 랜드와 연결되고, 상기 제 1보강부재의 표면을 감싸는 구리, 상기 구리의 표면을 감싸는 니켈 및 상기 니켈의 표면을 감싸는 금으로 구성되는 것을 특징으로 하는 반도체 패키지.The method of claim 1, wherein the second ball land is connected to the first ball land, and comprises copper surrounding the surface of the first reinforcing member, nickel surrounding the surface of the copper and gold surrounding the surface of the nickel A semiconductor package, characterized in that. 제 1항 또는 제 3항 중 어느 한항에 있어서, 상기 제 1 및 제 2보강부재는 포토 레지스트로 형성되는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to any one of claims 1 to 3, wherein the first and second reinforcing members are formed of photoresist. 제 1항에 있어서, 상기 외부 접속 단자는 솔더로 형성되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the external connection terminal is formed of solder. 대상물의 표면에 금속막을 증착하고, 상기 금속막을 패터닝하여 상기 대상물의 표면에 중앙부분이 개구된 제 1패드를 형성하는 단계;Depositing a metal film on the surface of the object, and patterning the metal film to form a first pad having a central portion open on the surface of the object; 상기 제 1패드가 형성된 대상물의 표면에 보강부재 형성용 물질을 도포하고상기 보강부재 형성용 물질을 사진 식각하여 상기 제 1패드의 개구된 부분에 높이를 갖는 보강부재를 형성하는 단계;Applying a material for forming a reinforcement member on a surface of the object on which the first pad is formed, and photo-etching the material for forming the reinforcement member to form a reinforcement member having a height at an opening of the first pad; 상기 제 1패드 및 상기 보강부재의 표면에 상기 제 1패드와 연결되도록 제 2패드를 형성하는 단계; 및Forming a second pad on surfaces of the first pad and the reinforcing member to be connected to the first pad; And 상기 보강부재를 감싸도록 상기 제 1패드 및 상기 제 2패드의 표면에 접속 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.Forming a connection terminal on a surface of the first pad and the second pad to surround the reinforcement member. 제 6 항에 있어서, 상기 대상물은 반도체 칩 및 상기 반도체 칩이 실장되는 기판 중 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.7. The method of claim 6, wherein the object is any one selected from a semiconductor chip and a substrate on which the semiconductor chip is mounted. 제 7 항에 있어서, 상기 반도체 칩에 형성되는 제 1 및 제 2패드는 제 1 및 제 2본딩 패드이고, 상기 기판에 형성되는 상기 제 1패드 및 제 2패드는 제 1 및 제 2볼 랜드이며, 상기 반도체 칩에 형성되는 접속 단자는 범프이고, 상기 기판에 형성되는 접속 단자는 외부 접속 단자인 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.8. The semiconductor device of claim 7, wherein the first and second pads formed on the semiconductor chip are first and second bonding pads, and the first and second pads formed on the substrate are first and second ball lands. And a connection terminal formed on the semiconductor chip is a bump, and a connection terminal formed on the substrate is an external connection terminal. 제 8 항에 있어서, 상기 기판에 형성되는 제 1볼 랜드는 구리로 형성되는 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.The method of claim 8, wherein the first ball land formed on the substrate is formed of copper. 제 9 항에 있어서, 상기 기판에 형성되는 제 2볼 랜드는 상기 제 1볼 랜드와 연결되도록 상기 제 1볼 랜드의 표면 및 상기 보강부재의 표면에 구리를 증착하는 단계, 상기 구리의 표면에 니켈을 증착하는 단계, 상기 니켈의 표면에 금을 증착하 는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.The method of claim 9, wherein the second ball land formed on the substrate is deposited on the surface of the first ball land and the surface of the reinforcing member to be connected to the first ball land, nickel on the surface of the copper Depositing gold, and depositing gold on the surface of the nickel. 제 10 항에 있어서, 상기 제 2볼 랜드를 구성하는 상기 구리, 상기 니켈 및 상기 금은 무전해 도금 방법에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.The method of claim 10, wherein the copper, the nickel, and the gold constituting the second ball land are formed by an electroless plating method. 제 6 항에 있어서, 상기 보강부재 형성용 물질은 포토 레지스트인 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.7. The method of claim 6, wherein the material for forming the reinforcing member is a photoresist. 제 6 항에 있어서, 상기 접속 단자를 형성하는 단계는 상기 제 1패드 및 제 2패드의 표면에 금속 페이스트를 도포하는 단계 및 상기 금속 페이스트를 고온의 열로 녹여 상기 제 1패드 및 제 2패드에 상기 금속 페이스트를 접속시키는 리플로우 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 접속 단자 형성 방법.The method of claim 6, wherein the forming of the connection terminal comprises: applying a metal paste to the surfaces of the first pad and the second pad, and melting the metal paste with high temperature heat to the first pad and the second pad. And a reflow step of connecting the metal paste.
KR1020070065486A 2007-06-29 2007-06-29 Semiconductor package and method for fabricating of contact pad of semiconductor package KR20090001250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065486A KR20090001250A (en) 2007-06-29 2007-06-29 Semiconductor package and method for fabricating of contact pad of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065486A KR20090001250A (en) 2007-06-29 2007-06-29 Semiconductor package and method for fabricating of contact pad of semiconductor package

Publications (1)

Publication Number Publication Date
KR20090001250A true KR20090001250A (en) 2009-01-08

Family

ID=40484348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065486A KR20090001250A (en) 2007-06-29 2007-06-29 Semiconductor package and method for fabricating of contact pad of semiconductor package

Country Status (1)

Country Link
KR (1) KR20090001250A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148494B1 (en) * 2009-05-07 2012-05-21 삼성전기주식회사 A semiconductor device comprsing a connecting metal layer and a method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148494B1 (en) * 2009-05-07 2012-05-21 삼성전기주식회사 A semiconductor device comprsing a connecting metal layer and a method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3685947B2 (en) Semiconductor device and manufacturing method thereof
KR100427925B1 (en) Semiconductor device and method for fabricating same
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US7049692B2 (en) Stacked semiconductor device
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
US7772687B2 (en) Multiple electronic component containing substrate
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
TWI419300B (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
WO2007072616A1 (en) Module having built-in component and method for fabricating such module
US7807510B2 (en) Method of manufacturing chip integrated substrate
US20090310322A1 (en) Semiconductor Package
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
EP1744362B1 (en) Semiconductor device and electronic apparatus
JP2009049218A (en) Semiconductor device, and manufacturing method of semiconductor device
KR20000011282A (en) Semiconductor device and manufacturing method thereof
EP3301712B1 (en) Semiconductor package assembley
KR20090001250A (en) Semiconductor package and method for fabricating of contact pad of semiconductor package
KR20100002870A (en) Method for fabricating semiconductor package
KR20070016399A (en) chip on glass package using glass substrate
KR20100025436A (en) Flip chip package and method for packaging the same
KR100475338B1 (en) Chip scale package using wire bonder and manufacture method for the same
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
KR101535404B1 (en) Semiconductor package and method of manufacturing the same
KR20020007683A (en) Semiconductor package and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application