JPH0496117A - Input/output terminal unit - Google Patents

Input/output terminal unit

Info

Publication number
JPH0496117A
JPH0496117A JP2210841A JP21084190A JPH0496117A JP H0496117 A JPH0496117 A JP H0496117A JP 2210841 A JP2210841 A JP 2210841A JP 21084190 A JP21084190 A JP 21084190A JP H0496117 A JPH0496117 A JP H0496117A
Authority
JP
Japan
Prior art keywords
input
terminal
output
wiring
terminal unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2210841A
Other languages
Japanese (ja)
Other versions
JP2612636B2 (en
Inventor
Yoshio Abiko
安彦 好雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2210841A priority Critical patent/JP2612636B2/en
Publication of JPH0496117A publication Critical patent/JPH0496117A/en
Application granted granted Critical
Publication of JP2612636B2 publication Critical patent/JP2612636B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To attain the packaging with high density with wiring saving by constituting this unit so that wiring terminals in the unit can be selected separately as an input terminal or an output terminal with an input/output module. CONSTITUTION:In input/output (I/O) terminal units 30, 32, each of wiring terminals is formed from a pair of input terminal and output terminal, so that one wiring terminal of the input terminal or the output terminal can be selected by input/output modules. Accordingly, the I/O terminal units 30, 32 can mix and mount the input module 34 and the output module 36, and an input equipment and an output equipment can be connected freely to one terminal unit. In such a manner, comparing with a conventional exclusive terminal unit for an input or an output, the number of generation of unused terminals can be decreased, and packaging can be executed with high density by wiring saving.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、例えばNC工作機械、自動組立機械、シーケ
ンスコントローラ等の電子制御配線に用いられるI10
ターミナルユニットに関スる。
Detailed Description of the Invention [Field of Industrial Application] The present invention is directed to I10 used for electronic control wiring of NC machine tools, automatic assembly machines, sequence controllers, etc.
Related to terminal unit.

[従来の技術] 第6図は従来の電子制御配線システムを示すブロック構
成図である。
[Prior Art] FIG. 6 is a block diagram showing a conventional electronic control wiring system.

図において、10はベースユニットとしての主制御器で
、例えば工作機械等の自動運転プログラムに従って、そ
の入出力信号を制御する。12はシリアル/パラレル(
S/P)インタフェースで、主制御器10から出力され
るパラレルデータをシリアルデータに変換して後段に出
力し、一方で後段から入力されるシリアルデータをパラ
レルデータに変換して主制御器10に入力する。14は
入力専用のI10ターミナルユニットで、例えば5W1
6やフォトインタ18等の入力配線か接続される。20
は出力専用のI10ターミナルユニットで、例えばモー
タ22や電磁弁24等の出力配線が接続される。
In the figure, reference numeral 10 denotes a main controller as a base unit, which controls input/output signals of, for example, a machine tool or the like according to an automatic operation program. 12 is serial/parallel (
S/P) interface converts the parallel data output from the main controller 10 into serial data and outputs it to the subsequent stage, while converting the serial data input from the latter stage to parallel data and sends it to the main controller 10. input. 14 is an input-only I10 terminal unit, for example 5W1
Input wiring such as 6 and photointer 18 is connected. 20
is an output-only I10 terminal unit to which, for example, output wiring for the motor 22, electromagnetic valve 24, etc. is connected.

上記構成において、主制御器10のパラレル入出力信号
は、S/Pインタフェース12によりシリアル入出力信
号に変換され、入力専用のI10ターミナルユニット1
4および出力専用の110ターミナルユニツト20に伝
送される。このようなシリアル伝送により配線本数の削
減が達成される。
In the above configuration, the parallel input/output signals of the main controller 10 are converted into serial input/output signals by the S/P interface 12, and the input-only I10 terminal unit 1
4 and 110 terminal unit 20 dedicated for output. Such serial transmission achieves a reduction in the number of wiring lines.

[発明が解決しようとする課題] しかしながら、上記のような従来のI10ターミナルユ
ニット14.20は、入力用または出力用ユニットとし
て区別されており、同一ユニット内に入力配線と出力配
線を接続できないという欠点があった。すなわち、配線
システムによってその入出力点数は様々に変化するが、
このためにシステムによってはI10ターミナルユニッ
ト内に未使用の入出力端子か放置されることになる。従
って、システムとしての無駄が発生し、コスト的にも配
線システム構成上からも不利となっていた。
[Problems to be Solved by the Invention] However, the conventional I10 terminal unit 14.20 as described above is distinguished as an input or output unit, and it is not possible to connect input wiring and output wiring within the same unit. There were drawbacks. In other words, the number of input and output points varies depending on the wiring system, but
Therefore, depending on the system, unused input/output terminals may be left in the I10 terminal unit. Therefore, there is waste as a system, which is disadvantageous in terms of cost and wiring system configuration.

本発明は、上記従来技術の間届点解決を課題としてなさ
れたものであり、その目的は、入出力選択フリーのI1
0ターミナルユニットを提供することにある。
The present invention has been made to solve the problem of the above-mentioned conventional technology, and its purpose is to
0 terminal unit.

[課題を解決するための手段] 上記目的を達成するために本発明に係るI10ターミナ
ルユニットは、配線端子のそれぞれを一組の入力端子お
よび出力端子から構成し、入出力モジュールによって入
力端子または出力端子いずれか一方の配線端子を選択す
ることを特徴とする。
[Means for Solving the Problems] In order to achieve the above object, the I10 terminal unit according to the present invention comprises each wiring terminal as a set of input terminals and output terminals, and connects the wiring terminals to input terminals or output terminals by an input/output module. It is characterized by selecting one of the wiring terminals.

[作用] 上記構成を有する本発明のI10ターミナルユニットに
よれば、入出力モジュールによってユニット内の配線端
子が個々に入力端子または出力端子として選択される。
[Function] According to the I10 terminal unit of the present invention having the above configuration, the wiring terminals within the unit are individually selected as input terminals or output terminals by the input/output module.

[実施例] 以下、図面に基づいて本発明の好適な実施例を説明する
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described based on the drawings.

第3図は本発明のI10ターミナルユニットを適用した
電子制御配線システムを示すブロック構成図であり、第
6図と同一または相当部分には同じ符号を付して説明は
省略する。
FIG. 3 is a block configuration diagram showing an electronic control wiring system to which the I10 terminal unit of the present invention is applied, and the same or corresponding parts as in FIG. 6 are given the same reference numerals, and a description thereof will be omitted.

第3図において、30および32は本発明によるI10
ターミナルユニットで、1組の入力端子および出力端子
から構成された配線端子か複数、例えば4点、8点、1
6点、24点、・・・等のように設けられている。34
は本発明による入力モジュールで、I10ターミナルユ
ニット30,32の各配線端子に対応して実装されるこ
とにより、その配線端子にて使用される端子を入力端子
に設定する。36は本発明による出力モジュールで、I
10ターミナルユニット30.32の各配線端子に対応
して実装されることにより、その配線端子にて使用され
る端子を出力端子に設定する。
In FIG. 3, 30 and 32 are I10 according to the present invention.
A terminal unit is a wiring terminal consisting of a set of input terminals and an output terminal, or a plurality of wiring terminals, such as 4 points, 8 points, 1
6 points, 24 points, etc. are provided. 34
is an input module according to the present invention, which is mounted corresponding to each wiring terminal of the I10 terminal units 30 and 32, so that the terminal used in the wiring terminal is set as an input terminal. 36 is an output module according to the present invention;
By being mounted corresponding to each wiring terminal of the 10 terminal units 30 and 32, the terminal used in the wiring terminal is set as an output terminal.

上記構成を有する本発明のr10ターミナルユニット3
0.32は、入力モジュール34と出力モジュール36
の混載が可能であり、1つのターミナルユニットに入力
機器と出力機器を自由に接続することができる。すなわ
ち、入力モジュールを実装した配線端子は、スイッチ1
6、フォトインタ18、あるいはマイクロスイッチ等を
接続することができる。また、出力モジュール36を実
装した配線端子は、モータ22、電磁弁24、あるいは
ソレノイド等を接続することができる。
r10 terminal unit 3 of the present invention having the above configuration
0.32 is input module 34 and output module 36
It is possible to mix input devices and output devices to one terminal unit. In other words, the wiring terminal with the input module mounted is connected to switch 1.
6. A photo interface 18, a micro switch, etc. can be connected. Furthermore, the wiring terminal on which the output module 36 is mounted can be connected to the motor 22, the electromagnetic valve 24, a solenoid, or the like.

このように、ターミナルユニットを入出力兼用タイプと
することで、従来の入力用または出力用の専用ターミナ
ルユニットに比べて、未使用端子の発生点数を減少させ
ることかでき、コスト、省配線化に大きなメリットがあ
る。
In this way, by making the terminal unit an input/output type, it is possible to reduce the number of unused terminals compared to conventional terminal units dedicated for input or output, resulting in cost and wiring savings. There are big benefits.

次に第1図および第2図を参照しながら本発明のI10
ターミナルユニットおよび入出力モジュールについて説
明する。
Next, referring to FIGS. 1 and 2, I10 of the present invention
Describe the terminal unit and input/output module.

第1図は本発明に係るI10ターミナルユニットを示す
もので、同図(a)は平面図、同図(b)は内部回路の
概略構成図、同図(c)は側面図、同図(d)は信号処
理部の回路図である。第2図は本発明に係る入出力モジ
ュールを示すもので、同図(a)は入出力モジュールの
回路図、同図(b)はDC出カモジュールの回路図、同
図(C)はAC出カモジュールの回路図である。
FIG. 1 shows an I10 terminal unit according to the present invention, in which (a) is a plan view, (b) is a schematic diagram of the internal circuit, (c) is a side view, and (c) is a side view. d) is a circuit diagram of the signal processing section. Figure 2 shows an input/output module according to the present invention, where (a) is a circuit diagram of the input/output module, (b) is a circuit diagram of a DC output module, and (C) is a circuit diagram of an AC output module. FIG. 3 is a circuit diagram of an output module.

第1図において、40は入出力モジュール接続部で、入
出力モジュールがビン端子により接続され実装される。
In FIG. 1, reference numeral 40 denotes an input/output module connection section, in which input/output modules are connected and mounted via bin terminals.

42は電源伝送ジャックで、例えば第1図(b)に示す
ようにAClooV、DC12V等の電源ラインが接続
される。44は制御信号伝送ジャックで、I10ターミ
ナルユニットに接続された入力機器の入力信号、あるい
は王制御器10からの制御信号等の制御信号ラインが接
続される。46は信号処理部で、上記制御信号について
、外部人力−内部出力はシリアルイン−パラレルアウト
、また内部人力−外部出力はパラレルイン−シリアルア
ウトを実行する。1個のモジュール接続部40に対して
設けられる信号処理部46の回路図を第1図(d)に示
す。48は配線端子で、例えば第1図(c)に示すよう
に階段状に構成され、実装されたI10モジュール50
(入力モジュール34または出力モジュール36)によ
って使用される端子が選択される。
42 is a power transmission jack to which, for example, a power line such as AClooV or DC12V is connected as shown in FIG. 1(b). 44 is a control signal transmission jack to which a control signal line such as an input signal from an input device connected to the I10 terminal unit or a control signal from the controller 10 is connected. Reference numeral 46 denotes a signal processing unit, which executes serial in-parallel out for external human power and internal output, and parallel in and serial out for internal human power and external output, regarding the control signal. A circuit diagram of the signal processing section 46 provided for one module connection section 40 is shown in FIG. 1(d). Reference numeral 48 denotes a wiring terminal, which is structured in a stepped manner, for example, as shown in FIG. 1(c), and is connected to the mounted I10 module 50.
The terminal used by (input module 34 or output module 36) is selected.

例えば第2図(a)に示す入力モジュール34が実装さ
れると、配線端子48の入力端子における信号が取り込
まれ、I10ターミナルユニット30に伝送される。ま
た、第2図(b)、(c)に示すDC出カモジュール、
AC出カモジュール36が実装されると、制御信号入力
に応じてI10ターミナルユニット30からの出力信号
か配線端子48の出力端子に供給される。
For example, when the input module 34 shown in FIG. 2A is installed, a signal at the input terminal of the wiring terminal 48 is captured and transmitted to the I10 terminal unit 30. In addition, the DC output module shown in FIGS. 2(b) and (c),
When the AC output module 36 is installed, the output signal from the I10 terminal unit 30 is supplied to the output terminal of the wiring terminal 48 in response to the control signal input.

上記I10ターミナルユニット30を用いた電子制御配
線システム(第3図)のS/Pインタフェース12の概
略回路構成を第4図に示す。主制御器10とS/Pイン
タフエ「ス12間のデータは、データバス、アドレスバ
ス、タイミングバス等を介してパラレル伝送される。こ
れらのバスは、第4図のデータバスポート52、書込用
のアドレスバスポート(書込用)54、読込用のアドレ
スバスポート56等に接続される。そして、各ポートに
入力されたパラレルデータは、S/Pインタフェース1
2内でパラレル/シリアル変換され、シリアル出力端子
58からI10ターミナルユニット30に伝送される。
FIG. 4 shows a schematic circuit configuration of the S/P interface 12 of the electronic control wiring system (FIG. 3) using the I10 terminal unit 30 described above. Data between the main controller 10 and the S/P interface 12 is transmitted in parallel via a data bus, an address bus, a timing bus, etc. The parallel data input to each port is connected to an address bus port (for writing) 54, an address bus port 56 for reading, etc.
2, and is transmitted from the serial output terminal 58 to the I10 terminal unit 30.

また、I10ターミナルユニット30からシリアル入力
端子60に人力されたシリアルデータは、S/Pインタ
フェース12内でシリアル/パラレル変換され、上記各
ホトから主制御器10に伝送される。
Further, serial data input from the I10 terminal unit 30 to the serial input terminal 60 is converted from serial to parallel within the S/P interface 12, and transmitted from each of the above-mentioned photos to the main controller 10.

上記電子制御配線システムは、主制御器10または不図
示のアドレスユニットによって、I10ターミナルユニ
ット30.32のl10(配線端子)のI10番号をア
ドレスとして割付けることができる。このため、例えば
1個のI10ターミナルユニット30に対して32点の
アドレスを設定でき、I10ターミナルユニットを4個
カスケード接続すれば、最大で0〜127点のアドレス
を割付けることができる。
In the electronic control wiring system, the I10 number of I10 (wiring terminal) of the I10 terminal unit 30.32 can be assigned as an address by the main controller 10 or an address unit (not shown). Therefore, for example, 32 addresses can be set for one I10 terminal unit 30, and if four I10 terminal units are connected in cascade, a maximum of 0 to 127 addresses can be assigned.

このようなI10ターミナルユニッ+にデータをシリア
ル伝送する場合、S/Pインタフェース12は、第5図
に示すパルス発生器62から入力されるクロック信号C
Lに基づいて伝送タイミングを規定している。すなわち
、S/Pインタフェース12は、クロック信号CLのパ
ルスを上記■10番号に対応させながらシリアル伝送を
行う。
When serially transmitting data to such an I10 terminal unit, the S/P interface 12 receives a clock signal C input from a pulse generator 62 shown in FIG.
The transmission timing is defined based on L. That is, the S/P interface 12 performs serial transmission while associating the pulse of the clock signal CL with the number 10 described above.

そして、128ビツトのカウントは、例えばシフトレジ
スタQ^〜QEを用いて行われ、最終的にシフトレジス
タQEがrHJ出力出力量時タイミングでrHJ出力さ
れるクロック信号CLによってLoad信号が出力され
、続いてクリア信号が出力される。
Then, the 128-bit count is performed using, for example, shift registers Q^ to QE, and finally the shift register QE outputs a Load signal by the clock signal CL outputted from rHJ at the timing when the output amount is rHJ, and then A clear signal is output.

上記構成によって本発明のI10ターミナルユニットは
、入力および出力機器の区別なく、入出力機器の総点数
に合わせて配線システムを構築することができ、最小数
のターミナルユニットを設ければ良いことから、配線費
のコストダウン、また配線時間(期間)の短縮等が可能
である。
With the above configuration, the I10 terminal unit of the present invention allows a wiring system to be constructed according to the total number of input/output devices without distinguishing between input and output devices, and since it is sufficient to provide the minimum number of terminal units, It is possible to reduce wiring costs and shorten wiring time (period).

[発明の効果] 以上説明したように本発明の入出力ターミナルユニット
によれば、同一の入出力ターミナルユニットに入力機器
および出力機器を自由に接続することができ、入出力点
数の総和だけを考慮して配線システムを設計することが
できるので、設計上有利となり、省配線による高密度実
装が可能となる。
[Effects of the Invention] As explained above, according to the input/output terminal unit of the present invention, input devices and output devices can be freely connected to the same input/output terminal unit, and only the total number of input/output points is considered. Since the wiring system can be designed based on the wiring system, it is advantageous in terms of design, and high-density packaging can be achieved by reducing wiring.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(d)は本発明に係るI10ターミナル
ユニットを示す構成図、 第2図(a)〜(c)は本発明に係る入出力モジュール
を示す回路図、 第3図は本発明のI10ターミナルユニ・ソトを適用し
た電子制御配線システムを示すブロック構成図、 第4図は第3図のS/Pインタフェースの概略回路構成
図、 第5図(a)、(b)は第3図のパルス発生器の概略回
路構成図およびタイミングチャート、第6図は従来の電
子制御配線システムを示すブロック構成図である。 30.32 ・・・ I10ターミナルユニット34 
・・・ 入力モジュール 36 ・・・ 出力モジュール
Figures 1(a) to (d) are block diagrams showing an I10 terminal unit according to the present invention, Figures 2(a) to (c) are circuit diagrams showing an input/output module according to the present invention, and Figure 3 is a circuit diagram showing an input/output module according to the present invention. A block configuration diagram showing an electronic control wiring system to which the I10 terminal uni-soto of the present invention is applied. Figure 4 is a schematic circuit configuration diagram of the S/P interface in Figure 3. Figures 5 (a) and (b) are FIG. 3 is a schematic circuit diagram and timing chart of a pulse generator, and FIG. 6 is a block diagram showing a conventional electronic control wiring system. 30.32 ... I10 terminal unit 34
... Input module 36 ... Output module

Claims (1)

【特許請求の範囲】  入力端子または出力端子からなる配線端子が複数設け
られており、これらの各端子に対応して実装された入出
力モジュールによって使用する配線端子を決定する入出
力ターミナルユニットにおいて、 前記配線端子のそれぞれを一組の入力端子および出力端
子から構成し、 前記入出力モジュールによって入力端子または出力端子
いずれか一方の配線端子を選択することを特徴とする入
出力ターミナルユニット。
[Scope of Claims] An input/output terminal unit in which a plurality of wiring terminals consisting of input terminals or output terminals are provided, and the wiring terminal to be used is determined by an input/output module mounted corresponding to each of these terminals, An input/output terminal unit, wherein each of the wiring terminals includes a set of input terminals and output terminals, and the input/output module selects either the input terminal or the output terminal.
JP2210841A 1990-08-08 1990-08-08 I / O terminal unit Expired - Fee Related JP2612636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2210841A JP2612636B2 (en) 1990-08-08 1990-08-08 I / O terminal unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2210841A JP2612636B2 (en) 1990-08-08 1990-08-08 I / O terminal unit

Publications (2)

Publication Number Publication Date
JPH0496117A true JPH0496117A (en) 1992-03-27
JP2612636B2 JP2612636B2 (en) 1997-05-21

Family

ID=16595998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2210841A Expired - Fee Related JP2612636B2 (en) 1990-08-08 1990-08-08 I / O terminal unit

Country Status (1)

Country Link
JP (1) JP2612636B2 (en)

Also Published As

Publication number Publication date
JP2612636B2 (en) 1997-05-21

Similar Documents

Publication Publication Date Title
EP0213037A3 (en) Semiconductor memory device having test pattern generating circuit
EP0094042A2 (en) Data processing apparatus wherein a system bus is shared by two or more circuits
JP3068394B2 (en) Sensor system
JPH0496117A (en) Input/output terminal unit
US5919260A (en) Electrical apparatus producing direct computer controlled variance in operation of an electrical end device
US5307500A (en) Integrated circuit device with stand-by cancellation
JPH0496103A (en) Electronic control wiring device
JP2773846B2 (en) Electronic control wiring system
JP2867480B2 (en) Memory switching circuit
JPH02157954A (en) Interface converter
JPH0617242U (en) IC pin switching circuit
JPH06231594A (en) Data transfer circuit
JP2626501B2 (en) Information transfer device
JPH04128666A (en) Semiconductor integrated circuit
JPH1153298A (en) Memory address latch system
KR19980026413A (en) Serial communication port multiplexing control device and method
JP2661364B2 (en) Test circuit method
JPH0648243U (en) Serial-parallel conversion circuit
KR960001268B1 (en) Data control apparatus between buses with a flag mode
JPH09198111A (en) Input and output device
JPH0566707U (en) I / O controller
JPH0219957A (en) Interface device
JPS63215052A (en) Semiconductor integrated circuit device
JPH0447280A (en) Apparatus for testing digital circuit
JPH0398313A (en) Output impedance control circuit for semiconductor integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees