JPH0495129A - 計算機 - Google Patents

計算機

Info

Publication number
JPH0495129A
JPH0495129A JP20978490A JP20978490A JPH0495129A JP H0495129 A JPH0495129 A JP H0495129A JP 20978490 A JP20978490 A JP 20978490A JP 20978490 A JP20978490 A JP 20978490A JP H0495129 A JPH0495129 A JP H0495129A
Authority
JP
Japan
Prior art keywords
processing
context
pipeline
instruction
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20978490A
Other languages
English (en)
Other versions
JPH0776919B2 (ja
Inventor
Shuichi Sakai
修一 坂井
Yoshinori Yamaguchi
山口 喜教
Yuetsu Kodama
児玉 祐悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP2209784A priority Critical patent/JPH0776919B2/ja
Publication of JPH0495129A publication Critical patent/JPH0495129A/ja
Publication of JPH0776919B2 publication Critical patent/JPH0776919B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、単数もしくは複数の情報処理装置で構成さ
れる計算機において、上記情報処理装置中で複数の文脈
命令群が混在する非先行制御型パイプラインと単数の文
脈命令群のみが存在できる先行制御型のパイプラインを
融合し、且つ両方のパイプラインを、処理対象に応じて
調停し使い分けるための実行順序制御装置を備えた計算
機に関する。
(従来の技術) 計算機における実行順序制御装置は、従来から種々提案
されているが、単数の情報処理装置で構成される計算機
のみならず、複数の情報処理装置で構成される並列計算
機実現上の中心的課題となってきている。
計算機の実行順序制御装置の役割は、正当性を保証しつ
つ計算を進行させ、情報処理装置の稼動率を高め、全体
として高速の処理を実現することである。ひとつの情報
処理装置の中で、処理のスループットを向上させる手段
として、従来からパイプライン処理方式があり、これを
制御する実行順序制御装置があった。
パイプライン処理とは、1つの処理をn段の独立な処理
段階に分けて1列に並べ、それぞれの処理段階を並列に
実行することによって、全処理段階の1 / nの時間
ごとに次々に結果を得る方式である。各段階の処理詩情
をパイプラインピッチという。パイプライン処理として
、これまでに、次に述べる2種類の方式が考案され、実
現された。
(1)同じ文脈内で直列に処理される複数の処理対象を
、複数の処理段階わたって重畳的に処理することによっ
て、1パイプラインピツチごとに次々に結果を得る方式
。この処理方式を、単数文脈先行制御型のパイプライン
処理方式と呼ぶ。
(2)同一もしくは異なる文脈内の並列に実行可能な複
数の処理対象を、複数の処理段階にわたって重畳的に処
理することによって、1パイプラインピツチごとに次々
に結果を得る方式。この処理方式を、複数文脈非先行制
御型のパイプライン処理方式と呼ぶ。
(1)の単数文脈先行制御型のパイプライン処理方式で
は、順番に並べられた命令列を高いスルーブツトで実行
することができ、また本来逐次的な命令列に対して重畳
効果をもたらす、という利点があった。
一方、(2)の複数文脈非先行制御型のパイプライン処
理方式では、パイプラインを充填する処理対象の任意性
から、静的に実行順序が解析可能な処理はいうまでもな
く、動的な挙動を示す処理対象群に対しても、パイプラ
インの空きを生じず、高いスルーブツトが実現される。
また、各時刻ごとにオーバヘッドなく別の文脈の処理へ
移行できるために、文脈スイッチオーバヘッドが解消さ
れる、という利点があった。
(発明が解決しようとする問題点) 前記(1)の単数文脈先行制御型のパイプライン処理方
式では、実行の特性が予め決まっている処理に対しては
、高い効率を発揮することが知られている。しかしなが
ら、分岐命令や大域データの取り出しなどの動的な挙・
動を示す処理に対しては、先行制御の効果が十分にあが
らず、スループットが低下する欠点があった。また、本
来並列に実行可能な処理を直列化しているため、仕事が
続かず、別の文脈の処理に切り替える際に文脈スイッチ
のオーバヘッドを生じる。
一方、(2)の複数文脈非先行制御型のパイプライン処
理方式では、・実行の特性が予め決まっていない処理に
対しても、高い重畳効果をあげることができる。しかし
ながら、こω′処理方式では、先行制御を行なわないた
めに、逐次的な問題に対して重畳効果がなく、高い効率
を保つためには、常にパイプラインを充填するだけの並
列度が要求される。また、本方式では、多数の文脈の処
理が混在するため、計算の局所化が難しく、高速小容量
のキャッシュやレジスタファイルなどを利用することか
困難であり、パイプラインピッチを十分に短縮できない
欠点がある。
複数文脈の混在を許したまま、先行制御を導入すること
は、現在実行中の複数の処理のうちの5>くつかについ
て、次に実行可能となることが予想される処理を、予め
パイプラインに充填していくことを意味する。この方式
は、もし実現されたならば、逐次処理に対して高いスル
ープットを保証するとともに、実行の特性が予め決まっ
ていない処理に対して高い重畳効果をあげることが期待
される。しかし、先行実行するべき処理を特定すること
が困難である、先行実行した処理を取り消すことが困難
である、などの理由でこの方式は現実的ではない。
問題は、現実的なハードウェア構成で、逐次処理に対し
ては先行制御型パイプラインによって、動的な挙動を示
す処理に対しては複数文脈のパイプラインによって、高
いスルーブツトを保持しつつ、同時に文脈スイッチのオ
ーバヘッドをなくす、という技術の確立にある。
この発明は、これらの事情に鑑みてなされたものであり
、前記2種類のパイプラインを融合して計算機における
理想的な処理効率を達成することを目的とする。
(問題点を解決するための手段) このような問題点を解決するために、この発明は、単数
もしくは複数の情報処理装置で構成される計算機におい
て、前記情報処理装置の中で、複数の文脈の命令群が混
在する非先行制御型のパイプラインと、単数の文脈の命
令群のみが存在できる先行制御型のパイプラインの両方
を融合し、且つ前記2種類のバイブ′ラインを、処理対
象に応して調停し使い分けるための実行順序制御装置を
備えた計算機を提案するものである。
なお、前記実行順序制御装置は、前記複数文脈のパイプ
ラインを制御するための命令発火・実行を実現する手段
と、前記単数文脈の先行制御型のパイプラインを制御す
るための命令発火・実行を実現する手段と、両者を矛盾
なく調停・融合する手段とを有する。
(作用) この発明によれば、計算機を構成する単数もしくは複数
の情報処理装置の中で、前記2種類のパイプラインを融
合させ、且つこれらのパイプラインを調停して使い分け
る実行順序制御装置を構築することで、逐次処理計算機
、並列処理計算機を問わず、(1)並列性のある処理対
象に対しては、複数文脈非先行制御型のパイプラインを
稼動させることで、静的に挙動が分かる処理に対しても
、動的な挙動を示す処理に対しても、パイプラインブレ
ークを生じず1文脈スイッチオーバヘッドを生じない計
算実行が可能となり、(2)本来逐次的な処理対象に対
しては、単数文脈先行制御型のパイプラインを稼動させ
ることで、高い重畳効果をもたらすことが可能となる。
以上のように、どちらの型の計算においても、情報処理
装置内の処理パイプラインを理想的に充填し、演算実行
部の稼動率を最適に高めることが可能となる。
(実施例) 第1図はこの発明の一実施例を示すブロック図である。
同図は、逐次計算機のプロセッシング部全体、或は並列
計算機の各要素プロセッサのプロセッシング部全体を概
念的に記述したものである。
この実施例では、当該プロセッシング部は縮小命令セッ
ト計算機(RISC)型のアーキテクチャに基づき、多
段パイプライン処理、例えば、■命令取り出しくI F
)、 ■命令解釈及びオペランド取り出しくD)、■実行(E
)、 ■レジスタ書き込みま、たは結果出力(R)、の四段の
パイプライン処理を行なうものを想定している。
ただし、以下の記述から容易に類推されるように、この
発明は、上記のRISCアーキテクチャを対象とするに
とどまらない。即ち、パイプラインの段数及び各段の役
割、データの格納場所がレジスタであるか、メモリであ
るが、などは、この発明の範囲内で自由に変えることが
可能であり、また、非縮小命令セット計算!(CISC
)のアーキテクチャにも、この発明は適用できる。
第1図の回路ブロック構成について以下に説明する。回
路ブロック6.7.8.9.11は融合型パイプライン
が実働する部分である。回路ブロック5は、融合型パイ
プラインを実現するための実行順序制御回路であり、こ
の発明の実施例である。
回路ブロック4は、実行される命令が格納されている記
憶装置である。回路ブロック3は、処理対象が処理を待
つキューであり、回路ブロック2および回路ブロック1
2は、並列計算機において、外部と通信を取り合うため
のパケット取扱部および生成部である。回路ブロックl
は、外部との通信に用いられる通信網である。逐次計算
機においては、回路ブロック1.2.12は存在しない
。また、通信形態によっては、回路ブロック2および回
路ブロック12は、パケットを形成しないメセージ取扱
部およびメツセージ生成部となる。
外部から通信網1を介して到着した処理対象は、パケッ
ト取扱部2によって適切な形式に整えられ、処理待ちキ
ュー3に入れられる。処理待ちキュー3に入ってい、る
処理対象は、さまざまの文脈番号を持っている。処理待
ちキュー3の先頭の処理対象は、順序制御装置5の調停
によって実行が許可されると、6の命令取り出し部を起
動し、その結果、命令記憶装置4から処理対象に施され
るべき命令が取り出される。これがパイプラインーの第
一段階(I F)である。当該命令は、次の段階(D)
で、命令解釈部7によって解釈され、同時にオペランド
取り出・し部8によって、レジスタファイルIOから処
理の施されるデータが取り出される。
次の段階(E )では、演算実行部9において、当該命
令が当該オペランドデータに対して実行される。さらに
次の段階(R,)では、結果格納・出力部11において
、演算結果がレジスタファイル10に格納されるか、ま
たは演算結果はパケット生成部12に送られる。パケッ
ト生成部12では、演算結果をパケットの形にして、通
信網1に送り込む。
以上の操作は、処理単位ごとに重畳化して実現される。
第1図に示される例においては、処理待ちキュー3に処
理対象が存在する限り、優先的に該キューからの仕事を
実行することにする。
該処理のIFF段階終了する際に、処理待ちキュー3に
処理対象が存在する場合は、次の段階で、該処理はD段
階を実行し、同時に処理待ちキュー3から新しい処理対
象が取り出され、これにIFF段階処理が施される。以
下同様に重畳化された処理が連続し、−段階の処理時間
ごとに、つの処理結果が得られる。該処理が終了すると
、該処理によって実行可能となった処理が、再び処理待
ちキュー3に入れられるか、または、パケットの形で通
信網1を介して該処理の結果が他のプロセッサに伝えら
れ、他のプロセッサの処理待ちキューに新しい処理対象
が入れられる。以上一連の処理の流れは、複数文脈非先
行制御型のパイプラインを実現したものである。
該処理のIFF段階終了する際に、処理待ちキュー3に
処理対象が存在しない場合には、該処理と同し文脈で次
に実行可能となることが予想される゛処理対象を、先行
的に発火させ、該処理のD段階と同時に先行発火した処
理対象のI”F段階が行なわれる。通常、先行発火させ
る処理対象は、該処理の次の番地に格納されている命令
の対象だが、該処理やそれ以前の特定の処理に分岐命令
の処理が含まれている゛と、同−文脈内で分岐先として
指定された番地に格納されている命令の実行が゛、先行
発火される処・理となる6先行発火された処理のIFF
段階終了時にも処理待ちキュー3に処理対象が存在しな
い場合には、さらに2段階目の先行制御が行なわれる。
以下同様に、先行制御によって重畳化された処理が連続
し、−段階の処理時間ごとに、ひとつの処理結果が得ら
れる。先行制御が行なわれた場合、該処理が終了しても
、該処理によって実行可能となった処理が先行発火して
いる場合には、後者の処理は処理待ちキュー3に入れら
れることはない。ただし、パケットの形で通信網1を介
して該処理の結果が他のプロセッサに伝えられ、他のプ
ロセッサの処理待ちキュに新しい処理対象が入れられる
ことはありえる。処理の流れは、単数文脈先行制御型の
パイプラインを実現したものである。
単数文脈先行制御型のパイプライン処理は、当該文脈に
先行制御される処理対象が存在しなくなると終了する。
また、同パイプランは、処理待ちキュー3に新たな処理
対象が到着した場合に、複数文脈非先行制御型のパイプ
ライン処理に移行する。
以上のように、第1図において、複数文脈非先行制御型
パイプラインと単数文脈先行制御型パイプラインの融合
が実現される。即ち、並列に処理可能な処理対象が複数
個あり、処理待ちキュー3にたまっている場合には、前
者のパイプラインを用い、処理待ちキュー3に処理対象
がなくなった場合には、先行制御を行い、後者のパイプ
ラインを用いることで、はぼ理想的な処理効率を得るこ
とが、以上に示した方式によって可能である。
第2図に、第1図に示したプロセッシング部における実
際のパイプラインの稼働例を示す。本図は、処理待ちキ
ュー3に、文脈を異にする3つの処理対象がある状態か
ら、12段階の処理の遷移を示したものである。
ここでは、各段階は一単位時間で終了するとし、時刻O
には処理待ちキュー3に、文脈1の処理、文脈2の処理
、文脈3の処理がこの順に入っているとする。最初に、
時刻1で、文脈1の処理対象が取り出され、時刻2まて
にIFが行われる。次に時刻2かも時刻3の間では、文
脈1に対するDが行われると同時に、文脈2に対するI
Fが行われる。次に、時刻3から時刻4の間では。
文脈1に対するE、文脈2に対するD、文脈3に対する
IFが同時に行われる。以上、時刻Iから時刻4までの
処理は、複数の文脈、即ち文脈l。
2.3の非先行制御型パイプライン13の上で処理され
る。
時刻4ては、キューから取り出される処理対象が存在し
ないために、文脈3に対して先行制御パイプライン14
が稼15する。即ち、時刻4から時刻5にかけては、既
に処理に入っている3つの文脈である文脈1のR1文脈
2のE、文脈3のDと同時に、文脈3内の次の処理が先
行的に始まり、IFがなされる。時刻5て文脈1の最初
の処理が終了するが、文脈1内の次の処理は引き続いて
該プロセッシング部で実行されるとし、文脈1の次の処
理対象は処理待ちキュー3に入られるとする。
さらに、時刻5で文脈4の処理対象が外部から処理待ち
キュー3に到着したとする。このとき、時刻5ては、文
脈1の処理対象と文脈4の処理対象が処理待ちキュー3
に入られる。到着したばかりの処理対象は即座にキュー
から取り出せないとすると、時刻5では、キューから取
り出せる処理対象が存在せず、文脈3に対して再び先行
制御パイプライン14が稼働する。即ち、時刻5から時
刻6の間に、文脈2のR1文脈3のE、先行処理されて
いる文脈3のD、新たに先行処理される文脈3のIFが
実行される。このように、処理待ちキュー3から取り出
すことのできる処理対象が存在しない場合は、ひとつの
文脈に対して2段以上の先行制御が行われる。
時刻6では、文脈2の処理パイプラインが一巡するが、
文脈2は当該プロセッサで実行する処理をもたないとす
る。即ち、文脈2は、時刻6で全ての処理を終了するか
、または、他のプロセッサに時刻6以降の処理を委ねる
がするとする。すると、処理待ちキュー3に入る文脈2
の処理対象は、時刻6以降存在しないことになる。
時刻6には、処理待′ちキュー3がら文脈1の処理対象
が取り出せるため、複数文脈、即ち文脈1.4の非先行
制御型のパイプライン15が起動される。
以下同様に、処理待ちキュー3に処理対象がない場合に
は、単数文脈4の先行制御型のパイプラインが起動され
(図中の16)、処理待ちキュー3に処理対象がある場
合には、複数文脈3.1の非先行制御型のパイプライン
が起動され(図中の17)、連続的な処理が行なわれる
以上、複数文脈からの処理対象が処理待ちキュー3に断
続的に入るような処理においても、この発明の適用によ
って、切れ目のないパイプライン処理が実現され、実行
部の稼動率が100%になっていることがわかる。
実行順序制御部5は上述のように複数文脈のパイプライ
ンを制御するための命令発火・実行を実現する手段と、
単数文脈の先行制御型のパイプラインを制御するための
命令発火・実行を実現する手段と、両者を矛盾なく調停
・融合する手段を有するが、具体的にはその内部構造の
一例を第3図に示すように、次に実行する命令の番地を
生成し、融合された前記2種類のパイプラインを適切に
充填することが、主たる作業内容である。
処理待ちキュー3に処理対象がある場合は、処理待ち対
象存在信号20がオンになる。この場合、実命令番地生
成回路19によって、処理対象識別子18から、実命令
番地が生成される。処理対象識別子は、ここでは文脈番
号と相対命令番地から成るとした。
生成された実命令番地は、命令番地選択回路21によっ
て選択され、命令番地レジスタ23に格納される。次の
段階で、命令番地レジスタ23がら取り出された命令番
地24は、命令記憶装置4に送られ、当該番地の命令が
命令取り出し部6に読み出される。
該処理のIF時に、処理待ちキュー3に処理対象が存在
する場合には、次の段階で後者の処理対象に対して、上
記該処理の命令番地生成と同じ平脈の、次の処理が先行
発火する。具体的には、命令解釈部7からの分岐命令指
定信号25によって、該命令または該命令以前の特定の
命令が分岐命令であることを知り、さらに、演算実行部
9からの分岐判定信号26を参照し、分岐が行なわれる
かどうかを知る0分岐が行なわれる場合は、命令取り出
し部6がら得られる分岐先番地27を、命令番地選択回
路21において選択し、次命令番地とする。分岐が行な
われない場合には、命令番地24から、同一文脈次番地
生成回路22によって生成された該命令の次の番地を、
命令番地選択回路21によって選択し、次命令番地とす
る。
以上に述べたように、第3図で示される実行順序制御装
置の構成によって、先述の融合型パイプラインを、矛盾
なく高い効率で実働させることができる。
わせキューから新しい文脈の処理対象を取り出す方式、
待ち合わせ中の処理対象そのものに、単一文脈先行制御
パイプラインを起動することを記したフィールドを設け
、該フィールドの値によってパイプラインの切り替えを
行なう方式などがあり、これらは全てこの発明の範囲内
である。
また、容易に類推されるように、この発明は、制御駆動
型、データ駆動型、要求駆動型などの駆動方式のうち、
どの方式にも適用が可能である6(発明の効果) 以上詳細に説明したように、この発明においては、上述
のような実行順序制御装置を計算機に備えることにより
、逐次処理計算機においても、並列処理計算機において
も、2種類のパイプラインを融合し、問題に応じてこれ
らを適切に使い分けることができるため、如何なる性質
の応用に対しても、はぼ理想的な効率の重畳処理が実現
されつるという優れた効果を有するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を含むプロセッサのプロセッ
シング部のブロック図、第2図は、本発明によって実現
される融合型パイプラインの実施例を示す図、第3図は
、本発明における実行順序制御装置の一実施例の内部構
成図である。 図中、1は通信網、2はパケット取扱部、3は処理待ち
キュー、4は命令記憶装置、5は実行順序制御装置、6
は命令取り出し部、7は命令解釈部、8はオペランド取
り出し部、9は演算実行部、10はレジスタファイル、
11は結果格納結果出力部、12はパケット生成部、1
3は複数文脈I、2.3の非先行制御型パイプライン実
行、14は文脈3の先行制御型パイプライン実行、15
は複数文脈1.4の非先行制御型パイプライン実行、1
6は文脈4の先行制御型パイプライン実行、17は複数
文脈3.1の非先行制御型パイプライン実行、18は処
理対象識別子、19は実命令番地生成回路、20は処理
待ち対象存在信号、21は命令番地選択回路、22は同
一文脈次番地生成回路、23は命令番地レジスタ、24
は命令番地、25は分岐命令指定信号、26は分岐判定
信号、27は分岐先番地。 第2図 T   ITT  τ TTTTTTTT処理(寺も 
 1.2.3   ナノ  ナノ  1.t)  ナノ
  ナノ  3 1  ナノ  ナノキュー32、 3
4 の内容  3 第1図

Claims (7)

    【特許請求の範囲】
  1. (1)単数もしくは複数の情報処理装置で構成される計
    算機において、前記情報処理装置の中で、複数の文脈の
    命令群が混在する非先行制御型のパイプラインと、単数
    の文脈の命令群のみが存在できる先行制御型のパイプラ
    インの両方を融合し、且つ前記2種類のパイプラインを
    、処理対象に応じて調停し使い分けるための実行順序制
    御装置を備えたことを特徴とする計算機。
  2. (2)前記実行順序制御装置は、前記複数文脈のパイプ
    ラインを制御するための命令発火・実行を実現する手段
    と、前記単数文脈の先行制御型のパイプラインを制御す
    るための命令発火・実行を実現する手段と、両者を矛盾
    なく調停・融合する手段とを有することを特徴とする特
    許請求の範囲第1項記載の計算機。
  3. (3)前記実行順序制御装置が処理待ちキューに処理対
    象がある場合には、複数文脈非先行制御型のパイプライ
    ンを起動し、処理待ちキューに処理対象がない場合には
    、単数文脈先行制御型のパイプラインを起動する装置で
    ある特許請求の範囲第1項記載の計算機。
  4. (4)前記実行順序制御装置が単一文脈の直列実行を可
    能な限り継続し、不可能になったところで待ち合わせキ
    ューから新しい文脈の処理対象を取り出す装置である特
    許請求の範囲第1項記載の計算機。
  5. (5)待ち合わせ中の処理対象そのものに、単一文脈先
    行制御パイプラインを起動することを記したフィールド
    を設け、前記実行順序制御装置が該フィールドの値によ
    ってパイプラインの切り替えを行なう装置である特許請
    求の範囲第1項記載の計算機。
  6. (6)前記実行順序制御装置が次に実行する命令番地を
    生成し、前記融合された2種類のパイプラインを適切に
    充填する装置である特許請求の範囲第1項記載の計算機
  7. (7)前記実行順序制御装置が実命令生成番地回路、命
    令番地選択回路、命令番地レジスタ、同一文脈次番地生
    成回路とからなる特許請求の範囲第1項記載の計算機。
JP2209784A 1990-08-07 1990-08-07 計算機 Expired - Lifetime JPH0776919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2209784A JPH0776919B2 (ja) 1990-08-07 1990-08-07 計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2209784A JPH0776919B2 (ja) 1990-08-07 1990-08-07 計算機

Publications (2)

Publication Number Publication Date
JPH0495129A true JPH0495129A (ja) 1992-03-27
JPH0776919B2 JPH0776919B2 (ja) 1995-08-16

Family

ID=16578546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2209784A Expired - Lifetime JPH0776919B2 (ja) 1990-08-07 1990-08-07 計算機

Country Status (1)

Country Link
JP (1) JPH0776919B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346857A (ja) * 1986-08-14 1988-02-27 Nec Corp 異種メデイアメ−ル作成方式
JPH01145771A (ja) * 1987-12-01 1989-06-07 Mitsubishi Electric Corp パイプライン計算機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346857A (ja) * 1986-08-14 1988-02-27 Nec Corp 異種メデイアメ−ル作成方式
JPH01145771A (ja) * 1987-12-01 1989-06-07 Mitsubishi Electric Corp パイプライン計算機

Also Published As

Publication number Publication date
JPH0776919B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
KR970016979A (ko) 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법
JP2002149424A (ja) 共有コプロセッサ・リソースに対する複数の論理インタフェース
JP2006505060A (ja) パイプラインプロセスステージの制御システムおよび制御方法
JP2632074B2 (ja) データフロー型情報処理装置
TWI315038B (en) Method and storage medium having instructions for transferring data and multiprocessing system
JPH0495129A (ja) 計算機
US5386586A (en) System and method for construction of lists of deferred service requests
CN202548823U (zh) 非阻塞协处理器接口系统
US7107478B2 (en) Data processing system having a Cartesian Controller
CN109948785B (zh) 一种高效的神经网络电路系统和方法
JP2689914B2 (ja) 情報処理装置
CN117931729B (zh) 向量处理器访存指令处理方法和系统
US20020087827A1 (en) Architecture of psm-mpus and coprocessors
JP2749058B2 (ja) データ駆動型制御方法
Frijns et al. Dc-simd: Dynamic communication for simd processors
JPS60250438A (ja) 情報処理装置
JPH01102645A (ja) タスクレベルデータ駆動型計算機
JPH0812653B2 (ja) トランザクション処理システム
JPH03218524A (ja) 命令処理装置
JPS6343784B2 (ja)
JPS633338A (ja) パイプラインレジスタ
JP2002333985A (ja) レジスタ退避復旧方法
JPS63204322A (ja) 情報処理装置
JPH01292437A (ja) データ駆動型制御方法
JPH03263265A (ja) ベクトル処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term