JPH0494169A - 薄膜ダイオード素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜ダイオード素子に関する。

［従来の技術］ 薄膜スイッチング素子としては従来より、薄膜トランジ
スタ（以下、ＴＰＴという）が一般に使用されている。

ＴＰＴは特性的には良好であるが、その素子作製プロセ
スが複雑な為に歩留りの向上の点で問題が残されている
。これに比べ、薄膜ダイオードは、そのスイッチング特
性はＴＰＴには及ばないものの、素子作製プロセスが簡
単であり、歩留り向上が期待できると共に、コストダウ
ンのメリットもある。従来の薄膜ダイオードに於ては、
その順方向バイアス特性かスイッチング用素子として充
分ではなかった。

［発明が解決しようとする課題］ 従って、本発明に於ては、薄膜ダイオード（以下、ＴＦ
Ｄという）の順方向バイアス特性を改善し、充分なＯＮ
電流と充分に小さいＯＦＦ電流を持っＴＦＤの開発に成
功した。

すなわち、充分なＳ／Ｎ比のとれるＴＦＤ作製が可能と
なった。

［課題を解決するための手段及び作用］ダイオードの空
乏層領域の広がる半導体層にシリコンを主成分として含
み、カーボン、窒素、酸素のうち少なくとも１種以上を
含むアモルファスシリコン合金を用いることにより低電
圧順方向バイアス領域で充分小さな電流が流れ、高電圧
順方向バイアス領域で充分大きな電流値が得られる。

またこの素子をスイッチ素子とに去月する場合、スイッ
チングの目的に応じて複数個直列に接続し所望のＶ−１
カーブに調節してから利用することができる。

請求項１の薄膜ダイオード素子がｐ型、ｉ型、ｎ型の３
層より成り、そのｐ層がボロン原子を不純物として含む
ように構成すると有利である（請求項２）。

請求項２のｐｉｎ型薄膜ダイオード素子に於いて、その
ｎ層をマイクロポリクリスタルシリコンにより構成する
ことができる（Ｍ求項３）。

請求項２のｐｉｎ型薄膜ダイオード素子に於いて、ｉ層
のみがシリコンおよびカーボンを主成分として含み、ｐ
層、ｎ層はシリコンを主成分として含むが、カーボンを
含まないことが有利である（請求項４）。

請求項１の薄膜ダイオードの拡散電圧が０゜５ボルト以
上で順方向電圧１ボルト付近の１０−当りの見かけの抵
抗率が０．３３３３Ｘ１０３ＯＨＭ以下であることが有
利である（請求項５）請求項１の薄膜ダイオードの拡散
電圧を０゜７ボルト以上とすることができる（請求項６
）。

請求項１〜６の薄膜ダイオード素子を２測量上２１個以
下Ｎ個直列に接続しく２≦Ｎ≦２１）順方向電圧（０，
５×Ｎ）ボルトバイアス付近の１ｃｍ２当りの見かけの
抵抗か０．５Ｘ１×１０６ＯＨＭＭ以上でありＮボルト
バイアス付近の１０−当りの見かけの抵抗が０．３３３
３Ｘ１０３ＯＨＭ以下であるようにすれば有利である（
請求項７）。

請求項６の薄膜ダイオード素子を２個以上１５個以下直
列に接続しく２≦Ｎ≦１５）、順方向電圧が（０，８×
Ｎ）ボルトの時１　ｃｄ　当すの見かけの抵抗がＩｌＸ
１×１０６ＯＨＭであるようにすることができる（請求
項８）。

請求項１の薄膜ダイオードを膜厚方向にＮ（２≦Ｎ≦２
１）段積層してタンデム型薄膜ダイオード素子を得るこ
とができる（Ｍ求項９）。

請求項６の薄膜ダイオードを膜厚方向にＮ（２≦Ｎ≦１
５）段積層してタンデム型薄膜ダイオード素子を得るこ
とができる（請求項１０）請求項７のダイオード素子列
２個をリング型に接続してリング型ダイオードスイッチ
ング素子を得ることができる（請求項１１） 請求項８のダイオード素子列２個をリング型に接続して
リング型ダイオードスイッチング素子を得ることができ
る（請求項１２）。

請求項９のダイオード素子２個をリング型に接続してリ
ング型ダイオードスイッチング素子を得ることができる
（請求項１３）。

請求項１０のダイオード素子２個をリング型に接続して
リング型ダイオードスイッチング素子を得ることができ
る（請求項１４）。

請求項１の薄膜ダイオードの厚みを１０００Å以下にす
ると有利である（請求項１５）。

請求項５の薄膜ダイオードの厚みを１０００Å以下にす
ると有利である（請求項１６）。

請求項６の薄膜ダイオードの厚みを１０００Å以下にす
ると有利である（請求項１７）請求項７の薄膜ダイオー
ドの厚みを１０００Å以下にした薄膜ダイオード素子列
にすると有利である（請求項１８）。

請求項８の薄膜ダイオードの厚みを１０００Å以下にし
た薄膜ダイオード素子列にすると有利である（請求項１
９）。

請求項９の薄膜ダイオードの厚みを１００００Å以下に
した薄膜ダイオード素子列にすると有利である（請求項
２０）。

請求項１０の薄膜ダイオードの厚みを１００００Å以下
にした薄膜ダイオード素子列にすると有利である（請求
項２１）。

なお、この明細書において拡散電圧とは、ｐｉｎＢ層よ
り構成されＯボルト付近の電流密度が１０　”−６Ａ　
／　ｃｊ以下であるダイオード素子の電流密度が２Ｘ１
０−６Ａ／ｃ−以上になる順方向バイアス電圧を意味す
る。

［実施例コ （実施例１） アモルファスシリコンカーバイド、弱ｎ型半導体を用い
たショットキー型スイッチングダイオード。

Ｐｔ、Ａｕ、Ｐｂ、Ｎｉ、Ｃｒ等の金属とａ−５ｉ　　
　Ｃｘ：Ｈのショットキー接合を利用１−ｘ する。ここでＸの値は０．００１＜ｘ＜０．６である。

Ｘ≦０．００１ではショットキー接合後の所望のＶ−１
特性が得られずＸ≧０．６ではａ−５ｉＣｘ：Ｈの膜質
か低下し、良好−ｘ なダイオード特性が得られない（第１図参照）。

なお、ａ−８ｉＣｘ：Ｈに１０ｐｐｍ以−ｘ 下のＰＨ３をドーピングし、弱ｎ型にすることでショッ
トキー接合が安定に生成できる。

（実施例２） ａ−５ｉ　　　Ｃｘ：Ｈ（０，００１＜ｘ＜０゜−ｘ ６）とａ−Ｓｉ：Ｈを用いた、ヘテｏ　ｐ　／　ｎ接合
型スイッチングダイオード。

ａ−３ｉ：）ｌにボロンをドーピングしたｐ型ａ−Ｓｉ
：Ｈとａ−８ｆＣｘ：Ｈにホスフ−ｘ インをドーピングしたｎ型ａ−５ｉＣｘニ−Ｘ Ｈを接合したヘテロ接合ダイオードを作る（第２図参照
）。

ａ−５ｉ　　　Ｃｘ：Ｈにボロンをドープしｐ層−ｘ 型とし、ａ−３ｉ：Ｈにホスフィンをドープしｎ型とす
る。これらを接合しヘテロ接合ダイオードを作る（第３
図参照）。

（実施例３） ｐｉｎ型ダイオード。

第　　１　　表 九 なお、ｐ層にも空前層が広かっている。

（実施例４） ｐｉｎ型でｎ層がマイクロクリスタルシリコン。

Ｐ、Ｎは実施例３と同じである。ｎ層がマイクロクリス
タルシリコンよりなりホスフィンがヘビードープされて
いる（第５図参照）。

（実施例５） ｐ１ｎダイオードのｉ層のみがシリコンカーバイドであ
りｐｒ　　ｎ層はアモルファスシリコンを用いる。

（実施例６） ｐｉｎダイオードのｉ層のみがシリコンカーバイドであ
り、五層かライトドープされている。

実施例６−１ ｐ、ｎは実施例Ｓと同じである。

ｉ層にはボロンをライトドープする。

実施例６−２ ｐ、ｎは実施例５と同じである。

ｉ層にはホスフィンをライトドープする。

（実施例７） 薄膜ダイオードの順方向電圧−電流特性が０゜５ボルト
バイアス時に２Ｘ１０−６Ａ／ｃ−以下であり、１．０
ボルトバイアス時に３×１０″″３Ａ／Ｃ−以上の電流
が流れる。このような電圧−電流特性を得る為には、空
乏層領域の広がる半導体層のバンドギャップを広くする
ことが必要であり、ここにａ−８ｔ　　　Ｃｘ：Ｈ（０
，００−ｘ １＜ｘ＜０．６）を使用する。

０．５ボルトバイアス時と１．０ボルトバイアス時はい
わゆるスイッチのＯＦＦ時とＯＮ時に対応し、ＯＦＦ時
の電流が比較的大きいダイオードではＯＮ時の電流が大
きくなければＳ／Ｎ比がかせげない。またＯＦＦ時の電
流も比較的大きいとはいえ、２　Ｘ　１０＝Ａ／ｃｊ以
下でないとスイッチング（ＯＦＦ）ができない。

（実施例８） 薄膜ダイオードの順方向電圧電流特性で順方向電流の立
ち上がる電圧を大きくとることができれば、大きい電圧
範囲でＯＮ、ＯＦＦのスイッチができる。ＯＮ時の電流
は犠牲になるが、ＯＦＦ時の電流を比較的高電圧側まで
もってこれる。素子をａ−５ｉ　　　Ｃｘ：Ｈ（０，０
０−ｘ １＜ｘ＜０．６）を用いて作った。この時、０゜８ボル
トバイアス時に１×１Ｏ−６Ａ／Ｃ−以下の電流しか本
実施例のダイオードは流さない。

（実施例９） ０．５ボルト順バイアス時に２Ｘ１０＝Ａ／Ｃ−以下の
電流が流れ、１ボルトバイアス時に３ＸＩＯ−”Ａ／ｃ
ｄ以上の電流か流れるダイオードを３個以上、２０個以
下、Ｎ個直列に接続する。

３直列に接続した素子の特性は１．５ボルトバイアス時
２　Ｘ　１０＝Ａ／ｃ−以下であり、３ボルトバイアス
時には３Ｘ１０−３Ａ／ｃｄ以上であった。

従って、本実施例のダイオードは１．５ボルトバイアス
までＯＦＦ、３ボルトでは充分大きな電流３　Ｘ　１０
−”Ａ／ｃｄが得られＯＮ状態となる。

５直列ではそれぞれ２．５ボルトでＯＦＦ。

２Ｘ１０−６Ａ／ｃｄ以下、５ボルトでＯＮ、３×１Ｏ
−３Ａ／ｃ−以上であった。

（実施例１０） ０．８ボルト順バイアス時にＩ　Ｘ　１０−６Ａ／Ｃ−
以下の電流しか流さないダイオードはを２個以上、１５
個以下（１＜Ｎ＜１６）直列に接続する。

２直列の場合１．６ボルトバイアス時０．９ＸＩＯ−６
Ａ／ｃｄの電流値であった。

３直列では２．４ボルトバイアス時０，８２ＸＩＯ−”
Ａ／ｃシの電流値を示した。

（実施例１１） Ｎ段タンデム型ダイオード（２〈Ｎく２１）シングルセ
ルの場合に、０．５ボルトバイアス時、２　Ｘ　１０−
６Ａ／ｃｄ以下の電流しか流さないセルと同じ処方でこ
のセルをＮ段積層した。

（２＜Ｎ＜２１） １０段積層したところ、５ボルトバイアス時Ｉ　Ｘ　１
０＝Ａ／ｃシの電流値が得られた。また、１０ボルトバ
イアス時には、２　’Ｘ　１０−３Ａ　／　ｃ−以上の
電流値が得られた。

（実施例１２） 高圧Ｎ段、タンデム型ダイオード（１＜Ｎ＜１６）。

シングルセルの場合に０．８ボルトバイアス時、Ｉ　Ｘ
　１０＝Ａ／ｃｄ以下の電流しか流さないセルと同じ処
方でこのセルをＮ段積層した。

Ｎ−５の場合、４．０ボルトバイアス時、０゜５ＸＩＣ
１−６Ａ／ｃｄ以下の電流が流れた。従って４．０ボル
トでＯＦＦ状態が保たれた。

（実施例１３） リングダイオード ダイオードを第７図に示すように接続したものをリング
ダイオードと呼ぶ。ダイオードは直列に接続されたダイ
オード列あるいはタンデム型ダイオードで置きかえるこ
ともできる。

このリングダイオードは双方向スイッチとなる。

（実施例１４） ダイオードの薄膜化。

数多くのダイオードを作り込む、あるいは、ダイオード
を直列につないでゆく場合、オープンモート欠陥が生じ
やすい。ダイオード厚みをうずくすることにより、この
欠陥は大巾に低減できることがわかった。ダイオード厚
みはその表面電極の厚みと同じ程度の厚みにすることが
望ましい。シングルセルのダイオードではその厚みは５
０００人程度０ものが多く見られるが、本目的では１０
００Å以下が望ましい。この時表面電極の厚みはｌ００
０Ａ〜１５００Ａ（７）範囲である。第８図にダイオー
ド表面の電極のカバーレージの様子を示す。

（実施例１５） タンデムダイオードの薄膜化。

シングルセルダイオードを膜厚方向へ積層したタンデム
型ダイオードの厚みは、そのシングルダイオードの厚み
と積層数に積になる。しかし、前述のとうり、素子ステ
ップカバーレージ性を良くしオーブン欠陥モードを少な
くする為には、このトータル厚みを減少させることが不
可欠である。本願のタンデムダイオードはその厚みを１
００００人（１μｌ）以下におさえ、これによってオー
ブンモードが減少するよう設計している。なお、表面金
属には延性の大きい金属を用いることにより、ステップ
部でのオーブンモードを低減できるので１μ層段差の場
合はこれも考慮した。またメタルの堆積方法も、抵抗加
熱ＥＢあるいはスパッタ法などがある。

自公転方式のメタル堆積装置と上述のメタル蒸気発生装
置とを組み合わせることにより、ステップカバレージ性
が良くなった。

［発明の効果］ 本発明に於ては、薄膜ダイオード（ＴＦＤ）の順方向バ
イアス特性の改善され充分なＯＮ電流と充分に小さいＯ
ＦＦ電流を持つＴＦＤが得られる。すなわち、充分なＳ
／Ｎ比のとれるＴＦＤ作製か可能となった。

【図面の簡単な説明】

第１図は、実施例１の説明図、 第２図と第３図は、それぞれ実施例２の説明図、 第４図は、実施例３の説明図、 第５図は、実施例４の説明図、 第６図は、実施例５の説明図、 第７図は、実施例１３の説明図、 第８図は、実施例１４の説明図である。 第１図 ρ型 Ｐ習

Claims (1)

1. 【特許請求の範囲】 １、電荷空乏層領域の広がる半導体層にシリコンを主成
   分として含み、カーボン、窒素、酸素のうち少なくとも
   １種以上を含むアモルファス合金を用いたことを特徴と
   するスイッチング用薄膜ダイオード素子。 ２、薄膜ダイオード素子がｐ型、ｉ型、ｎ型の３層より
   成り、そのｐ層がボロン原子を不純物として含むことを
   特徴とする特許請求の範囲第１項記載の薄膜ダイオード
   素子。 ３、ｐｉｎ型薄膜ダイオード素子に於いて、そのｎ層が
   マイクロポリクリスタルシリコンよりなることを特徴と
   する特許請求の範囲第２項記載の薄膜ダイオード素子。 ４、ｐｉｎ型薄膜ダイオード素子に於いて、ｉ層のみが
   シリコンおよびカーボンを主成分として含み、ｐ層、ｎ
   層はシリコンを主成分として含むが、カーボンを含まな
   いことを特徴とする特許請求の範囲第２項記載の薄膜ダ
   イオード素子。 ５、薄膜ダイオードの拡散電圧が０．５ボルト以上で順
   方向電圧１ボルト付近の１ｃｍ＾２当りの見かけの抵抗
   率が０．３３３３×１０＾３ＯＨＭ以下であることを特
   徴とする特許請求の範囲第１項記載の薄膜ダイオード素
   子。 ６、薄膜ダイオードの拡散電圧が０．７ボルト以上であ
   ることを特徴とする特許請求の範囲第１項記載の薄膜ダ
   イオード素子。 ７、特許請求の範囲第１項〜第６項の薄膜ダイオード素
   子を２個以上２１個以下Ｎ個直列に接続し（２≦Ｎ≦２
   １）順方向電圧（０．５×Ｎ）ボルトバイアス付近の１
   ｃｍ＾２当りの見かけの抵抗が０．５×１０＾６ＯＨＭ
   以上でありＮボルトバイアス付近の１ｃｍ＾２当りの見
   かけの抵抗が０．３３３３×１０＾３ＯＨＭ以下である
   ことを特徴とするスイッチング用ダイオード素子列。 ８、特許請求の範囲第６項の薄膜ダイオード素子を２個
   以上１５個以下直列に接続し（２≦Ｎ≦１５）、順方向
   電圧が（０．８×Ｎ）ボルトの時１ｃｍ＾２当りの見か
   けの抵抗が１×１０＾６ＯＨＭであることを特徴とする
   スイッチング用ダイオード素子列。 ９、特許請求の範囲第１項記載の薄膜ダイオードを膜厚
   方向にＮ（２≦Ｎ≦２１）段積層したことを特徴とする
   タンデム型薄膜ダイオード素子。 １０、特許請求の範囲第６項記載の薄膜ダイオードを膜
   厚方向にＮ（２≦Ｎ≦１５）段積層したことを特徴とす
   るタンデム型薄膜ダイオード素子。 １１、特許請求の範囲第７項記載のダイオード素子列２
   個をリング型に接続したリング型ダイオードスイッチン
   グ素子。 １２、特許請求の範囲第８項記載のダイオード素子列２
   個をリング型に接続したリング型ダイオードスイッチン
   グ素子。 １３、特許請求の範囲第９項記載のダイオード素子２個
   をリング型に接続したリング型ダイオードスイッチング
   素子。 １４、特許請求の範囲第１０項記載のダイオード素子２
   個をリング型に接続したリング型ダイオードスイッチン
   グ素子。 １５、薄膜ダイオードの厚みが１０００Å以下であるこ
   とを特徴とする特許請求の範囲第１項記載の薄膜ダイオ
   ード素子。 １６、薄膜ダイオードの厚みが１０００Å以下であるこ
   とを特徴とする特許請求の範囲第５項記載の薄膜ダイオ
   ード素子。 １７、薄膜ダイオードの厚みが１０００Å以下であるこ
   とを特徴とする特許請求の範囲第６項記載の薄膜ダイオ
   ード素子。 １８、薄膜ダイオードの厚みが１０００Å以下であるこ
   とを特徴とする特許請求の範囲第７項記載の薄膜ダイオ
   ード素子列。 １９、薄膜ダイオードの厚みが１０００Å以下であるこ
   とを特徴とする特許請求の範囲第８項記載の薄膜ダイオ
   ード素子列。 ２０、薄膜ダイオードの厚みが１００００Å以下である
   ことを特徴とする特許請求の範囲第９項記載の薄膜ダイ
   オード素子列。 ２１、薄膜ダイオードの厚みが１００００Å以下である
   ことを特徴とする特許請求の範囲第１０項記載の薄膜ダ
   イオード素子列。