JPH0491940A - 金属箔積層フィルム - Google Patents

金属箔積層フィルム

Info

Publication number
JPH0491940A
JPH0491940A JP20864590A JP20864590A JPH0491940A JP H0491940 A JPH0491940 A JP H0491940A JP 20864590 A JP20864590 A JP 20864590A JP 20864590 A JP20864590 A JP 20864590A JP H0491940 A JPH0491940 A JP H0491940A
Authority
JP
Japan
Prior art keywords
resist
layer
metal foil
treatment
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20864590A
Other languages
English (en)
Inventor
Yutaka Yagi
裕 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP20864590A priority Critical patent/JPH0491940A/ja
Publication of JPH0491940A publication Critical patent/JPH0491940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [lf′−、業十の利用分野] 本発明は、例えばリードフレーム用部材等に用いられ 
表面に所定の金属パターンが形成される金属箔積層フィ
ルムに関するものである。
1従来の技術] 従来、第2図に示すように半導体パッケージの紹立用部
祠として用いられるリードフレーム201は、アウター
リード部202、インナーリ・〜ド部203、及びダイ
パッド部204から構成されているのが一般的である。
このようなリードフレーム20]ビおいては、例えばコ
バール、42合金、銅系合金などのように、導電性がよ
く、かつ強度の大きい金属材料を用いで、フォトエツチ
ング法あるいはスタンピング法などによって、アラター
リ ド部202、インナーリード部203及びダイパッ
ド部204が・体成形されでいる。これらの方法によっ
て製造されたリードフレ・−ム201は、ダイパッド部
204に半導体チップが取り付けられると共軸、この半
導体チップのパッドとインーナーリ〜 ド203aとを
後述す′るようにワイヤーによりボンディングすること
にJ2り用し1られていも そのために、通常はインナ
ーリード部203のボンディング位置に、金、銀等の貴
金属のめっきを施して、ワイヤーボンディングを確実に
行うことができるようにしている。
−・方、近年半導体チップはそのI10端子が増大する
傾向にあり、これに伴い、種々のサイズの半導体チップ
が製造されている。特に電子機器においては、小型、軽
量化が強く要求されており、このような要望に対応する
ために、半導体パンケージのより一層の小型化及び同一
サイズでの多ビン化がおこなわれてきた。このようなこ
とから、半導体素子用IJ−ドフレームに対しては、加
工サイズの微細化が求められている。
ところで従来のリードフレーム201においては、イン
ナーリード部203の各インナーリード203 a、2
03b、・・・はダイパッド部204の力へ大きく突出
するJ、うにして形成され、したがってフォトエツチン
グ法およびスタンピング法によっでこのリードフレーム
201を製造する場合には、これらのインナーリード2
03 aが互いに他のインづ−リード203aと接触す
ることのないように[7て形成しな1ければならない。
し7かしながらこのように形成するのはきわめて困酩で
あり、このためインナーリードを所定の寸法内に無制限
に形成することができなく、その加ニーに限界が生じて
いた。
その上、前述の多ビン化の要求に応えようとすると、各
インナーリード203aの線も細くtなければならない
。このため、 リードフレーム201の製造がより一層
雛しくなる。また、仮により多くのインナーリード20
3aが形成されたリードフレーム201を製造すること
ができたとし、でもリードフレーム201を輸送したり
、取り扱ったりしているうちにインナーリード203a
が曲がって互いに接触してしまい、イ5頼性がぞこなわ
れる。そこでこの接触を防止するために、従来は同図に
示1ようにテーピング205を行って各イ:、/サーリ
ード203aを固定し、その強度をトげるようにし゛(
いるが、テーピング作業のために余計な労力が必要とな
っている。
一方、半導体パッケージを製造する際に、インサーリー
ド部203とダイパッド部2041の半導体チップの電
極(パッド)とをワイヤーによって連結するワイヤーボ
ンディングが行われる。しかし、前述のように一定の範
囲内に形成可能なインナーリード203の数には限界が
と)るので、チップな多ビン化するには、インナーリー
ド形成部分を大きくする必要があるが、その艶聞を大ぎ
くすると、インナーリード部203とダイパッド部20
4との距離が大きくなってしまう。このため、必然的に
ワイヤーの長さも長くなって、樹脂封止時にワイヤーど
うしが接触してしまう。したがって、この方法によって
も、依然としてチップの多ビン化に充分対応することが
できない。
このようなことから、チップの超多ビン化に対応するた
めに、加工サイズの微細化を簡単にできるようにすると
共に、信頼性を向上することのできる半導体素子用リー
ドフレームの開発が必要となっている。
そこで、第3図に示すように、ダイパッド部304上に
配設された絶縁性基板または絶縁性フィルム306と、
この絶縁刊基板舊、たは絶縁性フィルム306上に配設
さFIAf導体素子とインナーリード303との間の配
線を中継するための、相互に独立した電極である多数の
中間バンド307とを備えることにより、超多ビン化を
達成17た半導体素子用リードフレーム301が考えら
れている。
このリードフレーム301においては、半導体素子とイ
ンナーリード部303とを直接結線することなく、例え
ば第4図に示すように、ダイパッド部404上の絶縁性
基板または絶縁性フィルム406上に配した中間バッド
407を介して半導体素子411とインナーリード40
3aとをワイヤー408a、408bでボンディングで
きるようにし、ているので、インサー リード部403
とダイパッド部404との間のワイヤー長をそれほど長
・く延長することなく、 インナーリード部403をダ
イパッド部404から離間さぜることが可能となる。し
たがつ又、インナ・−リード部403の形成領域を拡張
することができ、インナーリード403aの数を増やし
て、容易に超多ピン化がi丁能となる、 ところで、このようなリードフレームを製造する場合、
例えば第5図に示すようにリードフレーム501本体の
ダイパッド部504に、中間パッド507が設置けられ
た絶縁性基板または絶縁性フ、イルム506を、各イン
ナーリード503aと中間パッド507との位置関係が
所定の関係となるように張り合わゼることにより、 リ
ードフレーム501を製造[、ている。その場合、ダイ
パッド部5、04と絶縁性基板または絶縁性フィルム5
06との張り合わせを行う方法として、第6図に示すよ
うに平坦性を有するダイパッド部604の上面に耐熱性
の接着層 f田あるいは低融点金属等の接着層609を
介して絶縁性基板または絶縁性クイルムロ06を重ね合
わせた後、加圧・加熱治具610によって加熱圧着する
方法が考えられておつれ、このリードフレームの製造方
法は実用に供されでいる。
しかしながら、本り・−ドフレームの特徴である独立電
極を形成した絶縁基板または絶縁フィルムを製造するこ
とは、きわめて困難である。その理由は、本リードフレ
ームの特徴を活かすために微細な加工を行わなければな
らないが、このため独立電極を形成した絶縁基板または
絶縁フィルムは、印刷法で製造することが酩しく、した
がってフォトエツチング法により製造しなければならな
いからである。
フォトエツチング法においては、きわめて重要な工程と
し、てレジストコーティングがあるが、この工程では如
何に均一、・かつ密着性の良好なレジスト層を形成する
かがI!要となる。本リードフレームに用いられる絶縁
基板または絶縁フィルムのように自己支持性のない基材
に対するレジストのコーティング法とし5ては、水系レ
ジストの掛は流し法によるものがコストパフォーマンス
からみて一番良好である。他の方法として有機溶剤のレ
ジストをLコールコー・ター法によりコーティングする
ことも考えられるが、この方法は、基板の反り、操イ1
条件が狭いこと、およびレジストコストが高いこと等の
問題があり、採用す”ることは酩L2い。
[発明が解決し9よ、うとする課題] ところで、水系レジストの掛は流し法によるコ・−ティ
ングの場合の問題点どしては、絶縁性基板または絶縁性
フィルムの両面にレジストがコーティ゛/・グされてし
まうということである。このように絶縁性基板または絶
縁性フィルム上にレジストがコーティングされた3a合
、絶縁性基板または絶縁性フィルムの裏面に接着剤層お
よびその接着剤層を保護する保護フィルム層(PETフ
ィルムを用いる場合が多い)が形成されているので、P
ETフィルムからなる保護フィルム層とl/シストとの
密着性が不七分であるため、レジストの乾燥工程中に、
 レジストが保護フィルムから刺11111.″1.L
まうことがある。剥離し7たレジストの破片は絶縁性基
板または絶縁性ノイルムに付着して、断線、ショー 1
・等の不良を引き起こすようになる。また、基Hの片面
のみを、′:1・−ディングしたのでは、基材が反って
し、まうという問題が生じる。
本発明は、このような事情に鑑みてなされたものであり
、その目的は、絶縁性基板または絶縁性フィルムの裏面
にコーティングされたレジストの密着性を向1−させる
ことにより、乾燥工程中に生じるレジストの剥離現象を
なくすことのできる銅積層フィルムを提供憚ることであ
る。
[課題を解決するための手段] 前述の課題を解決するために、本発明は、電気伝導性に
優れた銅等の金属からなる金属箔層と、電気絶縁性およ
び耐熱性に優れたポリイミド樹脂等の材料からなる基材
層と、高耐熱性の接着剤層と、この接着剤層の保護フィ
ルム層とから積層構造に形成されている金属箔積層フィ
ルムにおいて、保護フィルム層の表面に、フォトエツチ
ングにより金属箔層に所定のパタ−ンを形成するための
レジストとの密着性を向上させる処理が施されているこ
とを特徴と[7ている。
その場合、密着性を向1−させる処理としては、D〜U
V103、コI′フナ放電処理、酸素プラズマ処理、ウ
レタン樹脂等のアンダーコート処理がある。
[作用] このように構成された本発明の金属箔積層フィルムによ
れば、保護フィルムとレジストとの密着性が向上し、レ
ジスト乾燥工程中のレジストの剥離という現象は生じな
くなる。したがって、断線、ショート等の不良の発生が
防止されるとともに、コストが低減堪る。
[実施例コ 以下、図面を用いて本発明の詳細な説明する。
第1図は、本発明にかかる銅積層フィルムの一実施例で
ある絶縁性基板および絶縁性フィルムを示し、 (A)
はその断面図、 (B)は独立電極を形成した絶縁フィ
ルムまたは基板の作製方法の−・例を示す図である。
第1図(A)に示すように、絶縁性基板またtよ絶縁性
フィルムを構成する積層フィルムFは、導電性の優れた
銅箔層1、電気絶縁性および耐熱性に優れたポリイミド
樹脂、または接着層とボリイミリ樹脂とよりなる基材層
2、リードフレームに張り合わせるための接着剤層3、
およびこの接着剤層3を保護する保護フィルム層4かも
構成されている。
そして、この実施例においては保護フィルム層4の表面
にレジストとの密着性を白土させるための処理Aが施さ
れている。この処理Aと17では、D −U V / 
03、コロナ放電処理、酸素プラズマ処理、ウレタン樹
脂等のアンダーコーl=処理がおる。
次に、 このように構成された積層フィルムFを用いて
独立電極を形成した絶縁フィルムまたは基板の作製方法
について説明する。
第1図(B)に示すように、基材層2の表面に銅箔層1
が接合されるとともに、基材層2の裏面に接着剤層3お
よびその保護フィルム層4が接合された積層フィルム構
造の材料を所定の旬゛法にW。
断する。このとき、保護フィルム層40表面にはレジス
トとの密着性を向上させる処理が施されている。
次に、裁断したフィルムの脱脂処理を行った後、水系レ
ジストの掛は流17法によりレジストコーティングを行
うとともに、 レジストの乾燥」程を行う。その場合、
保護゛フィルム層4にもレジス[・がコーティングされ
るが、保護フィルム層4にはレジストとの密着性を向上
させる処理が施されているので、保護フィルムとレジス
トとの密着性が向上しており、レジストが剥離すること
はない。
次いで、露九 現像およびエツチングを行って所定パタ
ーンの独立電極を形成する。次に、レジストを剥離する
とともに形成された独立電極の検査を行う。その後、前
処314Niめっき、Auめっきおよび洗浄のめっき処
理を行う。そしで、最後に最終検査を行うことにより、
独立電極が形成された絶縁性基板および絶縁性フィルム
が完成する。
なお、本発明は、前述の実施例に限定されるごとなく、
種々の設計変更が可能である。
例えば前述の実施例では、金属箔として銅箔を用いるも
のしでいるが、本発明は、導電性の高い他の金属を用い
ることもできる。また、前述の実施例では基材層とし、
てポリイミド樹脂を用いるものとしでいるが、電気絶縁
性およびml熱性が優れていれば他の材料を用いてもよ
い。
更に、本発明は、リードフレームに用いられる絶縁性基
板および絶縁性フィルム以外の、表面に導電性の所定の
金属パターンが形成されるフィルムにも適用することが
できる。
「発明の効果コ 以−」二の説明から明らかなように、本発明は独立電極
が形成された絶縁性基板または絶縁性フィルムにおける
接着剤層の保護フィルム層に、l/シストとの密着性を
向上させるための処理をm+、でいるので、保護フィル
ム層とそれにコーディングされたフォトレジストとの密
着性が向上、シ、レジストの乾燥工程中にレジストが剥
離するようなことはない。これにより、レジス[・の剥
離片による断線、ショーh等の不良を防止することがで
きる。
しかも、 レジストの剥離現象が生じないことにより、
水系レジストの掛は流し法ζこよりレジストコーティン
グを行うことができるので、製造」ストを低減すること
ができるよう1・こなる。
【図面の簡単な説明】
第1図は本発明の金属積層フィルムの−・実施例である
独)γ電極が形成された絶縁性フィルムを示t71、 
(A)はその117而図、 (B)は独立電極を形成し
た絶縁性フィルムの類43.法の一例を説明する図、第
2図は絶縁性基板または絶縁性フィルムが貼り付1″l
られるリードフし・−ムの一例を示L6、 (A)はぞ
の平面図、 (B)は(A、 ) におけるITBII
 B線に沿う断面図、第3図は多ビン化を可能1・こす
るための−例と1.で考えられる絶縁性基板または絶縁
・性フィルムが貼り合わされたリードフレームを示し、
 (A)はその下面図、 (B)は(A)におけるnl
H−mB線に沿う断面図、第4図はモのリードフレーム
に取り付1″′Iられた半導体素f・、イン→−リー 
ド及び中間バッドの連結状態を示す図、第5図は1,1
−ドフレームと絶縁性基板または絶縁性フィルムとの組
み合わせを説明する図であり、 (A、 )はその平面
図、 (B)は(A)におけるVBi・′B線に沿った
断面図、第6図はリー ドラ1〜−−−ムに絶縁性基板
または絶縁性フィルムを張り合i” 、li]1m程の
説明図で・ある。

Claims (2)

    【特許請求の範囲】
  1. (1)電気伝導性に優れた銅等の金属からなる金属箔層
    と、電気絶縁性および耐熱性に優れたポリイミド樹脂等
    の材料からなる基材層と、高耐熱性の接着剤層と、この
    接着剤層の保護フィルム層とから積層構造に形成されて
    いる金属箔積層フィルムにおいて、 保護フィルム層の表面に、フォトエッチングにより金属
    箔層に所定のパターンを形成するためのレジストとの密
    着性を向上させるための処理が施されていることを特徴
    とする金属箔積層フィルム。
  2. (2)密着性を向上させるための処理は、D−UV/O
    _3、コロナ放電処理、酸素プラズマ処理、ウレタン樹
    脂等のアンダーコート処理であることを特徴とする金属
    箔積層フィルム。
JP20864590A 1990-08-07 1990-08-07 金属箔積層フィルム Pending JPH0491940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20864590A JPH0491940A (ja) 1990-08-07 1990-08-07 金属箔積層フィルム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20864590A JPH0491940A (ja) 1990-08-07 1990-08-07 金属箔積層フィルム

Publications (1)

Publication Number Publication Date
JPH0491940A true JPH0491940A (ja) 1992-03-25

Family

ID=16559677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20864590A Pending JPH0491940A (ja) 1990-08-07 1990-08-07 金属箔積層フィルム

Country Status (1)

Country Link
JP (1) JPH0491940A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047165A1 (fr) * 1996-06-07 1997-12-11 Asahi Kasei Kogyo Kabushiki Kaisha Feuille de metal porteuse de resine pour tableau de cablage multicouche, procede de fabrication de cette feuille, tableau de cablage multicouche, et dispositif electronique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997047165A1 (fr) * 1996-06-07 1997-12-11 Asahi Kasei Kogyo Kabushiki Kaisha Feuille de metal porteuse de resine pour tableau de cablage multicouche, procede de fabrication de cette feuille, tableau de cablage multicouche, et dispositif electronique
US6254971B1 (en) 1996-06-07 2001-07-03 Asahi Kasei Kabushiki Kaisha Resin-having metal foil for multilayered wiring board, process for producing the same, multilayered wiring board, and electronic device

Similar Documents

Publication Publication Date Title
US6723583B2 (en) Method of manufacturing a semiconductor device using a mold
US4437235A (en) Integrated circuit package
JPH04277636A (ja) 半導体装置とその製造方法及びこれに用いる接合体
KR20000010668A (ko) 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법
JP2781020B2 (ja) 半導体装置およびその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH0394460A (ja) 半導体装置およびその製造方法
JPH0491940A (ja) 金属箔積層フィルム
USH629H (en) Non-destructive semiconductor chip bonding and chip removal
JPH06177315A (ja) 多層リードフレーム
JP2622862B2 (ja) リード付電子部品搭載用基板
JPH0685127A (ja) 金属箔積層フィルム
JPH0362542A (ja) 半導体装置及びその製造方法
JPH04118231A (ja) 金属箔積層フィルムおよび絶縁性基板または絶縁性フイルムの製造方法
JPS60161693A (ja) プリント基板
TW402768B (en) Ball grid array package with printed conductive wires and metal pins
JPS5824014B2 (ja) 実装体の製造方法
JPH05226385A (ja) 半導体装置の実装方法
JPH08191187A (ja) 多層回路配線基板
JP2751911B2 (ja) 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法
JP2002164497A (ja) 半導体装置およびその製造方法
JPH04111456A (ja) 電子部品搭載用基板
JP3563846B2 (ja) Bgaタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法
JPH06252215A (ja) フィルムキャリア
JP2820115B2 (ja) プリント基板への電子部品の高信頼性接続実装方法および電子部品