JPH0484415A - レジストのアッシング方法 - Google Patents

レジストのアッシング方法

Info

Publication number
JPH0484415A
JPH0484415A JP20045390A JP20045390A JPH0484415A JP H0484415 A JPH0484415 A JP H0484415A JP 20045390 A JP20045390 A JP 20045390A JP 20045390 A JP20045390 A JP 20045390A JP H0484415 A JPH0484415 A JP H0484415A
Authority
JP
Japan
Prior art keywords
resist
mixed gas
gas
substrate
excited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20045390A
Other languages
English (en)
Inventor
Shuichi Saito
秀一 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20045390A priority Critical patent/JPH0484415A/ja
Publication of JPH0484415A publication Critical patent/JPH0484415A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体デバイスや電子デバイスなどの製造
工程において用いられたレジストを除去するアッシング
方法に係り、特にその変質レジストを有効に除去するレ
ジストのアッシング方法に関する。
(従来の技術) たとえば半導体デバイスは、そのウエハブロセス工程に
おいて、フォトエングレービング法により、半導体ウェ
ハに感光剤を塗布し、所定パターンのレジストを形成し
たのち、蒸着、拡散、エツチング、その他各種の加工処
理を施して、そのウェハ基板に上記レジストのパターン
に対応するパターンが形成される。そのレジストは、上
記パターン形成後除去される。
そのレジストを除去するアッシング方法として、197
2年にGE社のり、A、Ba1on 、 C,O,Ku
ngらにより開発された方法がある。この方法は、基板
を03雰囲気に曝すか、または02雰囲気中で紫外線を
照射してレジストを除去する方法である。この方法は、
その後改良され、その改良方法として、特公昭64−4
024号公報には、03とN20の混合ガス雰囲気中で
、200〜300n磨、260〜210n塵の紫外線を
基板上のレジストに照射してアッシングする方法が示さ
れている。また、特開昭63−286825号公報には
、0 を含む02雰囲気中で、1000層、194nm
 、 254nsの紫外線を100〜200℃に加熱さ
れた基板上のレジストに照射するとともに、そのレジス
ト表面での紫外線の照度を50IllllIC12以上
として除去するアッシングする方法が示されている。 
しかし、上記既知のアッシング方法は、レジストの分解
速度が遅く、膜厚1μIを分解するのに数分かかる。ま
た、紫外線のレジスト表面での照度、基板温度、03濃
度などを大きくするすることにより、1μ■/gin程
度の分解速度にすることは可能であるが、紫外線の照度
や加熱温度を上昇させると、半導体基板に対するダメー
ジや03による基板の酸化が問題となる。また、特に半
導体ウェハプロセスでのレジストは、プラズマ、各種活
性ガス、イオンなどに曝されるため、たとえばフェノー
ルノボラック系レジストでは、架橋による三次元化など
の化学構造の変化おこる。そのため、0 雰囲気に曝し
たり、03雰囲気中で紫外線を照射しながらおこなうア
ッシング方法では、十分に高い分解速度で除去するよう
にすることはできない。
そこで、本発明者は、先に200℃以上の高温や強い紫
外線に曙すことなく、基板上のレジストを迅速に分解す
るアッシング方法を開発し、これを出願した。これは、
弗化物を含むガスを常圧下で放電励起させ、これを常温
または180℃以下の温度に加熱した基板上のレジスト
に作用させる方法である。この方法によれば、基板に熱
的なダメージを与えることのない温度で十分高い分解速
度でレジストを除去することができる。しかし、この方
法でも、特に半導体ウェハプロセス中に物性、構造の変
化した変質レジストの除去については十分でない。
上記変質レジストの除去については、従来より熱濃硫酸
などの酸により除去する湿式方法と、02プラズマによ
り除去する乾式方法とがある。
しかし、上記湿式方法については、薬液からの重金属汚
染や微粒子付着による汚染が問題となるばかりでなく、
薬液と半導体ウェハ基板との化学反応によるダメージが
問題となる。
これに対し、乾式方法は、湿式方法における汚染の問題
は回避できるが、この方法でも、変質していない正常の
レジストにくらべて変質レジストは除去されにくいため
、処理条件や処理時間が厳しくなり、その結果、荷電粒
子などが基板に与えるダメージが大きくなり、レジスト
処理後の表面処理が必要となるばかりでなく、不良が発
生しゃすくなる。
(発明が解決しようとする課題) 上記のように、基板に形成されたレジストを除去する方
法として、従来基板を03雰囲気に曝すかまたは02雰
囲気中で紫外線を照射して除去する方法、その後、この
方法を改良して、03とN20の混合ガス雰囲気中で、
200〜300nm、260〜210nsの紫外線を照
射して除去する方法、あるいは、0 を含む02雰囲気
中で、175ns、194ru++ s 254nsの
紫外線を100〜200℃に加熱された基板上のレジス
トに照射するとともに、そのレジスト表面での紫外線の
照度を50Illν/clII2以上として除去する方
法がある。しかし、これらアッシング方法は、レジスト
の分解速度が遅いという問題がある。また紫外線のレジ
スト表面での照度、基板温度、03濃度などを大きくす
ると、分解速度を高めることはできるが、紫外線の照度
や加熱温度を上昇させると、半導体基板に対するダメー
ジや03による基板の酸化が問題となる。また、特に半
導体ウェハプロセスでのレジストは、プラズマ、各種活
性ガス、イオンなどに曝されるため、レジストの種類に
よっては、化学構造の変化おこる。そのため、03雰囲
気に曝したり、03雰囲気中で紫外線を照射する方法で
は、十分に高い分解速度でレジストを除去することがで
きない。
上記問題点を解決するため、本発明者は、先に200℃
以上の高温や強い紫外線に曝すことなく、基板上のレジ
ストを迅速に除去するアッシング方法を開発して出願し
た。これは、弗化物を含むガスを常圧下で放電励起させ
、これを常温または180℃以下の温度で加熱した基板
上のレジストに作用させる方法であり、基板に熱的なダ
メージを与えることのない温度で十分高い分解速度でレ
ジストを除去することができる。しかし、この方法でも
、特に半導体ウェハプロセス中に生じた変質レジストの
除去については十分ではないことが判明した。
この変質レジストの除去については、従来より熱濃硫酸
などの酸により除去する湿式方法と、02プラズマによ
る除去する乾式方法とがある。
しかし、その湿式方法については、薬液からの重金属汚
染や微粒子付着による汚染が問題となるばかりでなく、
薬液と半導体ウェハ基板との化学反応によるダメージが
問題となる。これに対し、乾式方法は、湿式方法におけ
る汚染の問題は回避できるが、この方法でも、変質して
いない正常のレジストにくらべて変質レジストは除去し
にくいため、処理条件や処理時間が厳しくなり、その結
果、荷電粒子などが基板に与えるダメージが大きくなり
、レジスト処理後の表面処理が必要となるばかりでなく
、不良が発生しやすくなるという問題がある。
この発明は、上記問題点に鑑みてなされたものであり、
基体に形成されたレジスト、特にその基体の加工、処理
中に生じた変質レジストを有効に除去してレジストを良
好に除去できるアッシング方法を得ることを目的とする
[発明の構成] (課題を解決するための手段) レジストのアッシング方法において、酸素に対して弗化
物を0.5〜40容量%添加してなる混合ガスを常圧下
で放電励起させ、この励起した混合ガスを基体上に形成
されたレジストに作用させて除去するようにした。
また、他のアッシング方法として、酸素に対して弗化物
を0,5〜40容量%添加するとともにその弗化物に対
して水蒸気を1容量%添加してなる混合ガス、または弗
化物に対して水蒸気を1容量%添加してなる混合ガスを
常圧下で放電励起させ、この励起した混合ガスを基体上
に形成されたレジストに作用させて除去するようにした
(作用) 上記のように、酸素に対して弗化物を0.5〜40容量
%添加してなる混合ガスを常圧下で放電励起させて作用
さると、変質レジストを有効に除去でき、基体の汚染や
荷電粒子などにより基体にダメージを与えることなく、
レジストを迅速に除去することができる。
また、酸素に対して弗化物を0.5〜40容量%すると
ともにその弗化物に対して水蒸気を1容量%添加してな
る混合ガス、または弗化物に対して水蒸気を1容量%添
加してなる混合ガスを常圧下で放電励起させて作用させ
ると、より有効に変質レジストを除去できるようになる
(実施例) 以下、図面を参照してこの発明を実施例に基づいて説明
する。
第1図にその一実施例に係る半導体ウェハに形成された
レジストを除去するアッシング装置を示す。この装置は
、ガス放電部(1)と半導体ウェハ処理部(2)とから
なり、そのガス放電部(1)には、ガス供給管(3)が
接続され、また、ガス放電部(1)と半導体ウェハ処理
部(2)とは、ガス輸送管(4)により連結されている
上記ガス放電部(1)は、石英ガラスからなる密閉構造
の本体(6)を有し、この本体(6)の内側に石英ガラ
ス管(7)が配置されている。そして、この石英ガラス
管(7)の内外に、それぞれコイル状の放電電極(8)
、(9)が配置され、この放電電極(8) 、 (9)
に本体(8)外に配置された電源から50Hz。
10kV程度の電圧が印加されるようになっている。
ガス供給管(3)は、このガス放電部(1)の本体(6
)の上部側面に接続され、かつ複数の分岐管(12)〜
(15)から供給されるO、CF4.水蒸気、バージ(
Purge)用N2などのガスを混合してガス放電線本
体(8〉内に導入するようになっている。
処理部(2)は、本体(17)内側に半導体ウェハ(W
)を搭載して加熱するヒーターブロック(18)が配置
されている。このヒーターブロック(18)は、搭載さ
れた半導体ウェハ(W)を所定温度に保つように温度調
節可能に外部電源に接続されている。
ガス輸送管(4)は、石英ガラスまたはテトラフロロエ
チレンなどから形成され、上記ガス放電部本体(6)の
下部側面に接続され、上記ヒーターブロック(I8)上
に搭載された半導体ウェハ(W)に対して、その上方か
らガスを放出するように接続されている。また、この処
理部本体(17)には、上記輸送管(4)を介して供給
されたガスを排気する排気管(19)が接続されている
このアッシング装置では、分岐管(12)から02、分
岐管(13)からCF4、分岐管(15)からパージ用
N を供給して、02 、CF 4を主成分とする混合
ガス(0゜/CF4)をガス供給管(3)を介してガス
放電部(1)に導入するか、さらに分岐管(14)から
水蒸気を供給して、0  、CF 4.H20を主成分
とする混合ガス(OlCF4/H20)をガス供給管(
3)を介してガス放電部(1)に導入するか、あるいは
分岐管(13)からCF4、分岐管(14)から水蒸気
を供給して、CF 4.H2Oを主成分とする混合ガス
(CF 4/H20)をガス供給管(8)を介してガス
放電部<1)に導入し、その導入された混合ガスを、ガ
ス放電部(1)内に配置された放電電極(9) 、 (
10)により放電励起させ、その励起した混合ガスを輸
送管(4)を介して処理部(2)に導き、その処理部(
2)内のヒーターブロック(18)に搭載されて所定温
度に加熱された半導体ウェハ(V)のレジストに接触さ
せることによりおこなわれる。
このガス放電部(1)に導入される混合ガスのうち、0
2 、CF4を主成分とする混合ガスについては、0 
に対してCF4を0,5〜40容量%添加してなる混合
ガスが有効であり、また02゜CF4.1(20を主成
分とする混合ガスについては、Oに対してCF4を0.
5〜4D容量%添加するとともに、そのCF4に対して
水蒸気を1容量%以下添加することで、十分な効果をも
つ混合ガスとすることができる。また、CF4.H2O
を主成分とする混合ガスについては、CF4に対して水
蒸気を1容量%以下添加することで、十分な効果をもつ
混合ガスとすることができる。
一般にプラズマ放電を利用したレジストのアッシングは
、前述したようにレジストの基体をなす半導体ウェハ(
W)に与えるダメージか大きい。たとえばOプラズマ放
電と02常圧放電とについて、アモルファスシリコンを
酸化させるダメージを比較すると、02常圧放電の方が
ダメージか低い。このことは、021CF4の常圧放電
も、0゜常圧放電と同様に化学反応によりレジストを除
去する方法であるため、半導体ウェハ(If)に与える
ダメージが低くなる。しかも、CF4の添加により、変
質レジストを有効に除去することが判明した。
すなわち、アルミニウム基板上にレジストを形成して、
これを塩素ガスによりエツチングすると、レジストは変
質する。この変質レジストの形成されたアルミニウム基
板について、そのレジストを0/CF4の常圧放電で除
去した結果、正常のレジストばかりでなく変質レジスト
を残渣なくきれいに除去できることが確認された。
さらに、CF4を添加したことにより、レジストの分解
速度を向上させることができた。すなわち第2図に示す
ように、02のみを放電励起してレジストに接触した場
合のレジストの膜厚減少量は、直線(21)のように変
化するが、CF2を10容量%添加したO/CF4混合
ガスを放電励起してレジストに接触させると、レジスト
の膜厚減少量は、直線(22)で示すようになり、その
分解速度を大幅に向上させ、レジストを迅速に除去する
ことができるようになる。
以上、O、CF4を主成分とする混合ガスの効果につい
て述べたが、そのO,、、CF4のはかに、さらにCF
4に対して水蒸気を1容量%以下添加したO   、C
F4 、H2Oを主成分とする混合ガス、またはCF4
に対して水蒸気を1容量%以下添加したCF4.H2O
を主成分とする混合ガスを用いると、O、CF4を主成
分とする混合ガスにくらべて、−層有効に正常のレジス
トとともに変質レジストを除去することができる。
なお、一般に常圧放電によるレジスト除去は、レジスト
に紫外線を照射しながらおこなうと、分解速度が向上す
るが、O、CF4を主成分とする混合ガス、0  、C
F4 、H2Oを主成分とする混合ガスおよびCF4.
H2Oを主成分とする混合ガスについても、レジストに
紫外線を照射しながらおこなうと同様に分解速度を向上
させることができ、より迅速にレジストを除去できる。
また、上記実施例では、混合ガスの主成分としてCF 
 を用いたが、そのほかCF6.02F6NF3など他
の弗化物も、混合ガスの主成分として用いることにより
、同様の効果が得られる。これは、放電によりFの活性
種が生成し、このFの活性種が正常のレジストのほか変
質レジストにも有効に作用するためと考えられる。
[発明の効果] 基体上に形成されたレジストに、酸素に対して弗化物を
0.5〜40容量%添加してなる混合ガスを常圧下で放
電励起させて作用させるか、または酸素に対して弗化物
を0.5〜40容量%するとともにその弗化物に対して
水蒸気1容量%添加してなる混合ガス、または弗化物に
対して水蒸気1容量%添加してなる混合ガスを常圧下で
放電励起させて作用させると、基体の汚染や荷電粒子な
どにより基体にダメージを与えることなく、正常のレジ
ストとともに変質レジストを有効に除去して、レジスト
を迅速に除去することができる。特に酸素に対して弗化
物とともに水蒸気を添加してなる混合ガス、あるいは弗
化物に対して水蒸気を添加してなる混合ガスは、その効
果を増強する。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る半導体ウェハのレジ
ストを除去するためのアッシング装置の構成を示す図、
第2図は酸素に弗化物を添加してなる混合ガスを常圧下
で放電励起させてレジストに作用させた場合の膜厚減少
量を、酸素のみを常圧下で放電励起させてレジストに作
用させた場合の膜厚減少量と比較して示す図である。 1・・・ガス放電部、 2・・・半導体ウェハ処理部、
3・・・ガス供給管、 4・・・ガス導入管8.9・・
・電極、  18・・・ヒーターブロック、代理人  
弁理士  大 胡 典 夫

Claims (2)

    【特許請求の範囲】
  1. (1)酸素に対して弗化物を0.5〜40容量%添加し
    てなる混合ガスを常圧下で放電励起させ、この励起した
    混合ガスを基体上に形成されたレジストに作用させて除
    去することを特徴とするレジストのアッシング方法。
  2. (2)酸素に対して弗化物を0.5〜40容量%添加す
    るとともにこの弗化物に対して水蒸気1容量%以下添加
    してなる混合ガス、または上記弗化物に対して水蒸気1
    容量%以下添加してなる混合ガスを常圧下で放電励起さ
    せ、この励起した混合ガスを基体上に形成されたレジス
    トに作用させて除去することを特徴とするレジストのア
    ッシング方法。
JP20045390A 1990-07-27 1990-07-27 レジストのアッシング方法 Pending JPH0484415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20045390A JPH0484415A (ja) 1990-07-27 1990-07-27 レジストのアッシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20045390A JPH0484415A (ja) 1990-07-27 1990-07-27 レジストのアッシング方法

Publications (1)

Publication Number Publication Date
JPH0484415A true JPH0484415A (ja) 1992-03-17

Family

ID=16424557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20045390A Pending JPH0484415A (ja) 1990-07-27 1990-07-27 レジストのアッシング方法

Country Status (1)

Country Link
JP (1) JPH0484415A (ja)

Similar Documents

Publication Publication Date Title
JP3086719B2 (ja) 表面処理方法
EP0798767B1 (en) Removal of carbon from substrate surface
US5556714A (en) Method of treating samples
JPH0864559A (ja) 基板面から不要な物質を除去する方法
JPH10513612A (ja) 洗浄方法
JP2533834B2 (ja) 基板表面から金属含有汚染物質を除去する方法及びこれに用いるガス状清浄剤
JPH0496226A (ja) 半導体装置の製造方法
JP2001507515A (ja) 表面からの異物のレーザ除去
JP3728165B2 (ja) イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JPH10189550A (ja) 半導体装置の製造方法
JP2821264B2 (ja) シリコンデバイスのガス清浄法
US5110394A (en) Apparatus for forming interconnection pattern
JPH0484415A (ja) レジストのアッシング方法
JP2632261B2 (ja) 基板表面の酸化膜の除去方法
JPH01200628A (ja) ドライエッチング方法
JPH0793293B2 (ja) 後処理方法
JP2768760B2 (ja) レジストアッシング装置
JPS6286731A (ja) レ−ザ−ビ−ム照射Si表面処理装置
JPH03229415A (ja) 半導体装置のドライクリーニング方法
US20020009899A1 (en) Method and device for manufacturing semiconductor devices including insulation oxide layers
JP2544129B2 (ja) プラズマ処理装置
JP3104840B2 (ja) 試料の後処理方法
US5418397A (en) Semiconductor device having an interconnection pattern
US5213996A (en) Method and apparatus for forming interconnection pattern and semiconductor device having such interconnection pattern
JPS61222227A (ja) 半導体基板の表面処理方法