JPH0483290A - プラズマ・ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプラズマ・デイスプレィ装置に関し、とくにＡ
Ｃ型のプラズマデイスプレィパネルを時分割駆動法によ
り動作させる高速パルス増幅回路に関する。

〔従来の技術〕

プラズマデイスプレィパネルは、放電可能なガス媒体を
挟んで相対向し、かつマトリクス状に配置された２組の
電極群より成り、各電極のガス媒体と接する表面が誘電
体層で覆われ、外部印加電圧が容量を介してガス媒体と
カップリングするよう構成されている。それ故に、所望
のガスセルな放電発光せしめるため、そのカスセルを挟
んで相変わる一対の対向電極間に、ＡＣ電圧が印加され
、印加電圧の極性が変化するごとにセルは一口すつ間欠
的に放電を行ない、発光する。

この種のプラスマチイスプレイパネルを時分割法で駆動
させるためには、まず相対向する行または列のいずれか
一方の電極群の各電極に、−本ずつ順番に複数個のパル
スより成る電圧パルス列を順次印加して、毎秒約６０回
以上の繰返し回数で走査する。

これらの電極のうち、ある特定の一電極に電圧パルス列
が印加され、即ち選択状態にある時に、この電極にて定
まる一列のガスセル群のうち、表示テータ内容に応じて
発光させたいセルを定める全ての相対向する他の一方の
電極に、前記パルス列とは逆極性の電圧パルス列を印加
してこれを選択状態とすることにより、所望のセルのみ
放電発光せしめ得る。前者電極群の各電極が一本ずつ操
作されるごとに上記操作を繰返せは、全画面に所望の表
示が現われる。

今、１秒間に走査の繰返し回数を一定値Ｒ回とした時、
１回の走査で各電極に割当てられるパルス個数をａ個と
すれは、放電発光すべきセルに印加されるパルス個数は
１秒間にＲａ個であり、前述したごとく、ガスセルは、
印加電圧の極性が変化するごとに放電発光するので、１
個のパルス電圧にて２回放電し、従って１秒間に２Ｒａ
回放電する。カスセルの１回当りの発光輝度は前記電極
被覆誘電体層の容量に比例するか誘電体層の耐圧破壊を
防ぐためには一定の厚さを有する必要があり、容量は一
定値以上にならないため、１回当りの発光輝度には限度
がある。

現状では、実用に供する程度の輝度を得るためには、毎
秒５万回程度の放電を行なわしめる必要がある。

方、走査する電極数をｎ本とした時、カスセルに毎秒２
Ｒａ回の放電を行なわせるためには、電圧パルスの繰返
し周波数はｎＲａ　（Ｈｚ）となり、例えば、１２８本
の走査電極を有するプラスマチイスプレイパネルを実用
に供するためには上記周波数Ｒｎａは第（１）式で表わ
される。

プラスマチイスプレイパネルの現状での駆動電圧が約１
４０Ｖであることを考慮すると、駆動回路に対し、高圧
性、高速性という重荷をおわせることになる。

これを解消するために、従来のプラズマティスプレィ装
置の高速パルス増幅回路１ａは第３図に示すように、Ｐ
ＮＰ　トランジスタＱ２１とＮ　Ｐ　ＮトランジスタＱ
２２より成る前段のコンプリメンタリトランジスタ対Ｃ
１ａのコレクタＮｌ、Ｎ２が５００Ωの抵抗２３を介し
て接続され、ＰＮＰトランジスタＱ２１のエミッタは高
電位■０の電源に接続され、ＮＰＮトランジスタＱ２２
のエミッタは接地電位電源に接続され、前段のコンプリ
メンタリトランジスタ対Ｃ１ａの各ベースはそれぞれ容
量器Ｃ２１，Ｃ２２を介しての同一の高速入力パルス信
号６゛を入力し、さらにＰＮＰ　トランジスタＱ２４と
ＮＰＮトランジスタＱ２３より成る後段のコンプリメン
タリトランジスタ対Ｃ２ａがあり、ＰＮＰトランジスタ
Ｑ２３のコレクタは上記接地電位電源に接続され、ＮＰ
Ｎ）ランシスタＱ２３のコレクタは高電位■０の電源に
接続され、ＰＮＰ　トランジスタＱ２４のベースＢ２は
ＰＮＰトランジスタＱ２１と抵抗２３との節点Ｎｌに接
続され、ＮＰＮｈランジスタＱ２３のベースＢ１はＮＰ
ＮトランジスタＱ２２と抵抗２３との節点Ｎ２に接続さ
れ、後段のコンプリメンタリトランジスタ対Ｃ２ａのエ
ミッタを共通に接続した出力節点Ｏから高速パルス電圧
出力１１ａを取り田している。

〔発明が解決しようとする課題〕

この従来のプラズマ・デイスプレィ装置の高速パルス増
幅回路は、５００ＫＨｚ以上の高速パルスが得られ、し
かも増幅回路自体による電力ロスが微少であるという点
で非常に有用なものであった。

しかるに、プラズマデイスプレィパネルの大形化要求の
叫ばれる昨今、上記コンプリメンタリ増幅型の高速パル
ス増幅回路はその弱点をさらけ出した。即ち、パネルの
大形化に伴い、走査側の一本の電極で定まるカスセルの
数が増大し、カスセルの数に比例した電流を増幅回路は
供給せねばならないこと、さらにパネルの大形化はパネ
ル内外の浮遊容量の増大をもたらしたこと等により、増
幅回路の出力インピータンスはきわめて低いことか要請
された。

しかしコンプリメンタリ増幅型の回路は、前段のコンプ
リメンタリトランジスタから抵抗器を介して後段のコン
プリメンタリトランジスタに電流を供給するダーリント
ン構成であることから、前段のコンプリメンタリトラン
ジスタも大電流を取り比す必要が生じ、トランジスタの
直流電流増幅率ｈＦＥに限度があるので電力損失が大き
くなるという欠点があった。

本発明の目的は、省電力の高速パルス増幅回路を有する
プラズマ・ティスプレィ装置を提供することにある。

〔課題を解決するための手段〕

本発明のプラズマ・デイスプレィ装置は、ＰＮＰトラン
ジスタとＮＰＮ）ランシスタのそれぞれのコレクタが直
列接続された抵抗３本を介して接続されている前段のコ
ンプリメンタリ回路と、Ｐチャネル電界効果トランジス
タのＮチャネルトランジスタのそれぞれのソースが接続
点を圧力節点ンタリ回路の前記Ｐチャネル電界効果トラ
ンジスタのゲートに接続され、前記二つの接続点のうち
の他の抵抗接続点は前記 ｍＮチャネル電界効果トランジスタのケートに接続され
、前記二つの電界効果トランジスタのゲート・ソース間
にゲート保護用のツェナーダイオードが接続され、かつ
前記ツェナータイオートの一方は両方に並列にコンデン
サが接続されている高速パルス増幅回路を有して構成さ
れている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

本実施例のプラズマ・デイスプレィ装置の高速パルス増
幅回路１は、第３図に示した従来の高速パルス増幅回路
１ａの前段コンプリメンタリトランジスタ対Ｃ１ａの各
コレクタと節点Ｎ１．Ｎ２間にそれぞれ抵抗Ｒ２３と同
じ５００Ωの抵抗Ｒ２４、Ｒ２５を挿入し、かつ後段の
コンプリメンタリトランジスタＣ２ａを電界効果トラン
ジスタＱＮ、ＱＰのコンプリメンタリトランジスタ対Ｃ
２に置換している。

コンプリメンタリトランジスタ対Ｃ２は、トランジスタ
ＱＮ、ＱＰの両ソース間を中間を出力節点０とする直列
ダイオードＤ２１．Ｄ２２を介して接続し、それぞれの
ゲート・ソース間にゼナーダイオードＺＤＩ、ＺＤ２を
挿入している。

次に回路の動作を説明すると、信号制御回路２から出力
された高速パルス信号６は、高速パルス増幅回路ｌでプ
ラズマ・デイスプレィ・パネル５の放電電圧以上の、一
般に１３０Ｖ程度の高速高電圧パルス１１に変換され、
テータ側ドライブ回路３に供給されるテータ側ドライブ
回路３は、信号制御回路２から供給されるテータ信号８
￥７により、高速高電圧パルス１１をデータ電極群９に
伝達または遮断するスイッチ回路より構成されている。

方走査側ドライフ回路４は、信号制御回路２から供給さ
れる走査信号群８により、走査電極群１０を順次走査す
る。

プラズマ・デイスプレィ・パネル５は走査電極群１０の
選択された電極とデータ電極群９に高速高電圧パルスが
印加された交点のドツトが点灯し、走査をくり返すこと
により所望の表示を得ることが出来る。

高速パルス増幅回路１に高速パルス信号６が入力される
とコンデンサＣ２１，Ｃ２２てそれぞれ１−ｔｉ７ジス
タＱ２１．Ｑ２２に加えられる。トランジスタＱ２１．
Ｑ２２はコンプリメンタリトランジスタ対Ｃ１となって
いるので交互にオン・オフを繰返す。

前段のトランジスタＱ２１がオン、Ｃ２２かオフの時は
、後段のＮチャネル電界効果トランジスタＱＮがオン、
Ｐチャネル電界効果トランジスタＱＰがオフとなる。

トランジスタＱ２１がオフ、Ｃ２２がオンのとぎは、逆
にＮチャネル電界効果トランジスタＱＮかオフ、Ｐチャ
ネル電界効果トランジスタＱＰがオンとなる。つまりＮ
チャネル電界効果トランジスタＱＮとＰチャネル電界効
果トランジスタＱＰはそれぞれＰＮＰ　）ランシスタＱ
２１とＮＰＮトランジスタＱ２２の比カバッファ動作を
行なうことになり、高速高電圧パルス１１を出力端子Ｏ
に高電位電源＋■０と接地電位電源ＧＮＤ間で振幅する
高電圧パルスに増幅する。

ツェナータイオードＺＤＩ、ＺＤ２はそれぞれＮチャネ
ル電界効果トランジスタＱＮ及びＰチャイルミ界効果ト
ランジスタＱＰのケート電位がそれぞれのソース電位よ
り上がり過ぎないように保護するために入れられている
。

ダイオードＤ２１．Ｄ２２はこのセナータイオートＺＤ
Ｉ、前段抵抗Ｒ２３，ゼナータイオート’　Ｚ　Ｄ　２
及び出力節点Ｏを介してゼナータイオード順電流が流れ
ないように挿入されている。

コンデンサＣ２３は、前段のトランジスタＱ２１がオン
　トランジスタＱ２２がオフになる時の波形の立上り時
に後段のＮチャネル電界効果トランジスタＱＮのケート
容量により寄生振動を起すのを防止するために入れられ
ている。この効果を示したのが第２図である。

他の実施例としてＰチャネル電界効果トランジスタＱＰ
のゲート・ソース間にもコンデンサを入れるとＰチャネ
ル電界効果トランジスタで発生する寄生振動も防止する
ことが田来る。

これらのコンデンサＣ２３，Ｃ２４はそれぞれ入れられ
る電界効果トランジスタＱＰ及びＱＮゲート・ソース間
容量と同量から２倍位の容量を用いており、ゲート・ソ
ース間容量は一般に５０ＰＦ程度であるのでコンデンサ
Ｃ２３，Ｃ２４は５０〜１００ＦＦの容量が使用される
。

出力波形１１の立上り、立下りをゆるやかにする場合は
、抵抗Ｒ２４，Ｒ２５を抵抗Ｒ２３の３倍程度にする。

〔発明の効果〕

以上説明したように本発明は、プラズマ・ティスプレィ
装置の高電圧パルス増幅回路の後段にＮチャネルとＮチ
ャネルの電界効果トランジスタを用いたコンプリメンタ
リトランジスタ対を用い、そのゲート・ソース間保護ツ
ェナーダイオードと並列にコンデンサを込れることによ
り、電磁波防害（ＥＭＩ）の非常に少ない省電力の高速
パルス増幅回路を有することかで・きる。

【図面の簡単な説明】

第１図は本発明の一実施例のプロ、り図、第２・図（ａ
）、　（ｂ）は第１図の高速パルス増幅回路の動作を説
明するための高速高圧パルスの出力波形図、第Ｘ図は従
来のプラズマデイスフライ装置の一例の高速パルス増幅
回路の回路図である。 １・・・・・・高速パルス増幅回路、２・・・・・・信
号制御回路、３・・・・・・データ側ドライブ回路、４
・・・・・・走査側ドライブ回路、５・・・・・プラズ
マ・デイスプレィ・パネノベ　６・・・・・・高速パル
ス信号、７・・・・・・データ信号群、８・・・・・・
走査信号群、９・・・・・・テータ電極群、１０・・・
・・・走査電極群、１１・・・・・・高速高電圧パルス
、Ｃ２１〜Ｃ２４・・・・・・コンデンサ、Ｒ２１〜Ｒ
２５・・・・・・抵抗器、Ｃ２１，Ｃ２４・・・・・・
ＰＮＰ　）ランシスタ、Ｑ２２．Ｑ２３・・・・・・Ｎ
ＰＮトランジスタ、ＱＮ・・・・・・Ｎチャネル電界効
果トランジスタ、ＱＰ・・・・Ｐチャネル電界効果トラ
ンジスタ、ｚＤｌ、Ｚ、Ｄ２・・・・・・ツェナーダイ
オード、Ｄｉ、Ｄ２、Ｄ２１．Ｄ２２・・・・・・ダイ
オード、Ｃ１・・・・・・前段のコンプリメンタリトラ
ンジスタ対、Ｃ２・・・・・後段のコンプリメンタリト
ランジスタ対。 代理人　弁理士　　内　原　　　晋 ＜ａ） （ｂ） 招 図 牟３ 図

Claims (1)

【特許請求の範囲】
1. ＰＮＰトランジスタとＮＰＮトランジスタのそれぞれの
   コレクタが直列接続された抵抗３本を介して接続されて
   いる前段のコンプリメンタリ回路と、Ｐチャネル電界効
   果トランジスタとＮチャネルトランジスタのそれぞれの
   ソースが接続点を出力節点とする順方向に直列接続され
   た二つのダイオードを介して接続されている後段のコン
   プリメンタリ回路を有し、前記抵抗３本の二つの接続点
   のうち前記ＰＮＰトランジスタに近い方の抵抗接続点は
   前記後段のコンプリメンタリ回路の前記Ｐチャネル電界
   効果トランジスタのゲートに接続され、前記二つの接続
   点のうちの他の抵抗接続点は前記Ｎチャネル電界効果ト
   ランジスタのゲートに接続され、前記二つの電界効果ト
   ランジスタのゲート・ソース間にゲート保護用のツェナ
   ーダイオードが接続されて、かつ前記ツェナーダイオー
   ドの一方又は両方に並列にコンデンサが接続されている
   高速パルス増幅回路を有することを特徴とするプラズマ
   ・ディスプレイ装置。