JPH04829A - フレーム処理方法および回路 - Google Patents
フレーム処理方法および回路Info
- Publication number
- JPH04829A JPH04829A JP10030790A JP10030790A JPH04829A JP H04829 A JPH04829 A JP H04829A JP 10030790 A JP10030790 A JP 10030790A JP 10030790 A JP10030790 A JP 10030790A JP H04829 A JPH04829 A JP H04829A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pointer
- tug
- received
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 4
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000010521 absorption reaction Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、複数種のフレーム構成が混在する同期ハイア
ラキのネットワークに使用する。多重化装置、クロスコ
ネクト装置、交換機等におけるフレーム処理方法及び回
路に関する。
ラキのネットワークに使用する。多重化装置、クロスコ
ネクト装置、交換機等におけるフレーム処理方法及び回
路に関する。
ＣＣＩＴＴスタデイグループＸ■テンポラリドキュメン
ト２２ （ＣＣＩＴＴ、５ＴＵＤＹＧＲＯＵＰ ＸＶ
Ｉ Ｉ Ｉ／ ７． ＴｅｍｐｏｒａｒｙＤｏｃｕｍｅ
ｎｔ ２２−Ｅ、 Ｐ、 １〜Ｐ、 ３７）によれば、
ＣＣＩＴＴ勧告Ｇ、７０９では、高速信号に多重化され
るＮ個（ただし、Ｎは正の整数）の低速信号のフレーム
位相をポインタにより指示する多重化形式を採用してい
る。この低速信号にはＴＵＧ−３２、ＶＣ−３２、ＶＣ
−４など複数の種類があるため、複数の種類のフレーム
構成がネットワーク上に混在する。従来は、上記フレー
ム構成の種類ごとに装置を設ける。
ト２２ （ＣＣＩＴＴ、５ＴＵＤＹＧＲＯＵＰ ＸＶ
Ｉ Ｉ Ｉ／ ７． ＴｅｍｐｏｒａｒｙＤｏｃｕｍｅ
ｎｔ ２２−Ｅ、 Ｐ、 １〜Ｐ、 ３７）によれば、
ＣＣＩＴＴ勧告Ｇ、７０９では、高速信号に多重化され
るＮ個（ただし、Ｎは正の整数）の低速信号のフレーム
位相をポインタにより指示する多重化形式を採用してい
る。この低速信号にはＴＵＧ−３２、ＶＣ−３２、ＶＣ
−４など複数の種類があるため、複数の種類のフレーム
構成がネットワーク上に混在する。従来は、上記フレー
ム構成の種類ごとに装置を設ける。
上記目的は、装置内部での特定フレーム構成をあらかじ
め設定しておき、受信フレームのフレーム構成を前記特
定フレーム構成にフレーム変換し、かつフレーム変換後
のフレームにポインタを新たに付加することによって装
置内部でのフレーム構成を統一することにより達成され
る。 あるいは上記目的は、前記混在する複数の種類のフレー
ム構成の中の１つを装置内部での特定フレーム構成とし
て選択し、受信フレームのうちフレーム構成が前記特定
フレームのフレーム構成と異なっているものを前記特定
フレーム構成にフレーム変換し、かつフレーム変換後の
フレームにポインタを新たに付加することによって装置
内部でのフレーム構成を統一することにより達成される
。
め設定しておき、受信フレームのフレーム構成を前記特
定フレーム構成にフレーム変換し、かつフレーム変換後
のフレームにポインタを新たに付加することによって装
置内部でのフレーム構成を統一することにより達成され
る。 あるいは上記目的は、前記混在する複数の種類のフレー
ム構成の中の１つを装置内部での特定フレーム構成とし
て選択し、受信フレームのうちフレーム構成が前記特定
フレームのフレーム構成と異なっているものを前記特定
フレーム構成にフレーム変換し、かつフレーム変換後の
フレームにポインタを新たに付加することによって装置
内部でのフレーム構成を統一することにより達成される
。
複数の種類のフレーム構成が混在する場合、装置ではあ
らかじめ装置内で使用する特定のフレーム構成を設定し
ておく。そして、設定した特定フレーム構成からなるフ
レームを受信する場合は、そのまま装置内部での処理を
行う。また、設定したフレーム構成ではないフレームを
受信する場合は、装置の伝送路インターフェース部にお
いて、受信フレームを前記特定フレーム構成に変換した
上で装置内部での処理を行う。 例えば、ＣＣＩＴＴ勧告Ｇ、７０９で定めるＴＵＧ−２
１をＴＵＧ−３２に収容しく第２図参照）、カッ該ＴＵ
Ｇ−３２をＶ Ｃ−４ニ収容しく第３図参照）、かつ該
Ｖ Ｃ−４ニＡ Ｕ −４ポインタを付加したＡＵ−４
をＳＴＭ−１に収容して（第４図参照）伝送する第１の
フレーム構成と、ＴＵＧ−２１をＶＣ−３２４，−収容
しく第５図参照）、かつ該ＶＣ−３２にＡＵ−３２ポイ
ンタを付加したＡＵ−３２をＳＴＭ−１に収容して（第
６図参照）伝送する第２のフレーム構成が存在する場合
、装置での処理用特定フレーム構成を第２のフレーム構
成にあらかじめ設定しておく。ここで、第２図に示すＴ
ＵＧ−２１は１２バイト×９行、ＴＵＧ−３２は、８６
バイト×９行の構成からなる。そして、７個のＴＵＧ−
２１をバイト多重によりＴＵＧ−３２に収容する。図中
のＮＰＩは、Ｎｕｌｌ Ｐｏ１ｎｔｅｒ Ｉｎｄｉｃａ
ｔｉｏｎの略である。前記フレーム構成の場合、ＴＵＧ
−３２ポインタ（ＴＵＧ−３２の１列目の１行目から３
行目まで）にはＮＰＩが表示されており、これは、ＴＵ
Ｇ−３２内の７個のＴＵＧ−２１の収容される位置が常
に固定されていることを示している。また、スタッフィ
ングの部分（図中の黒塗の部分）には、ダミーのデータ
が入っている。次に、第３図に示すＶＣ−４は、２６１
バイト×９行構成である。 この場合、３個のＴＵＧ−３２をバイト多重により、Ｖ
Ｃ−４に収容する。この場合、ＶＣ−４の１列目はＰＯ
Ｈ（パスオーバーヘッド）、２列目及び３列目はスタッ
フィングである。次に、第４図に示すように、ＶＣ−４
をＳＴＭ−１に収容する場合には、１個のＶＣ−４をＳ
ＴＭ−１に収容する。また、第５図に示すＶＣ−３２は
、８５バイト×９行構成である。次に、第６図に示すよ
うに、ＶＣ−３２をＳＴＭ−１４，−収容する場合は、
３個のＶＣ−３２をバイト多重して収容する。 第１図に戻り、第２のフレーム構成からなるフレームを
受信する場合は、装置での処理用特定フレームと受信フ
レームは一致しているのでそのまま装置での処理を行う
。しかし、第１のフレーム構成からなるフレームを受信
する場合は、装置での処理用特定フレーム構成とは異な
っているので。 受信した第１のフレーム構成からなるフレームを第２の
フレーム構成からなるフレームに変換する。 すなわち、フレーム変換用のメモリをあらかじめ設けて
おき、受信フレームのＡＵ−４ポインタを読むことによ
り、ＶＣ−４内のＴＵＧ−３２内部に収容されているＴ
ＵＧ−２１部分を特定した上で、ＴＵＧ−２１部分だけ
を前記メモリに書き込む、そして、前記メモリから該Ｔ
ＵＧ−２１を読み出す際に、該ＴＵＧ−２１をＶＣ−３
２４，−収容するべく読み出し、かつ該ＶＣ−３２にＡ
Ｕ−３２ポインタを付加することによりＡＵ−３２とし
、かつ該ＡＵ−３２をＳＴＭ−１に収容することにより
、第１のフレーム構成を第２のフレーム構成に変換した
上で装置での処理を行う。 上記操作により、複数の種類のフレームが混在するネッ
トワークにおいても、装置内部での処理用フレーム構成
を１つに決めることができ、その結果、異なる種類のフ
レーム構成のフレームを受信することができる。
らかじめ装置内で使用する特定のフレーム構成を設定し
ておく。そして、設定した特定フレーム構成からなるフ
レームを受信する場合は、そのまま装置内部での処理を
行う。また、設定したフレーム構成ではないフレームを
受信する場合は、装置の伝送路インターフェース部にお
いて、受信フレームを前記特定フレーム構成に変換した
上で装置内部での処理を行う。 例えば、ＣＣＩＴＴ勧告Ｇ、７０９で定めるＴＵＧ−２
１をＴＵＧ−３２に収容しく第２図参照）、カッ該ＴＵ
Ｇ−３２をＶ Ｃ−４ニ収容しく第３図参照）、かつ該
Ｖ Ｃ−４ニＡ Ｕ −４ポインタを付加したＡＵ−４
をＳＴＭ−１に収容して（第４図参照）伝送する第１の
フレーム構成と、ＴＵＧ−２１をＶＣ−３２４，−収容
しく第５図参照）、かつ該ＶＣ−３２にＡＵ−３２ポイ
ンタを付加したＡＵ−３２をＳＴＭ−１に収容して（第
６図参照）伝送する第２のフレーム構成が存在する場合
、装置での処理用特定フレーム構成を第２のフレーム構
成にあらかじめ設定しておく。ここで、第２図に示すＴ
ＵＧ−２１は１２バイト×９行、ＴＵＧ−３２は、８６
バイト×９行の構成からなる。そして、７個のＴＵＧ−
２１をバイト多重によりＴＵＧ−３２に収容する。図中
のＮＰＩは、Ｎｕｌｌ Ｐｏ１ｎｔｅｒ Ｉｎｄｉｃａ
ｔｉｏｎの略である。前記フレーム構成の場合、ＴＵＧ
−３２ポインタ（ＴＵＧ−３２の１列目の１行目から３
行目まで）にはＮＰＩが表示されており、これは、ＴＵ
Ｇ−３２内の７個のＴＵＧ−２１の収容される位置が常
に固定されていることを示している。また、スタッフィ
ングの部分（図中の黒塗の部分）には、ダミーのデータ
が入っている。次に、第３図に示すＶＣ−４は、２６１
バイト×９行構成である。 この場合、３個のＴＵＧ−３２をバイト多重により、Ｖ
Ｃ−４に収容する。この場合、ＶＣ−４の１列目はＰＯ
Ｈ（パスオーバーヘッド）、２列目及び３列目はスタッ
フィングである。次に、第４図に示すように、ＶＣ−４
をＳＴＭ−１に収容する場合には、１個のＶＣ−４をＳ
ＴＭ−１に収容する。また、第５図に示すＶＣ−３２は
、８５バイト×９行構成である。次に、第６図に示すよ
うに、ＶＣ−３２をＳＴＭ−１４，−収容する場合は、
３個のＶＣ−３２をバイト多重して収容する。 第１図に戻り、第２のフレーム構成からなるフレームを
受信する場合は、装置での処理用特定フレームと受信フ
レームは一致しているのでそのまま装置での処理を行う
。しかし、第１のフレーム構成からなるフレームを受信
する場合は、装置での処理用特定フレーム構成とは異な
っているので。 受信した第１のフレーム構成からなるフレームを第２の
フレーム構成からなるフレームに変換する。 すなわち、フレーム変換用のメモリをあらかじめ設けて
おき、受信フレームのＡＵ−４ポインタを読むことによ
り、ＶＣ−４内のＴＵＧ−３２内部に収容されているＴ
ＵＧ−２１部分を特定した上で、ＴＵＧ−２１部分だけ
を前記メモリに書き込む、そして、前記メモリから該Ｔ
ＵＧ−２１を読み出す際に、該ＴＵＧ−２１をＶＣ−３
２４，−収容するべく読み出し、かつ該ＶＣ−３２にＡ
Ｕ−３２ポインタを付加することによりＡＵ−３２とし
、かつ該ＡＵ−３２をＳＴＭ−１に収容することにより
、第１のフレーム構成を第２のフレーム構成に変換した
上で装置での処理を行う。 上記操作により、複数の種類のフレームが混在するネッ
トワークにおいても、装置内部での処理用フレーム構成
を１つに決めることができ、その結果、異なる種類のフ
レーム構成のフレームを受信することができる。
本発明の第１の実施例を第１図を用いて説明する。本実
施例は、入力ハイウェイ１０上の信号のフレーム同期を
確立するフレーム同期部１と、フレーム内のセクション
オーバーヘッド（以下、Ｓ○Ｈと称する。）を終端する
ＳＯＨ終端部２と。 伝送路で発生するワンダを吸収するワンダ吸収部３と、
フレーム内のＡＵ−３２ポインタ及びＡＵ−４ポインタ
を変換することにより受信フレームのフレーム位相を装
置のもつ８にフレーム位相にあわせるＡＵポインタ変換
部４と、フレーム内のＶＣ−３２パスオーバーヘッド（
以下、ＰＯＨと称する。）またはＶＣ−４ＰＯＨを終端
するＰ。 Ｈ終端部５と、バッファメモリ６と、ＴＵＧ−３２を用
いてＴＵＧ−２１を収容する形式のフレーム内のＴＵＧ
−２１部分のみを前記バッファメモリ６に記憶するべく
指示を出す書き込み制御部７と、前記バッファメモリ６
内に記憶されたＴＵＧ−２１をＶＣ−３２を用いてＴＵ
Ｇ−２１を収容する形式のフレームにするべく読み出し
の指示を出す読み出し制御部８と、バッファメモリ６の
出力にＡＵ−３２ポインタを付加するＡＵデポインタ付
加９と、ＡＵデポインタ付加９の出力とＰ○Ｈ終端部５
の出力のうちいずれか一方を選択するセレクタ１０と、
セレクタ１０の出力のＡＵ−３２ポインタを終端したう
えでフレーム位相を装置のもつ２にフレーム位相にあわ
せるフレーム位相変換部１１とからなる。 上記実施例の動作説明の前に、処理対象となる信号のフ
ォーマットについて第２図、第３図、第４図、第５図お
よび第６図を用いて説明する。本実施例で処理対象とす
る信号はＣＣＩＴＴ勧告で定める同期転送モジュール・
レベル・１（以下、ＳＴＭ−１と称する。）フレームで
ある。フレーム構成には２種類ある。第１のフレーム構
成は７個（７）ＴＵＧ−２１をＶＣ−３２に収容しく第
５図参照）、該ＶＣ−３２にＡＵ−３２ポインタを付加
することによりＡＵ−３２とし、３個のＡＵ−３２をＳ
ＴＭ−１に収容する（第６図参照）フレーム構成である
。第２のフレーム構成は７個のＴＵＧ−２１をＴＵＧ−
３２に収容しく第２図参照）３個（７）ＴＵＧ−３２を
Ｖ Ｃ−４ニ収容しく第３図参照）、該ＶＣ−４にＡＵ
−４ポインタを付加することによりＡＵ−４とした上で
ＳＴＭ−１に収容する（第４図参照）フレーム構成であ
る。伝送路上には第１のフレーム構成によるフレームと
第２のフレーム構成によるフレームが混在しているもの
とする。そして、装置内部でのフレーム構成には第１の
フレーム構成を採用する。 第１図に戻り、まず、第１のフレーム構成からなるフレ
ームを受信する場合の処理を以下に示す。 第１のフレーム構成からなるフレームを受信する場合、
第１図のａの経路の処理を選択する。すなわち、フレー
ム同期部１でフレーム同期を確立し、ＳＯＨ終端部２で
ＳＯＨの終端を行い、ワンダ吸収部３でワンダの吸収を
行い、ＡＵポインタ変換部４でＡＵ−３２ポインタの変
換を行うことにより受信フレームのフレーム位相を装置
のもつ８にフレーム位相に合わせ、ＰＯＨ終端部５でｖ
Ｃ−３２ＰＯＨの終端を行う。セレクタ１０はＰＯＨ終
端部５の出力を選択し、フレーム位相変換部１１におい
てフレーム位相を装置のもつ２にフレーム位相にあわせ
、装置側へ出力する。 次に、第２のフレーム構成からなるフレームを受信する
場合の処理を以下に示す。第２のフレーム構成からなる
フレームを受信する場合、第１図のｂの経路の処理を選
択する。すなわち、フレーム同期部１でフレーム同期を
確立し、ＳＯＨ終端部２でＳＯＨの終端を行い、ワンダ
吸収部３でワンダの吸収を行い、ＡＵポインタ変換部４
でＡＵ−４ポインタの変換を行うことにより受信フレー
ムのフレーム位相を装置のもつ８にフレーム位相に合わ
せ、ＰＯＨ終端部５ｔ’ＶＣ−４ＰＯＨの終端を行う。 そして、受信フレーム内のＴＵＧ−２１部分をバッファ
メモリ６に書き込み制御部７の指示で書き込む。読み出
し制御部８は、前記バッファメモリ６内に記憶されたＴ
ＵＧ−２１を読み出す際に、該ＴＵＧ−２１をＶＣ−３
２に収容するべく読み出し、ＡＵデポインタ付加９は、
バッファメモリ６の出力にＡＵ−３２ポインタを付加す
ることにより、第２のフレーム構成からなる受信フレー
ムを第１のフレーム構成からなるフレームに変換する。 上記処理により、ハイウェイ１７上の信号とハイウェイ
２０上の信号は、同一のフレーム構成になる。セレクタ
１０は、ＰＯＨ終端部５の出力とＡＵデポインタ付加９
の出力のうちＡＵデポインタ付加９の出力を選択し、フ
レーム位相変換部１１においてフレーム位相を装置のも
つ２にフレーム位相にあわせ、装置側へ出力する。 上記処理により、２種類のフレーム構成が混在するネッ
トワークにおいても、インターフェース部でフレームフ
ォーマットを統一することにより、装置内部での処理を
容易にする。 あるいは、上記実施例において、第２のフレーム構成を
装置内部でのフレーム構成として採用した場合には、第
１のフレーム構成からなるフレームを受信する場合には
、受信フレームを第２のフレーム構成からなるフレーム
に変換後、装置内部での処理を行えばよい。
施例は、入力ハイウェイ１０上の信号のフレーム同期を
確立するフレーム同期部１と、フレーム内のセクション
オーバーヘッド（以下、Ｓ○Ｈと称する。）を終端する
ＳＯＨ終端部２と。 伝送路で発生するワンダを吸収するワンダ吸収部３と、
フレーム内のＡＵ−３２ポインタ及びＡＵ−４ポインタ
を変換することにより受信フレームのフレーム位相を装
置のもつ８にフレーム位相にあわせるＡＵポインタ変換
部４と、フレーム内のＶＣ−３２パスオーバーヘッド（
以下、ＰＯＨと称する。）またはＶＣ−４ＰＯＨを終端
するＰ。 Ｈ終端部５と、バッファメモリ６と、ＴＵＧ−３２を用
いてＴＵＧ−２１を収容する形式のフレーム内のＴＵＧ
−２１部分のみを前記バッファメモリ６に記憶するべく
指示を出す書き込み制御部７と、前記バッファメモリ６
内に記憶されたＴＵＧ−２１をＶＣ−３２を用いてＴＵ
Ｇ−２１を収容する形式のフレームにするべく読み出し
の指示を出す読み出し制御部８と、バッファメモリ６の
出力にＡＵ−３２ポインタを付加するＡＵデポインタ付
加９と、ＡＵデポインタ付加９の出力とＰ○Ｈ終端部５
の出力のうちいずれか一方を選択するセレクタ１０と、
セレクタ１０の出力のＡＵ−３２ポインタを終端したう
えでフレーム位相を装置のもつ２にフレーム位相にあわ
せるフレーム位相変換部１１とからなる。 上記実施例の動作説明の前に、処理対象となる信号のフ
ォーマットについて第２図、第３図、第４図、第５図お
よび第６図を用いて説明する。本実施例で処理対象とす
る信号はＣＣＩＴＴ勧告で定める同期転送モジュール・
レベル・１（以下、ＳＴＭ−１と称する。）フレームで
ある。フレーム構成には２種類ある。第１のフレーム構
成は７個（７）ＴＵＧ−２１をＶＣ−３２に収容しく第
５図参照）、該ＶＣ−３２にＡＵ−３２ポインタを付加
することによりＡＵ−３２とし、３個のＡＵ−３２をＳ
ＴＭ−１に収容する（第６図参照）フレーム構成である
。第２のフレーム構成は７個のＴＵＧ−２１をＴＵＧ−
３２に収容しく第２図参照）３個（７）ＴＵＧ−３２を
Ｖ Ｃ−４ニ収容しく第３図参照）、該ＶＣ−４にＡＵ
−４ポインタを付加することによりＡＵ−４とした上で
ＳＴＭ−１に収容する（第４図参照）フレーム構成であ
る。伝送路上には第１のフレーム構成によるフレームと
第２のフレーム構成によるフレームが混在しているもの
とする。そして、装置内部でのフレーム構成には第１の
フレーム構成を採用する。 第１図に戻り、まず、第１のフレーム構成からなるフレ
ームを受信する場合の処理を以下に示す。 第１のフレーム構成からなるフレームを受信する場合、
第１図のａの経路の処理を選択する。すなわち、フレー
ム同期部１でフレーム同期を確立し、ＳＯＨ終端部２で
ＳＯＨの終端を行い、ワンダ吸収部３でワンダの吸収を
行い、ＡＵポインタ変換部４でＡＵ−３２ポインタの変
換を行うことにより受信フレームのフレーム位相を装置
のもつ８にフレーム位相に合わせ、ＰＯＨ終端部５でｖ
Ｃ−３２ＰＯＨの終端を行う。セレクタ１０はＰＯＨ終
端部５の出力を選択し、フレーム位相変換部１１におい
てフレーム位相を装置のもつ２にフレーム位相にあわせ
、装置側へ出力する。 次に、第２のフレーム構成からなるフレームを受信する
場合の処理を以下に示す。第２のフレーム構成からなる
フレームを受信する場合、第１図のｂの経路の処理を選
択する。すなわち、フレーム同期部１でフレーム同期を
確立し、ＳＯＨ終端部２でＳＯＨの終端を行い、ワンダ
吸収部３でワンダの吸収を行い、ＡＵポインタ変換部４
でＡＵ−４ポインタの変換を行うことにより受信フレー
ムのフレーム位相を装置のもつ８にフレーム位相に合わ
せ、ＰＯＨ終端部５ｔ’ＶＣ−４ＰＯＨの終端を行う。 そして、受信フレーム内のＴＵＧ−２１部分をバッファ
メモリ６に書き込み制御部７の指示で書き込む。読み出
し制御部８は、前記バッファメモリ６内に記憶されたＴ
ＵＧ−２１を読み出す際に、該ＴＵＧ−２１をＶＣ−３
２に収容するべく読み出し、ＡＵデポインタ付加９は、
バッファメモリ６の出力にＡＵ−３２ポインタを付加す
ることにより、第２のフレーム構成からなる受信フレー
ムを第１のフレーム構成からなるフレームに変換する。 上記処理により、ハイウェイ１７上の信号とハイウェイ
２０上の信号は、同一のフレーム構成になる。セレクタ
１０は、ＰＯＨ終端部５の出力とＡＵデポインタ付加９
の出力のうちＡＵデポインタ付加９の出力を選択し、フ
レーム位相変換部１１においてフレーム位相を装置のも
つ２にフレーム位相にあわせ、装置側へ出力する。 上記処理により、２種類のフレーム構成が混在するネッ
トワークにおいても、インターフェース部でフレームフ
ォーマットを統一することにより、装置内部での処理を
容易にする。 あるいは、上記実施例において、第２のフレーム構成を
装置内部でのフレーム構成として採用した場合には、第
１のフレーム構成からなるフレームを受信する場合には
、受信フレームを第２のフレーム構成からなるフレーム
に変換後、装置内部での処理を行えばよい。
以上述べたように、本発明では、複数種類のフレーム構
成が混在するネットワークにおいても、インターフェー
ス部でフレーム変換を行い装置内部で用いるフレームの
フレーム構成を統一することにより、異なるフレーム構
成のフレームを受信することを可能にする。
成が混在するネットワークにおいても、インターフェー
ス部でフレーム変換を行い装置内部で用いるフレームの
フレーム構成を統一することにより、異なるフレーム構
成のフレームを受信することを可能にする。
第１図は、本発明によるフレーム処理回路の実施例の構
成を示す図、また、第２図から第６図は、それぞれ本発
明による実施例の説明に用いるフレームの図である。 符号の説明 １ フレーム同期部 ２ ＳＯＨ終端部３ ワンダ
吸収部 ４ ＡＵポインタ変換部５ ＰＯＨ終
端部 ６ バッファメモリ７ 書き込み制御部
８ 読み出し制御部９ ＡＵポインタ付加部 １０
セレクタ１１ フレーム位相変換部 １２〜２２ ハイウェイ ）−７−１＋）４−−１＋ ）−、−１、を今−一「−一
成を示す図、また、第２図から第６図は、それぞれ本発
明による実施例の説明に用いるフレームの図である。 符号の説明 １ フレーム同期部 ２ ＳＯＨ終端部３ ワンダ
吸収部 ４ ＡＵポインタ変換部５ ＰＯＨ終
端部 ６ バッファメモリ７ 書き込み制御部
８ 読み出し制御部９ ＡＵポインタ付加部 １０
セレクタ１１ フレーム位相変換部 １２〜２２ ハイウェイ ）−７−１＋）４−−１＋ ）−、−１、を今−一「−一
Claims (1)
- 【特許請求の範囲】 １、複数種類のフレーム構成とポインタが混在するネッ
トワークで使用する装置において、装置内部で用いるフ
レームのフレーム構成とポインタの種類をあらかじめ決
定しておき、前記高速信号を受信処理する際に、該受信
信号のフレーム構成を前記装置内部で用いるフレーム構
成に変換し、ポインタを新たに付加した後に装置内部で
の処理を行うことを特徴とするフレーム処理方法。 ２、複数種類のフレーム構成とポインタが混在するネッ
トワークで使用する装置において、装置内部で用いるフ
レームのフレーム構成の種類を前記複数の種類のフレー
ム構成の中からあらかじめ選択しておき、また装置内部
で用いるフレームのポインタの種類を前記複数の種類の
ポインタの中からあらかじめ選択しておき、前記装置内
部で用いるフレーム構成とは異なる高速信号を受信処理
する際に、当該受信フレームのフレーム構成を前記装置
内部で用いるフレーム構成に変換し、ポインタを新たに
付加した後に装置内部での処理を行うことを特徴とする
フレーム処理方法。 ３、国際電信電話諮問委員会（以下、ＣＣＩＴＴと称す
る。）で定めるトリビュタリ・ユニット・グループ・レ
ベル２１（以下、ＴＵＧ−２１と称する。）をトリビュ
タリ・ユニット・グループ・レベル３２（以下、ＴＵＧ
−３２と称する。）に収容し、かつ該ＴＵＧ−３２をバ
ーチャル・コンテナ・レベル４（以下、ＶＣ−４と称す
る。）に収容し、かつ該ＶＣ−４にアドミニストラティ
ブ・ユニット・レベル４ポインタ（以下、ＡＵ−４ポイ
ンタと称する。）を付加したアドミニストラティブ・ユ
ニット・レベル４（以下、ＡＵ−４と称する。）を同期
転送モジュール・レベルＮ（以下、ＳＴＭ−Ｎと称する
。また、Ｎは１以上の整数である。）に収容して伝送す
る第１のフレーム構成と、ＴＵＧ−２１をバーチャル・
コンテナ・レベル３２（以下、ＶＣ−３２と称する。）
に収容し、かつ該ＶＣ−３２にアドミニストラティブ・
ユニット・レベル３２ポインタ（以下、ＡＵ−３２ポイ
ンタと称する。）を付加したアドミニストラティブ・ユ
ニット・レベル３２（以下、ＡＵ−３２と称する。）を
ＳＴＭ−Ｎに収容して伝送する第２のフレーム構成が混
在するネットワークにおいて、あらかじめ装置内部で用
いるフレームとして第２のフレーム構成からなるフレー
ムを採用することに決定しておき、前記第１のフレーム
構成を用いて伝送されるフレームを受信する場合のみ、
受信フレーム内のＡＵ−４ポインタを読み取ることによ
り受信フレーム内のＴＵＧ−２１をメモリに一旦記憶し
、前記メモリからＴＵＧ−２１を読み出す際に該ＴＵＧ
−２１をＶＣ−３２に収容し、該ＶＣ−３２にＡＵ−３
２ポインタを付加することによりＡＵ−３２とし、該Ａ
Ｕ−３２をＳＴＭ−Ｎに収容し直した後で装置内部での
処理を行うことにより第１のフレーム構成のフレームを
第２のフレーム構成に変換するフレーム処理方法。 ４、ＣＣＩＴＴで定めるＴＵＧ−２１をＴＵＧ−３２に
収容し、かつ該ＴＶＧ−３２をＶＣ−４に収容し、かつ
該ＶＣ−４にＡＶ−４ポインタを付加したＡＵ−４をＳ
ＴＭ−Ｎに収容して伝送する第１のフレーム構成と、Ｔ
ＵＧ−２１をＶＣ−３２に収容し、かつ該ＶＣ−３２に
ＡＵ−３２ポインタを付加したＡＶ−３２をＳＴＭ−Ｎ
に収容して伝送する第２のフレーム構成が混在するネッ
トワークにおいて、あらかじめ装置内部で用いるフレー
ムとして第１のフレーム構成からなるフレームを採用す
ることに決定しておき、前記第２のフレーム構成を用い
て伝送されるフレームを受信する場合のみ、受信フレー
ム内のＡＵ−３２ポインタを読み取ることにより受信フ
レーム内のＴＵＧ−２１をメモリに一旦記憶し、前記メ
モリからＴＵＧ−２１を読み出す際に、該ＴＵＧ−２１
をＴＵＧ−３２に収容し、かつ該ＴＵＧ−３２をＶＣ−
４に収容し、かつ該ＶＣ−４にＡＵ−４ポインタを付加
することによりＡＵ−４とし、該ＡＵ−４をＳＴＭ−Ｎ
に収容し直した後で装置内部での処理を行うことにより
第２のフレーム構成のフレームを第１のフレーム構成に
変換するフレーム処理方法。 ５、ＣＣＩＴＴで定めるＶＣ−３２にトリビュタリ・ユ
ニット・レベル３２ポインタ（以下、ＴＵ−３２ポイン
タと称する。）を付加したトリビュタリ・ユニット・レ
ベル３２（以下、ＴＵ−３２と称する。）をＴＵＧ−３
２に収容し、かつ該ＴＵＧ−３２をＶＣ−４に収容し、
かつ該ＶＣ−４にＡＵ−４ポインタを付加したＡＵ−４
をＳＴＭ−Ｎに収容して伝送する第３のフレーム構成と
、ＶＣ−３２にＡＵ−３２ポインタを付加したＡＵ−３
２をＳＴＭ−Ｎに収容して伝送する第４のフレーム構成
が混在するネットワークにおいて、あらかじめ装置内部
で用いるフレームとして第４のフレーム構成からなるフ
レームを採用することに決定しておき、前記第３のフレ
ーム構成を用いて伝送されるフレームを受信する場合の
み、受信フレーム内のＡＵ−４ポインタを読み取ること
によりＶＣ−４を特定し、該ＶＣ−４内のＴＵＧ−３２
からＴＵ−３２ポインタを読み取ることにより該ＶＣ−
４内のＴＵＧ−３２に収容されているＶＣ−３２をメモ
リに一旦記憶し、前記メモリからＶＣ−３２を読み出す
際に、該ＶＣ−３２にＡＵ−３２ポインタを付加するこ
とによりＡＵ−３２とし、該ＡＵ−３２をＳＴＭ−Ｎに
収容し直した後で装置内部での処理を行うことにより第
３のフレーム構成のフレームを第４のフレーム構成に変
換するフレーム処理方法。 ６、ＣＣＩＴＴで定めるＶＣ−３２にトリビュタリ・ユ
ニット・レベル３２ポインタ（以下、ＴＵ−３２ポイン
タと称する。）を付加したトリビュタリ・ユニット・レ
ベル３２（以下、ＴＵ−３２と称する。）をＴＵＧ−３
２に収容し、かつ該ＴＵＧ−３２をＶＣ−４に収容し、
かつ該ＶＣ−４にＡＵ−４ポインタを付加したＡＵ−４
をＳＴＭ−Ｎに収容して伝送する第３のフレーム構成と
、ＶＣ−３２にＡＵ−３２ポインタを付加したＡＵ−３
２をＳＴＭ−Ｎに収容して伝送する第４のフレーム構成
が混在するネットワークにおいて、あらかじめ装置内部
で用いるフレームとして第３のフレーム構成からなるフ
レームを採用することに決定しておき、前記第４のフレ
ーム構成を用いて伝送されるフレームを受信する場合の
み、受信フレーム内のＡＵ−３２ポインタを読み取るこ
とにより受信フレーム内のＶＣ−３２をメモリに一旦記
憶し、前記メモリからＶＣ−３２を読み出す際に、該Ｖ
Ｃ−３２にＴＵ−３２ポインタを付加したＴＵ−３２を
ＴＵＧ−３２に収容し、該ＴＵＧ−３２をＶＣ−４に収
容し、該ＶＣ−４にＡＵ−４ポインタを付加したＡＵ−
４をＳＴＭ−Ｎに収容し直した後で装置での処理を行う
ことにより第４のフレーム構成のフレームを第３のフレ
ーム構成に変換するフレーム処理方法。 ７、入力信号に対してフレーム同期を確立するフレーム
同期回路と、フレーム内のセクションオーバーヘッド（
以下、ＳＯＨと称する。）を終端するＳＯＨ終端回路と
、伝送路で発生するワンダを吸収するワンダ吸収回路と
、フレーム内のＡＵ−３２ポインタ及びＡＵ−４ポイン
タを変換することにより受信フレームのフレーム位相を
装置のもつフレーム位相にあわせるＡＵポインタ変換回
路と、フレーム内のＶＣ−３２パスオーバーヘッド（以
下、パスオーバーヘッドをＰＯＨと称する。）及びＶＣ
−４ＰＯＨを終端するＰＯＨ終端回路と、受信フレーム
がＴＵＧ−３２を用いてＴＵＧ−２１を収容する形式で
ある場合は、当該受信フレームをＶＣ−３２を用いてＴ
ＵＧ−２１を収容する形式のフレームに変換したうえで
当該受信フレームのフレーム位相を装置のもつフレーム
位相にあわせ、かつＡＵ−３２ポインタを付加するフレ
ーム変換回路と、前記フレーム変換回路と前記ＰＯＨ終
端回路の出力のうちいずれか一方を選択するセレクタと
、前記セレクタ出力の受信フレームのフレーム位相を装
置のもつフレーム位相にあわせるフレーム位相変換回路
とからなるフレーム処理回路。 ８、入力信号に対してフレーム同期を確立するフレーム
同期回路と、フレーム内のＳＯＨを終端するＳＯＨ終端
回路と、伝送路で発生するワンダを吸収するワンダ吸収
回路と、フレーム内のＡＵ−３２ポインタ及びＡＵ−４
ポインタを変換することにより受信フレームのフレーム
位相を装置のもつフレーム位相にあわせるＡＵポインタ
変換回路と、フレーム内のＶＣ−３２ＰＯＨ及びＶＣ−
４ＰＯＨを終端するＰＯＨ終端回路と、受信フレームが
ＶＣ−３２を用いてＴＵＧ−２１を収容する形式である
場合は当該受信フレームをＴＵＧ−３２を用いてＴＵＧ
−２１を収容する形式のフレームに変換したうえで当該
受信フレームのフレーム位相を装置のもつフレーム位相
にあわせるフレーム変換回路と、前記フレーム変換回路
と前記ＰＯＨ終端回路の出力のうちいずれか一方を選択
するセレクタと、前記セレクタ出力の受信フレームのフ
レーム位相を装置のもつフレーム位相にあわせるフレー
ム位相変換回路とからなるフレーム処理回路。 ９、入力信号に対してフレーム同期を確立するフレーム
同期回路と、フレーム内のＳＯＨを終端するＳＯＨ終端
回路と、伝送路で発生するワンダを吸収するワンダ吸収
回路と、フレーム内のＡＵ−３２ポインタ及びＡＵ−４
ポインタを変換することにより受信フレームのフレーム
位相を装置のもつフレーム位相にあわせるＡＵポインタ
変換回路と、フレーム内のＶＣ−３２ＰＯＨ及びＶＣ−
４ＰＯＨを終端するＰＯＨ終端回路と、受信フレームが
ＴＵ−３２を用いてＶＣ−３２を収容する形式である場
合は、当該受信フレームのＴＵ−３２ポインタを終端し
、かつＡＵ−３２を用いてＶＣ−３２を収容する形式の
フレームに変換したうえで当該受信フレームのフレーム
位相を装置のもつフレーム位相にあわせ、かつＡＵ−３
２ポインタを付加するフレーム変換回路と、前記フレー
ム変換回路の出力と前記ＰＯＨ終端回路の出力のうちい
ずれか一方を選択するセレクタと、セレクタ出力の受信
フレームのフレーム位相を装置のもつフレーム位相にあ
わせるフレーム位相変換回路とからなるフレーム処理回
路。 １０、入力信号に対してフレーム同期を確立するフレー
ム同期回路と、フレーム内のＳＯＨを終端するＳＯＨ終
端回路と、伝送路で発生するワンダを吸収するワンダ吸
収回路と、フレーム内のＡＵ−３２ポインタ及びＡＵ−
４ポインタを終端するＡＵポインタ終端回路と、フレー
ム内のＶＣ−３２ＰＯＨ及びＶＣ−４ＰＯＨを終端する
ＰＯＨ終端回路と、受信フレームがＡＵ−３２を用いて
ＶＣ−３２を収容する形式である場合は当該受信フレー
ムをＴＵ−３２を用いてＶＣ−３２を収容する形式のフ
レームに変換したうえで当該受信フレームのフレーム位
相を装置のもつフレーム位相にあわせ、ＴＵ−３２ポイ
ンタおよびＡＵ−４ポインタを付加するフレーム変換回
路と、前記フレーム変換回路と前記ＰＯＨ終端回路の出
力のうちいずれか一方を選択するセレクタと、セレクタ
出力の受信フレームのＴＵ−３２ポインタを終端し、か
つフレーム位相を装置のもつフレーム位相にあわせるフ
レーム位相変換回路とからなるフレーム処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030790A JPH04829A (ja) | 1990-04-18 | 1990-04-18 | フレーム処理方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030790A JPH04829A (ja) | 1990-04-18 | 1990-04-18 | フレーム処理方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04829A true JPH04829A (ja) | 1992-01-06 |
Family
ID=14270517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10030790A Pending JPH04829A (ja) | 1990-04-18 | 1990-04-18 | フレーム処理方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04829A (ja) |
-
1990
- 1990-04-18 JP JP10030790A patent/JPH04829A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1634414B1 (en) | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform | |
| EP1865632B1 (en) | A method and apparatus for signal splitting and synthesizing | |
| JPH0767099B2 (ja) | デイジタル広帯域信号の伝送方法 | |
| EP1396105B1 (en) | Multiple low-speed into single high-speed sdh/sonet channel mapper / framer device and method | |
| CA1331639C (en) | Process for coupling and uncoupling signals into and out of the sub-areas of supplementary signals of transport modules of a synchronous digital signal hierarchy | |
| US5457691A (en) | Method and apparatus for intrasystem communication links in a transmission system using synchronous data hierarchy | |
| EP1537694B1 (en) | Synchronous transmission network node | |
| US6836486B2 (en) | Switching of low order data structures using a high order switch | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| JPH04829A (ja) | フレーム処理方法および回路 | |
| US6377586B1 (en) | Time switching circuit of synchronous super high speed transmission apparatus and controlling method thereof | |
| KR100271311B1 (ko) | 광가입자 전송장치에서의 관리단위신호에 대한 관리단위 포인터및 계위단위 포인터 처리장치 | |
| JP2976735B2 (ja) | 信号変換方式 | |
| JPH05327642A (ja) | フレーム変換方法及び変換回路 | |
| KR100201331B1 (ko) | 동기식 다중화장치에서 v4 바이트를 이용한 대국 루프백회로 | |
| KR0153688B1 (ko) | 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치 | |
| JP2867943B2 (ja) | Ｓｄｈ伝送システムの遅延変動吸収方法 | |
| KR100201332B1 (ko) | 동기식 다중화장치에서 vc1 자국 루프백회로 | |
| KR100201329B1 (ko) | 동기식 다중화장치에서 위치맞춤에 따른 vc유료부하추출 클럭발생회로 | |
| KR100263382B1 (ko) | 광 가입자 전송장치에 있어서의 tsi기능을 위한 tu 포인터및 au 포인터 정렬 장치 | |
| KR100399413B1 (ko) | 동기식 디지털 계위 전송 시스템의 고계위 신호 연결 장치 | |
| KR100252501B1 (ko) | 동기식 다중화장치에서 | |
| JPH06268621A (ja) | Ａｕサイズ識別方式 | |
| KR19990061492A (ko) | 광 가입자 전송장치에 있어서의 분기/결합 장치 | |
| KR19980015804A (ko) | 동기식 다중화장치의 ds1 매핑 회로 |