JPH0482242A - 半導体素子実装装置 - Google Patents

半導体素子実装装置

Info

Publication number
JPH0482242A
JPH0482242A JP19647290A JP19647290A JPH0482242A JP H0482242 A JPH0482242 A JP H0482242A JP 19647290 A JP19647290 A JP 19647290A JP 19647290 A JP19647290 A JP 19647290A JP H0482242 A JPH0482242 A JP H0482242A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
bonding tool
tool
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19647290A
Other languages
English (en)
Inventor
Katsunori Nishiguchi
勝規 西口
Atsushi Miki
淳 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP19647290A priority Critical patent/JPH0482242A/ja
Publication of JPH0482242A publication Critical patent/JPH0482242A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子実装装置に関し、特に詳細には、半
導体素子をフェースダウンボンディングで基板上に実装
する半導体素子実装装置に関する。
〔従来技術〕
近年、半導体素子を基板上に実装する際、実装密度及び
作業性の点からフェースダウン方式において、フリップ
チップ実装技術が注目されるようになってきた。この方
法は、「エレクトロニック・パッケージング・テクノロ
ジー」の1989年12月号に掲載された「フリップチ
ップ実装の技術動向」と題する文献に記載されている。
そして、フリップチップをフェースダウン方式で基板上
に実装する際、半導体素子を実装する基板面に対して平
行に保った状態でフェースダウンしなければならない。
しかし、従来は実装装置の最初の調節の際、ボンディン
グツールと基板面との平行度を調整した後は、調節をお
こなわずフェースダウンボンディングを実施していた。
二のような方法では、半導体素子を基板面に対して確実
にボンディングできない場合があった。そこで、フェー
スダウンボンディング中に半導体素子を吸着保持したソ
ールの真横にTVカメラ等を設け、このカメラ等で、半
導体素子を観察し、ツールと基板との平行度を観察しつ
つフェースダウンを行っていた。
[発明か解決しようとする課題〕 しかし、上記のような従来の装置では、ハンプが設けら
れた半導体素子とこれかボンディングされる基板との間
では、10mm当たり数μm程度の平行度しか実現でき
ず、その結果、フリップチップのバンプ高さか10μm
以下となるような高密度化に伴う微細化に十分対応する
ことができなかった。
本発明は上記課題を解決し、高密度化に伴い微細化に対
応できる半導体素子実装装置を提供することを目的とす
る。
〔課題を解決するための手段〕
本発明の半導体素子実装装置は、吸着面を有し、片面に
バンプ電極か形成されている半導体素子を反対面で吸着
面に吸着させて保持するボンディングツールと、半導体
素子か実装される基板を保持する保持部材と、ボンディ
ングツールを保持部材に対して移動させる移動機構と、
保持部材の基板保持面の周囲に設けられ、所定の面積を
有する少なくとも3つの第1の導電面と、吸着面の周囲
であって、第1の導電面に対応する位置に設けられた第
2の導電面と、第1の導電面と第2の導電面との対にそ
れぞれ設けられ、第1の導電面と第2の導電面間の静電
容量を測定する静電容量測定手段と、静電容量測定手段
からの出力によりボンディングツールの傾斜状態を判別
する判別手段と備えたことを特徴とする。
更に、上記装置において、上記ボンディングツールに、
その吸着面の基板保持面に対する傾斜を調整できる傾斜
調整機構を設け、更に判別手段からの出力に基づき、前
記傾斜調整機構と前記移動機構とを制御する制御手段を
設け、自動的にボンディングツールの吸着面の傾斜を調
節し、フェースダウンボンディングを実行するように構
成しておくことか好ましい。
〔作用〕
本発明の半導体素子実装装置では、ボンディングツール
の吸着面の周囲及び基板保持部の基板保持面の周囲であ
って互いに対向する位置に導電面の対が複数設けられて
いる。そのため、ボンディングツールを保持部材に向け
て移動させ、これらの導電面対間の静電容量を測定する
ことにより導電面対間の距離を測定でき、この7fJ+
定から得られた結果から、ボンディングツールの吸着面
の傾斜状態を正確に検知できる。そしてこの検知された
結果から、ボンディングツールに搭載された半導体素子
のバンプ電極形成面の傾斜状態を補正し、ボンディング
ツール上の半導体素子のバンプ電極形成面を基板の素子
搭載面に対して平行にすることかできる。
〔実施例〕
以下、図面を参照しつつ本発明に従う実施例を説明して
いく。
第1図は本発明に従う半導体素子実装装置の一実施例の
構成図である。
第1図に示すように、半導体素子実装装置は、半導体素
子1を搭載するボンディングツール2と、半導体素子が
実装される基板3を保持する基板保持部4と、ボンディ
ングツール2と基板保持部4との平行度を検出する検出
部5とを備えている。
このボンディングツール2の先端部には、半導体素子1
を吸着固定する平面2a(吸着面)が形成されている。
そして、この平面2aの中央部には、真空ポンプ20に
接続された貫通口2bが形成されている。更に、このボ
ンディングツール2には、第2図(a)に示すように、
貫通口2bの中心部を中心にして120度の角度で振り
分けられた位置であって、後述する基板保持部12上に
固定された基板の対応する位置から外れた位置に第1の
導電面9.10,11が設けられている。
これらの導電面9等はコンデンサーの極板を面が形成で
きるように十分な所定の面積をもち、その上面はボンデ
ィングツール2の吸着面2aに対して平行となっている
。更に、ボンディングツール2は、実装装置に装着され
る基板3の半導体素子搭載面3aをXY平面としたとき
、このXY平面に対して直交する方向Zに移動可能とす
る移動機構(図示せず)に接続され、更に、このXY平
面に平行で、平面2a上の貫通孔2bの中心を通る平面
を規定するXY両軸に対してそれぞれ回転角θX、θy
力方向調節可能に保持されている。
この半導体素子実装装置の基板保持部4は、基板3をそ
の下面全面で支持し、基板3を所定の位置に保持固定す
る固定機構(図示せず)を備えている。そして、この基
板保持部4の基板保持領域の外側領域には、第2図(b
)に示すように、第1の導電面9.10.11に対応す
る位置に第2の導電面13.14、]5か設けられてい
る。そして、この3つの第2の導電面1B、14.15
0基板保持而12aに対して平行な面となっている。そ
して、これらの互いに対応する第1及び第2の導電面は
対を成しコンデンサーを構成している。
検出部5は、先に説明した第1及び第2の導電面との対
に対してそれぞれ設けられ、従来より知られている低周
波ブリッジ等の静電容量検圧器と、この静電容量検出器
で測定された結果に基づいてボンディングツールと基板
保持部との間の平行度を求める平行度算8部(図示せず
)とより構成されている。
上記のように構成したことにより、ボンディングツール
2を基板保持部4に対して下降させていったとき、もし
素子吸着面2aが基板保持部4の基板保持面4aに対し
て傾斜している場合には、それぞれの静電容量検出器の
測定する静電容量が異なり、これにより、どの方向に傾
斜しているかを平行度算出部で知ることができる。そし
て、具体的には、導電面の電荷をQ−10C1ε。
−8.85X10   (F/cm) 、導電面の面積
S=1cm2とした場合には、導電面間の距離dが1μ
m変化すると、導電面間にかかる電圧は10mV変化す
る。この場合には、10mm当たり1μm以下の精度で
平行度を検出することかできる。
そして、全ての静電容量検出器か同し静電容量を検知を
したときは、ボンディングツール2の吸着面2aが、基
板保持部4の保持面4aに平行となっている。ここで、
基板3の下面は、基板3の上面3aに対して平行に構成
され、3つの第1の導電面により形成される平面が、ボ
ンディングツール2に搭載した半導体素子1のフェース
ダウンボンディング面に対して平行となるように構成し
である。そのため、3つの静電容量検出器で同じ静電容
量か検知されたときは、半導体素子1のバンプ電極形成
面と基板3の素子搭載面3aとが、平行になっている。
次に、上記装置を使用して、半導体素子1を基板3上の
半導体素子搭載面3a上にフェースダウンボンディング
する方法について説明する。
まず、基板3を基板保持部4上の所定の位置に固定する
。次に、バンプ電極が形成されている面の反対面かボン
ディングツール2の貫通孔2bを覆うように半導体素子
]をセットし、真空ポンプ20て貫通孔2b内を真空吸
引して、半導体素子1をボンディングツール2の先端部
に吸着固定する。
次に、移動機構を作動し、ボンディングツール2を一2
方向に移動させる。
次に、ボンディングツール2と基板保持部12か所定の
距離まで、近付いたとき、低周波ブリッジ等により、導
電面間の静電容量を測定し、これらの距離を求める。
そこで、ボンディングツール2のX軸方向の回転角θx
、Y軸方向の回転角θyを動かし、各導電面間の距離か
等しくなるように調整する。そして、各導電面間の静電
容量か等しくなったとき、ボンディングツール2の傾斜
調整を止め、ボンディングツールを一旦固定して、ボン
ディングツール2を−Z力方向移動させていく。この移
動の際も、各導電面間の静電容量を常に監視し、3つの
対の導電面間の静電容量が互いに等しくなるように、ボ
ンディングツール2の傾斜を微調整しつつフェースダウ
ンボンディングを行う。
上記のように構成することにより半導体素子の・・ンブ
電極形成面と半導体素子搭載面3aとの平行度を簡単に
かつ精度よく検出てき、この検出結果に基づいて、ボン
ディングツール2の傾斜を調整する二とにより、高精度
なフェースダウンボンディングを実施することができる
本発明は上記実施例に限定されず種々の変形例か考えら
れ得る。
具体的には、上記実施例で使用する装置では、3対の第
1及び第2の導電面を設けているか、3対以上であれば
、幾つでもよい。この導電面対の数を増加させることに
より、ボンディングツール2の傾斜状態をより詳しく知
ることができる。
また、上記実施例では、第]の導電面により形成される
面をホンディングツール2上の半導体素子面に平行とな
るように構成し、また第2の導電面の上面を基板保持面
と平行となるように構成しているか、このように構成せ
ず、半導体素子の上面と基板上面とが平行な状態になっ
た状態で全ての導電面対で同じ静電容量が測定できるよ
うに構成しておいてもよい。
また、上記実施例において、ボンディングツール2の傾
斜を調整することができるステッピングモータ等の電気
制御型の傾斜駆動機構を設け、更に、ボンディングツー
ル2をZ方向に移動させる駆動機構を電気制御型にして
、これらを制御する、例えば、マイクロコンピュータの
ような電子制御装置を設けておくことにより、自動的に
半導体素子のバンプ電極か形成されている面を基板の半
導体素子搭載面に対して平行に調節し、フェースダウン
ボンディングを実施させることができる。具体的には、
電子制御装置を各機構及び検出部に接続し、検出器から
の検出結果に基づき、傾斜駆動機構を付勢し、ボンディ
ングツールの傾斜の調節を行なわせる。そしてその後、
この静電容量を監視しつつ、移動機構を付勢し、ボンデ
ィングツールを下降させてフェースダウンボンディング
を行う。そして、二のフェースダウンボンディング中、
これらの静電容量が常に同じになるように傾斜駆動機構
を制御し、フェースダウンボンディングを行ってもよい
〔発明の効果〕
本発明の半導体素子実装装置では、先に説明したように
、基板保持部及びボンディングツールに設けた第1及び
第2の導電面間の静電容量を測定し、この測定された静
電容量から半導体素子と基板との平行度を、電気的に検
知し、その検知結果から半導体素子と基板との平行度を
精度よく検出しているので、微細なバンプを有する半導
体素子においても確実なフェースダウンボンディングを
行うことができる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体素子実装装置の構成
を示す図、第2図は第1図に示すボンディングツールの
導電面の配置状態を示す図である。 1・・・半導体素子、2・・・ボンディングツール、3
・・・基板、4・・基板保持部、5・・・検出部、9.
10.11・・・第1の導電面、12・・・基板保持部
、13.14、]5・・第2の導電面。

Claims (1)

  1. 【特許請求の範囲】 1、吸着面を有し、片面にバンプ電極が形成されている
    半導体素子を反対面で吸着面に吸着させて保持するボン
    ディングツールと、 前記半導体素子が実装される基板を保持する保持部材と
    、 前記ボンディングツールを前記保持部材に対して移動さ
    せる移動機構と、 前記保持部材の基板保持面の周囲に設けられ、所定の面
    積を有する少なくとも3つの第1の導電面と、 前記吸着面の周囲であって、前記第1の導電面に対応す
    る位置に設けられた第2の導電面と、前記第1の導電面
    と前記第2の導電面との対にそれぞれ設けられ、前記第
    1の導電面と第2の導電面間の静電容量を測定する静電
    容量測定手段と、前記静電容量測定手段からの出力に基
    づいてボンディングツールの傾斜状態を判別する判別手
    段とを備えた半導体素子実装装置。 2、前記ボンディングツールが、その吸着面の基板保持
    面に対する傾斜を調整できる傾斜調整機構を含み、前記
    判別手段からの出力に基づき、前記傾斜調整機構と前記
    移動機構とを制御し、フェースダウンボンディングを実
    行する制御手段を含む請求項1記載の半導体素子実装装
    置。
JP19647290A 1990-07-25 1990-07-25 半導体素子実装装置 Pending JPH0482242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19647290A JPH0482242A (ja) 1990-07-25 1990-07-25 半導体素子実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19647290A JPH0482242A (ja) 1990-07-25 1990-07-25 半導体素子実装装置

Publications (1)

Publication Number Publication Date
JPH0482242A true JPH0482242A (ja) 1992-03-16

Family

ID=16358373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19647290A Pending JPH0482242A (ja) 1990-07-25 1990-07-25 半導体素子実装装置

Country Status (1)

Country Link
JP (1) JPH0482242A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204395A (ja) * 1995-01-20 1996-08-09 Nec Corp ベアチップマウンタの基板への実装方法
JP2002217535A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd ボンディングヘッド及び部品装着装置
JP2010056429A (ja) * 2008-08-29 2010-03-11 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 実装評価構造及び実装評価方法
JP2010147048A (ja) * 2008-12-16 2010-07-01 Adwelds:Kk 傾き調整方法および傾き調整装置並びにその傾き調整方法において調整されるデバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204395A (ja) * 1995-01-20 1996-08-09 Nec Corp ベアチップマウンタの基板への実装方法
JP2002217535A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd ボンディングヘッド及び部品装着装置
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置
JP2010056429A (ja) * 2008-08-29 2010-03-11 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 実装評価構造及び実装評価方法
JP2010147048A (ja) * 2008-12-16 2010-07-01 Adwelds:Kk 傾き調整方法および傾き調整装置並びにその傾き調整方法において調整されるデバイス

Similar Documents

Publication Publication Date Title
US20080257044A1 (en) Vibratory Gyrosensor
US5804983A (en) Probe apparatus with tilt correction mechanisms
KR102560942B1 (ko) 부품들을 기판 상에 실장하기 위한 장치 및 방법
JP2776142B2 (ja) 加速度センサ
US6557414B2 (en) Inertia sensor and method of fabricating the same
KR101096927B1 (ko) 다이본더의 본드헤드를 정렬시키는 방법
JP6422499B2 (ja) 実装装置および測定方法
US20090320593A1 (en) Vibration type gyro sensor
WO2009093358A1 (ja) ボンディング装置及びボンディング装置のボンディングステージ高さ調整方法
KR20200005333A (ko) 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
CN107665847B (zh) 一种键合对准设备和方法
US20050217372A1 (en) Physical quantity sensor having angular speed sensor and acceleration sensor
JP2000133684A (ja) ボンディング装置
JPH0482242A (ja) 半導体素子実装装置
JPH08240413A (ja) 膜厚測定装置及びポリシング装置
JPH0476931A (ja) 半導体素子実装装置
JPH0482243A (ja) 半導体素子実装装置
JP2532409B2 (ja) チップボンディング装置
JPH0476930A (ja) 半導体素子実装装置
JP2002110740A (ja) 半導体装置の実装方法及び実装装置
US20240258144A1 (en) Centering device, centering method and substrate processing apparatus
JP2002110743A (ja) ボンディング装置
CN107748487A (zh) 一种局域表面等离子接触式直写光刻机调平装置及方法
JP2001074439A (ja) 位置検出装置および位置検出方法
JP2002313845A (ja) 電子部品のボンディング方法およびそのボンディング装置