JPH0479376A - 横型伝導度変調型半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、横型の絶縁ゲート型バイポーラトランジスタ
　（以下ＩＧＢＴと略す）のように横型ＭＯ３ＦＥＴの
耐圧を高めるために設けられた高抵抗層に伝導度変調を
起こさせ、オン抵抗を小さくする横型伝導度変調型半導
体装置およびその製造方法に関する。

〔従来の技術］ Ｉ　ＧＥＴは、電圧駆動型のバイポーラ素子として知ら
れ、当初はたで型素子として開発が進められ、最近にな
り横型のＩＧＢＴが開発されるようになった。これは、
たて型のｌ　ＧＢＴは半導体基板の表面と裏面との間に
電流が流れるのに対し、横型のＩＧＥＴは、両生電極お
よびゲートが半導体基板の一面側のみを使って形成され
るので、基板への組込みが簡単で、素子のインテリジェ
ント化のために同一基板に組込まれる演算回路との接続
が容易であることによる。

ＩＧＢＴの特長は、高耐圧でも伝導度変調により低いオ
ン電圧が実現できることがあるが、その一方でベース領
域にオン時に共に多く充満している少数、多数キャリア
を、オン状態に移行するためには除いてしまわなければ
ならず、そのため、電力用ＭＯ３ＦＥＴに比較すると、
どうしてもスイッチング速度が遅いという問題がある。

これを解決するための一般的手段として、アノードショ
ート型Ｉ　ＧＢＴが知られている。第２図は従来のアノ
ードショート型横型Ｉ　ＧＢＴの例である。図において
、ｐ−基板１の上に積層されたｎ−層２の表面部にはｐ
ベース領域３とｎバッファ領域４が間隔を介して設けら
れ、ｐベース領域３にはｎ。

ソース領域５が、ｎバッファ領域４にはｐｏ　ドレイン
領域６がそれぞれ表面部に選択的に形成されており、ｐ
ベース領域３のｎ−［２とソース領域５にはさまれた部
分の上にはゲート酸化膜７を介してゲート端子Ｇに接続
されたゲート電極８が設けられている。さらに、リサー
フ　（ＲＥＳＩＩＩＩＦ）技術によりｐ−、−ス領域３
はｐ゛部分　ｉｆｆ域９およびそれに連結されたｐ゛埋
込領域１０によりｐ−基板１に接続されている。そして
、ソース端子Ｓに接続されたソース電橋１１がｎ゛ソー
ス領域５およびｐ。

分離領域９に共通に接触し、ドレイン端子りに接続され
たドレイン電ｆｆ１１２がｐｏ　ドレイン領域６および
ｎ゛コンタクト領域１３に共通に接触し、ｎバッファ領
域４に接続されてアノードショートとなっている。この
横型ＩＣ；ＢＴでは、ゲート電極８に対する電圧印加で
生ずるｎ型反転層を通してｎ゛ソース領域５からｎ・−
層２に流入する電子に対応して、ｐｏ　ドレイン領域６
からの正孔が注入されることにより伝導度変調が起こり
、低オン電圧化を可能とすると共に、ｎバッファ領域４
とｐｏ　ドレイン領域６を短絡することにより、オフ時
にハソファ頭載７から電子の引きぬきを行い、アノード
ショート構造を持たないＩＧＢＴより高速でスイッチン
グを行わせることができる。

〔発明が解決しようとする課題〕

しかしながら、ｎバッファ領域４は高電圧印加時の空乏
層のストッパとしてｐ領域３、ｎ−層２ｐ′領域６で構
成されるＰＮＰ接合構造のパンチスルーを防止する働き
を持っているため比較的低比抵抗である必要がある。一
方、アノードショート構造を持つ素子の伝導度変調はｐ
ｏ　ドレイン領域６直下のｎ領域４を流れる電流による
電圧降下によりｐ’ｔ＋Ｉ域６とｎ　６１域４の間の接
合が順バイアスされることにより発生するため、ｐｏ　
ドレイン領域６直下のｎｆＩＩ域４の抵抗が低い場合に
は前記接合が十分に順バイアスされず、低電流領域では
伝導度変調が発生しない。このため、このような素子の
電圧・電流特性は、第３図に３１で示すように非アノー
ドシッート構造の通常のＩ　ＧＢＴの特性３２に比較し
て低電ａ　ＳＩ域のオン電圧が非常に高くなり、通常使
用する電流領域でも十分オン電圧が低下しなくなると共
に、負性抵抗特性が発生する。この食性抵抗は、過渡オ
ンロス等の損失の増加の問題と共にノイズの発生原因と
なるなどの問題がある。したがって、低電流領域でも伝
導度変調が発生するようにすることが必要であるが、こ
のためには第４図に示すようにｐ゛　ドレイン領域６直
下のｎバッファ領域４の距離を長くする必要がある。し
かし、一定の素子耐圧を得るにはｐベース領域３とｎバ
ッファ領域４の間の距離を短くすることができないので
、ｎバッファ領域４の距離を長くすると、素子の面積が
増加するという欠点があり、十分にｐ゛　ドレイン領域
６直下のｎバッファ領域４の距離を大きくとることは困
難である。このため、ｎバッファ領域４のｐ゛　ドレイ
ン領域６に近い領域に反対導電型の不純物を拡散するこ
とによりｐ′領域６直下のｎバッファ領域４を高圧抵抗
化するなどの方法も考えられるが、素子特性のばらつき
が大きくなると共に、ｎバッファ領域４が浅い場合には
１！流はｎバッファ領域の低抵抗領域を流れてアノード
ショート部に流入するため大きな効果は期待できない。

このような問題は、各領域の導電型が逆で、カソードン
ヨートされたｎチャ詔ルの横型Ｉ　ＧＢＴにおいても同
様に存在する。

本発明の目的は、アノードショートあるいはカソードシ
ョート構造にすることによって低電流のオン電圧が高く
ならず、またオン時の負性抵抗特性が発生しない横型伝
導度変調型半導体装置を提供することにある。

［ｙＡ！！！ｌを解決するための手段〕上述の目的を達
成するために、本発明は、第一導電型の高比抵抗半導体
層と、その第一導電型半導体層の表面部に選択的に形成
された第二導電型ベース領域と、そのベース領域の表面
部に選択的に形成された第一導電型ソース領域と、その
ソース領域と前記第一導電型半導体層の表面露出部には
さまれた前記ベース領域の表面上に絶縁膜を介して設け
られたゲート電極と、前記第一導電型半導体層の表面部
に前記ベース領域から離れて選択的に形成された第一導
電型バッファ開城と、そのバッファ領域の表面部に選択
的に形成された第二導電型ドレイン領域と、前記第一導
電型半導体層の表面部に前記バッファ領域から前記ベー
ス領域より遠ざかって選択的に形成された第一導電型ド
レイン領域と、前記ソース領域およびベース領域に共通
に接触するソース電極と、前記第二導電型および第一導
電型ドレイン領域にそれぞれ接触し互いに電気的に接続
されたドレイン電極とを存するものとする。また、本発
明の横型伝導度変調型半導体装置の製造方法は、第一導
電型の高比抵抗半導体層の表面の一部からそれぞれ不純
物を導入して第二導電型ベース領域および第一導電型バ
ッファ領域を離して形成する工程と、前記ベース領域の
表面の一部からおよび前記第一導電型半導体層の露出部
表面の前記バッファ領域より前記ベース領域と反対側に
離れた位置から同一不純物を導入して前記ベース領域よ
り浅い第一導電型ソース領域および第一導電型ドレイン
領域をそれぞれ形成する工程と、前記バッファ領域の表
面の一部がら不純物を導入してバッファ領域より浅い第
二導電型ドレイン領域を形成する工程と、前記ソース領
域および前記第一導電型半導体層の表面露出部にはさま
れた前記ベース領域の表面上に絶縁膜を介してゲート電
極を設ける工程と、前記ソース領域および前記ベース領
域を電気的に接続する工程と、前記第一導電型ドレイン
領域および前記第一導電型ドレイン領域を電気的に接続
する工程とを含むものとする。

〔作用〕

高比抵抗第一導電型半導体層の表面部に中に第一導電型
ソース領域を有する第二導電型ベース領域から離れた中
に第二導電型ドレイン領域を有する第一導電型バッファ
領域のほかに、さらにベース領域から遠ざかって第一導
電型ドレイン領域を設け、両ドレイン領域を電気的に接
続するため、オン時に第一導電型半導体層に流入する多
数キャリアは、その層に短絡する第一導電型ドレイン領
域に流入しようとするが、その際、バッファ領域と第一
導電型ドレイン領域の間の高比抵抗第一導電型半導体層
を通過する必要がある。このため、その間の半導体層の
高抵抗により低電′ｆＬＳｉ域でも大きな電圧降下が生
じ、第二導電型ドレイン領域と第一導電型バッファ領域
の間の接合は容易に順バイアスされ、第一導電型半導体
層への小数キャＪアの注入が発生するので、オン電圧の
低下がおこる。

〔実施例〕

第１図（ａ）１　（ト））は本発明の一実施例の横型Ｉ
ＧＢＴの断面図および平面図で、第２図、第４図と共通
の部分には同一の符号が付されている。第１図ｆａ＋か
られかるように、このｌ　ＧＢＴではドレイン電極１２
はｎバッファ＄１域４とは短絡されておらず、第２図、
第４図でバッファ領域の表面部に形成されていたｎ°コ
ンタクト領域１３は、バッファ領域４からベース領域３
より遠ざかる方向に離れてｎ゛ソース領域５と同時にｎ
゛　ドレイン領域として形成され、その領域に別個にド
レイン短絡電極２２が接触している。そして、ドレイン
電８ｉ１２および短絡電８ｉ２２が共にドレイン端子り
に接続されている。

ｎバッファ領域４は、ｐ−基板１．ｎ−層２およびｐ″
領域６で形成されるＰＮＰ　トランジスタあるいはｐベ
ース領域３．ｎ−層２およびｐ’６Ｎ域６で形成される
ＰＮＰ　）ランジスタの高電圧印加時に、ＲＥＳＵＲＰ
技術によりソース電極１２と同電位にあるｐ−基板１．
ｎ−層２間あるいはｐ　８Ｍ域３り−層２間の接合より
のびる空乏層がｐ″領域６に到達することによって発生
するパンチスルーを防止する。一方、ｎ゛　ドレイン領
域１３は、ｎバッファ領域４の外に形成されているため
、素子のオン時にゲート電極８直下の反転層を通してｎ
゛ソース領域５よりｎ−層２に流入した電子は、ｐ・ド
レイン領域６直下を経由し、ｎ゛　ドレイン領域１３に
流入する際に高抵抗のｎ−層２を通って流れる。このた
め、ｎ−層２においてバッファ領域４とｎ゛コンタクト
領域１３との間の図に記入された大きな抵抗Ｒにより大
きな電圧降下が生しる。この電圧降下により、ｎバッフ
ァ領域４とｐｏ　ドレイン領域６の間の接合は容易に順
方向バイアスされる。つまり、低い電子電流でｐｏ　ド
レイン領域６から容易に正孔の注入が発生し、この結果
低い環流領域でのオン電圧の低下が実現すると共に、電
圧・電流特性の不連続性という好ましくない特性が改善
される。ｎ−層２の抵抗はｎバッファ領域４！、：比較
して十分高いため、バッファ領域４ｎ°コンタクト領域
１３の間の距離をτきくとる必要はなく、素子の面積を
大福に増加させることはない。

以上、ｎチャふル横型ＩＣＢＴにおける実施例について
述べたが、導電型を逆にすればｐチャモル横型ＩＧＢＴ
においても実施できることは明らかである。

また、本発明は横型Ｉ　ＧＢＴに限らず、横型ＭＣＴ　
　（Ｍ　ＯＳ　Ｃｏｎｔｒｏｌｌｅｄ　Ｔｈｙｒｉｓｔ
ｅｒ）のような他の横型伝導度変調型半導体装置にも適
用できる。

：発明の効果〕 本発明によれば、横型伝導度変調型半導体装置の高速ス
イッチングのためのアノ−トンヨードあるいはカソード
ショートを、ドレイン電極を第二導電型ドレイン領域の
周囲の第−ｉｔ型バッファ領域に接触させることで行わ
ないで、バッファ領域のソース領域と反対側において、
高圧抵抗第一導電型半導体層に第一導電型ドレイン領域
を介して短絡電極を接触させることによって行う、その
結果、オン時に舞一導電型半導体層に流入した多数のキ
ャリアがバッファ領域と第一導電型ドレイン領域の間の
高抵抗部分を通ってトレイン端子に流れるため、第二導
電型ドレイン領域とバッファ領域の間の接合が低電流領
域でも順バイアスされ、低オン電圧を実現することがで
きると共に、電流・電圧特性の不連続性も改善され、ノ
イズの発生等の問題のない横型伝導度変調型半導体装置
が得られた。

【図面の簡単な説明】

第１図は本発明の一実施例の横型Ｉ　ＧＢＴを示し、そ
のうち（ａｌは断面図、山）はその半導体素体表面の平
面図、第２図は従来の横型アノ−トンヨードＩＧＢＴの
断面図、第３図は従来のアノードンッートＩ　ＧＢＴと
アノードシッートをしないＩＧＢＴの電圧・ｉ！流線図
、第４図は従来のアノードシラー）ＩＧＢＴの別の例の
断面図である。 １：ｐ−基板、２：ｎ−高比抵抗層、３：ｐベース領域
、４；ｎハソファ領域、５：ｎ°ソース領域、６：ｐ゛
　ドレイン領域、７：ゲート酸化膜、８：ゲート電極、
９：ｐ゛分離領域、ｔｏ；ｐ”埋込領域、１１；ソース
電橋、１２ニドレイン電極、１３：ｎ”　　ドレイン領
域、２２：　ドレイン短絡電極。

Claims (1)

1. 【特許請求の範囲】 １）第一導電型の高比抵抗半導体層と、その第一導電型
   半導体層の表面部に選択的に形成された第二導電型ベー
   ス領域と、そのベース領域の表面部に選択的に形成され
   た第一導電型ソース領域と、そのソース領域と前記第一
   導電型半導体層の表面露出部にはさまれた前記ベース領
   域の表面上に絶縁膜を介して設けられたゲート電極と、
   前記第一導電型半導体層の表面部に前記ベース領域から
   離れて選択的に形成された第一導電型バッファ領域と、
   そのバッファ領域の表面部に選択的に形成された第二導
   電型ドレイン領域と、前記第一導電型半導体層の表面部
   に前記バッファ領域から前記ベース領域より遠ざかって
   選択的に形成された第一導電型ドレイン領域と、前記ソ
   ース領域およびベース領域に共通に接触するソース電極
   と、前記第二導電型および第一導電型ドレイン領域にそ
   れぞれ接触し互いに電気的に接続されたドレイン電極を
   有することを特徴とする横型伝導度変調型半導体装置。 ２）第一導電型の高比抵抗半導体層が第二導電型半導体
   層の上に積層され、その第二導電型半導体層が前記第一
   導電型半導体層を貫通する第二導電型領域を介してソー
   ス電極と電気的に接続された請求項１記載の横型伝導度
   変調型半導体装置。 ３）第一導電型の高比抵抗半導体層の表面の一部からそ
   れぞれ不純物を導入して第二導電型ベース領域および第
   一導電型バッファ領域を離して形成する工程と、前記ベ
   ース領域の表面の一部からおよび前記第一導電型半導体
   層の露出部表面の前記バッファ領域より前記ベース領域
   と反対側に離れた位置から同一不純物を導入して前記ベ
   ース領域より浅い第一導電型ソース領域および第一導電
   型ドレイン領域をそれぞれ形成する工程と、前記バッフ
   ァ領域の表面の一部から不純物を導入してバッファ領域
   より浅い第二導電型ドレイン領域を形成する工程と、前
   記ソース領域および前記第一導電型半導体層の表面露出
   部にはさまれた前記ベース領域の表面上に絶縁膜を介し
   てゲート電極を設ける工程と、前記ソース領域および前
   記ベース領域を電気的に接続する工程と、前記第一導電
   型ドレイン領域および前記第二導電型ドレイン領域を電
   気的に接続する工程とを含むことを特徴とする横型伝導
   度変調型半導体装置の製造方法。