JPH0478825U - - Google Patents
Info
- Publication number
- JPH0478825U JPH0478825U JP12203590U JP12203590U JPH0478825U JP H0478825 U JPH0478825 U JP H0478825U JP 12203590 U JP12203590 U JP 12203590U JP 12203590 U JP12203590 U JP 12203590U JP H0478825 U JPH0478825 U JP H0478825U
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field
- gate
- source
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
第１図は本考案の一実施例を示す電界効果トラ
ンジスタ可変抵抗回路の接続回路図である。 １，２……電界効果トランジスタ（ＦＥＴ）、
３……演算増幅器、Ｒ１……電圧帰還用抵抗、Ｒ
２……ソース挿入抵抗、ａ，ｂ……回路節点、Ａ
……抵抗値制御電圧入力端子、Ｂ……プラス電源
入力端子、Ｃ……マイナス電源入力端子、Ｄ……
抵抗入力コモン端子、Ｅ……抵抗入力端子、Ｖｉ
……抵抗値制御電圧、ＶＤ……電源電圧。
ンジスタ可変抵抗回路の接続回路図である。 １，２……電界効果トランジスタ（ＦＥＴ）、
３……演算増幅器、Ｒ１……電圧帰還用抵抗、Ｒ
２……ソース挿入抵抗、ａ，ｂ……回路節点、Ａ
……抵抗値制御電圧入力端子、Ｂ……プラス電源
入力端子、Ｃ……マイナス電源入力端子、Ｄ……
抵抗入力コモン端子、Ｅ……抵抗入力端子、Ｖｉ
……抵抗値制御電圧、ＶＤ……電源電圧。
Claims (1)
- 抵抗値制御電圧の演算増幅器出力でゲート制御
される可変抵抗素子の電界効果トランジスタと、
ゲートおよびソースを前記電界効果トランジスタ
のゲートおよびソースにそれぞれ共通接続すると
共に、該ゲートに共通接続される前記演算増幅器
の入力側との間に電圧帰還ループを形成する電圧
帰還用抵抗を前記電界効果トランジスタのソース
挿入抵抗と抵抗値を等しく設定してソース端子に
挿入する前記電界効果トランジスタと同一特性の
電界効果トランジスタとを含むことを特徴とする
電界効果トランジスタ可変抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203590U JPH0478825U (ja) | 1990-11-21 | 1990-11-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12203590U JPH0478825U (ja) | 1990-11-21 | 1990-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0478825U true JPH0478825U (ja) | 1992-07-09 |
Family
ID=31869840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12203590U Pending JPH0478825U (ja) | 1990-11-21 | 1990-11-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0478825U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014162952A1 (ja) * | 2013-04-02 | 2014-10-09 | 株式会社村田製作所 | 擬似抵抗回路及び電荷検出回路 |
-
1990
- 1990-11-21 JP JP12203590U patent/JPH0478825U/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014162952A1 (ja) * | 2013-04-02 | 2014-10-09 | 株式会社村田製作所 | 擬似抵抗回路及び電荷検出回路 |
| JP5930252B2 (ja) * | 2013-04-02 | 2016-06-08 | 株式会社村田製作所 | 擬似抵抗回路及び電荷検出回路 |
| EP2982996A4 (en) * | 2013-04-02 | 2016-12-07 | Murata Manufacturing Co | DUMMY LOAD CIRCUIT AND LOAD DETECTION CIRCUIT |
| US9660592B2 (en) | 2013-04-02 | 2017-05-23 | Murata Manufacturing Co., Ltd. | Psuedo resistor circuit and charge amplifier |