JPH0478052B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の分野） 本発明は計測技術に関するもので、特に運転中
に正確で連続的な監視を必要とする分野における
計測及び制御に関するものである。更に詳しく
は、本発明は負荷回路の状態を監視しながら大電
流の誘導負荷をスイツチングするための装置に関
する。本発明の応用例としては、運転中の原子力
発電所の場合のように、制御源から約半マイル
（約800メートル）先までの距離の所に接続された
交流作動界磁ソレノイドの駆動がある。他の応用
例としては比較的大電流レベルを通常の論理レベ
ルの信号で制御する場合、および機械接触式リレ
ーでは運転中の信頼性が充分でない場合がある。

配線の長さが１コイル（約1.6キロメートル）
以上の回路においては、比較的高いレベルの交流
電流を使用しなければならないような制御機能が
存在する。しかしながら比較的長大な大電流回路
は特別な問題が発生する。例えば長大な回路は外
部環境および回路のインダクタンスに起因する大
きな過渡電圧および過渡電流を受けることがあ
る。それでも遠隔地から被駆動回路中の電流を正
確に測定することが必要である。

（従来技術の説明） 従来、大電流の負荷駆動回路は直流回路および
機械接触式リレー回路を用いて低レベルの論理信
号で制御していた。かかる回路構成においては信
頼性および耐ノイズ性が重要な要素である。更
に、機械式リレーはその特性として寿命に限界が
あつて、リレー回路を頻繁に試験するとリレー接
点が劣化し、よつて回路の信頼性が低下してしま
う。また試験工程では、試験時にリレーを通常の
回路から取り外して負荷に対する影響を避けなけ
ればならない。自己試験による劣化は、高度の信
頼性を要求する場合には一般に望ましくない。

（発明の概要） 本発明による回路装置は、負荷電流の有無を感
知するための巻線可飽和鉄心リアクトルと直列に
接続可能な交流負荷を制御するソリツドステート
負荷駆動回路を有する。負荷電流および負荷電流
監視装置は共に比較的低いレベルの論理信号によ
り制御される。出力回路により低レベルの制御論
理回路および高レベル電流駆動回路間が高度に隔
離されている。負荷駆動回路は短期間注入信号試
験技術により負荷駆動回路を劣化することなく試
験可能であり、電流は負荷回路に対する影響を無
視し得る状態で感知可能である。

以下、図面を参照して本発明を説明する。

（特定実施例の説明） 第１図において、本発明による負荷駆動および
電流感知回路は、共通接続したゲート電極１６，
１８および共通接続したソース電極２０，２２を
有する一対のHEXFET１２，１４を含み、該
HEXFETのドレイン電極２４，２６は比較的長
い信号路３２，３４を介して電源３０と直列の負
荷２８の両端に接続されている。信号路３２，３
４は、代表例として800メートル程度のより線対
により構成されている。負荷２８は代表例として
電気機械式ソレノイドの界磁巻線である。電源３
０は通常交流電源より成るが、直流電源であつて
も良い。ドレイン電極２４，２６の間にはダイオ
ードによるクリツパ回路３６が接続されている。
クリツパ回路３６は信号路３２，３４に発生する
不要な過渡電流を抑制する作用を有するが、回路
の正常な動作には必要ないものである。
HEXFET１２，１４は、本発明の回路構成にお
いて交流信号および直流信号の両者を導通できる
３端子電界効果トランジスタである。これらの電
界効果トランジスタとしては米国カリフオルニア
州、ロスアンジエルスのインターナシヨナル・レ
クテイフアイヤー社製造のIRF350型Ｎチヤネル
電界効果トランジスタが好ましい。ソース電極２
０，２２は共通接続点３８に接続され、ドレイン
電極２４，２６は負荷２８とこれに直列の120V、
60Hz電源のような交流電源３０とに直列に接続さ
れている。

HEXFET１２，１４を使用する理由として
は、それが大電流通電能力を有すること、順方向
にバイアスされたとき各々が代表的には0.3オー
ム程度の低抵抗しか示さないことが挙げられる。

負荷駆動回路は変圧器４０を介して発振器回路
より駆動され、発振器回路は変圧器の１次巻線４
４の両端間に接続された電界効果トランジスタ
（FET）４２を含む。この発振器回路は、FET４
２を駆動するアンドゲート４５に印加される発振
器入力４３により約100KHzで動作する。変圧器
４０の２次巻線４６は半波整流回路として働くダ
イオード４８に接続している。半波整流された直
流電圧は、負荷抵抗４５と並列に２次巻線４６の
両端間に接続されたコンデンサ５０によりろ波さ
れる。発振回路が動作している時、負荷抵抗５４
の両端間に直流電圧が発生する。ソース電極２
０，２２の共通接続点３８はろ波コンデンサ５０
の一方の端子に接続されている。ゲート電極１
６，１８が変圧器４０の１次巻線４４を駆動する
発振器回路により制御された夫々の隔離され且つ
整流された直流電力により駆動されているので、
ソース電極２０，２２は駆動回路においてのみ必
要である。

発振器入力４３は、接続点５３における選択入
力端子からの通常持続時間が約１ミリ秒の選択入
力パルスか、または単安定マルチバイブレータ４
９の非反転入力端子Ｑからのリード線５１を介す
るラツチ入力パルスがオアゲート４７を介して供
給されている時にのみFET４２に入力される。
上記ラツチ信号の持続時間は負荷により決まる
が、通常はおよそ100ミリ秒である。

接続点５３の選択入力線は、試験入力信号およ
び機能入力信号の両者を与えるために使用され
る。機能入力信号は抵抗５５，５７およびコンデ
ンサ５９より成るRCローパスフイルター回路を
介して供給され、抵抗５７を介しシユミツトトリ
ガー回路６１の入力端子に供給される。シユミツ
トトリガー回路６１は入力ジツタに対する保護と
して用い、これによりマルチバイブレータ４９の
誤トリガーを防止する。少くとも１ミリ秒、通常
約５ミリ秒の持続時間を有する信号がシユミツト
トリガー６１を介して単安定マルチバイブレータ
４９に伝送されて、タイミングコンデンサ６３を
作用させ、該タイミングコンデンサ６３によつて
決まる時間遅れの時間だけ論理信号線５１を介し
てオアゲート４７を作動する。このようにして、
負荷駆動回路は、その負荷駆動機能の全期間の間
マルチバイブレータ４９を作動することなく、短
い（１ミリ秒）試験期間の間アンドゲート４５を
介し発振器回路を作動する１ミリ秒の試験パルス
により試験することが出来る。

本回路の一つの特徴は、所要の機能作用を損う
ことなく一貫して確実に電流を測定する能力にあ
る。本発明によると、このために可飽和鉄心変圧
器である感知用変圧器５２を設けて、ゲート駆動
電圧または出力負荷電流の存在を検出している。
具体的に云うと、変圧器５２に巻磁心６３を使用
し、負荷感知巻線５８の一方の端子５６をドレイ
ン電極２６に接続しかつ他方の端子６０を負荷２
８に直列になるように接続している。第１のスイ
ツチ６４またはハードワイヤ接続部を用いて負荷
に流れる電流を通す。あるいは、ゲート電極１
６，１８に接続した高インピーダンス抵抗３９を
第２の変圧器巻線７０の一方の端子６８に接続
し、その他方の端子７２を電流センサ７８に接続
する。この接続は第１のスイツチ６４を持つ連動
スイツチ装置６６の一部である第２のスイツチ７
６を介して行なつても良い。従つて、変圧器５２
のゲート電流センサおよび負荷電流センサの両方
の機能を果たすことが出来る。あるいは第２の巻
線７０を電流センサ７８にハードワイヤで接続し
ても良い。他の実施例によると、別個の変圧器お
よびピツクアツプをゲート電流および負荷電流感
知用に夫々使用して、連動スイツチ６６を省略
し、両電流感知作用を同時に行なつても良い。

感知用変圧器５２を流れる電流の状態は試験巻
線８０により監視される。バイアス巻線８２によ
り感知用変圧器５２を飽和状態に近い所望の電流
レベルにまで予めバイアスする。バイアスは負荷
感知巻線５８あるいはゲート感知巻線７０に対す
る増加した電流により鉄心６３を飽和状態にする
ように選択し、よつて電圧印加時に大電流が感知
巻線８０を流れるようにする。

試験巻線８０への印加電圧はバツフア８２と、
比較器８６の第１の入力端子に接続された電流制
限抵抗８４とを介して、通常約１ミリ秒の持続時
間を有する試験パルスにより与えられる。比較器
８６は第２の入力端子はレベル設定ポテンシヨメ
ータ８８に接続されている。比較器８６の入力端
子に接続された第１のダイオード９０は試験線が
負となるのを防止する。感知巻線８０と直列の第
２のダイオード９２は、好ましくない負パルスを
遮断する。

以下動作について説明する。持続時間１ミリ秒
の試験パルスをバツフア８２を介して感知巻線８
０に加える。鉄心６３が飽和がしていない場合
は、感知巻線８０は高インピーダンスとなり比較
器８６の入力に対し高い論理レベルの電圧信号を
与える。このレベルは比較器８６により感知さ
れ、システム出力抵抗９４を介し論理出力信号と
して出力される。該出力信号の電圧レベルは試験
パルスの入力から約800マイクロ秒後に読み取ら
れる。一方鉄心６３が飽和している場合は、感知
巻線８０はアースに対して低インピーダンスとな
り、比較器８６の感知入力をアースの方へ下げ
る。この入力レベルは比較器８６により感知さ
れ、出力抵抗９４を介して論理レベル信号として
出力される。800マイクロ秒後にシステム出力が
読み取られた時、この異なる論理レベルは電流の
存在を表わすものとして検出され確認された。こ
の表示出力は正の論理の場合は論理１となる。

以上本発明を特定の実施例について説明した
が、他の実施例も当業者にとつては明白であり、
本発明は特許請求の範囲に基づいて限定されるべ
きである。

【図面の簡単な説明】

図は本発明による負荷駆動回路および電流監視
回路の回路図である。 主な符号の説明、１２，１４は電界効果トラン
ジスタ；２８は負荷；３０は電源；３２，３４は
信号路；４０は変圧器；４２は電荷効果トランジ
スタ；４９は単安定マルチバイブレータ；５２は
感知用変圧器；６６は連動スイツチ装置；７８は
電流センサ；８６は比較器を表わす。

Claims (1)

1. 【特許請求の範囲】 １ 論理制御信号に応じて負荷を駆動する回路装
   置において、入力論理レベル信号に応じて交流電
   源をオンおよびオフにスイツチングする電界効果
   トランジスタ手段を備え、該電界効果トランジス
   タ手段は前記電源および前記負荷と直列に接続さ
   れ、前記電源および前記負荷は第１および第２の
   端子を有する負荷手段を形成し、前記電界効果ト
   ランジスタ手段は第１のゲート電極、第１のソー
   ス電極および第１のドレイン電極を持つ第１の電
   界効果トランジスタと、第２のゲート電極、第２
   のソース電極および第２のドレイン電極を持つ第
   ２の電界効果トランジスタとを有し、前記第１の
   ゲート電極は前記第２のゲート電極に接続され、
   前記第１のソース電極は前記第２のソース電極に
   接続され、前記第１のドレイン電極は前記負荷手
   段の前記第１の端子に接続され、前記第２のドレ
   イン電極は前記負荷手段の前記第２の端子に接続
   され、よつて前記電界効果トランジスタ手段に流
   れる交流電流に対するスイツチ回路を形成し、前
   記電界トランジスタ手段が前記第１および第２の
   ソース電極と前記第１および第２のゲート電極と
   の間の電圧変化に応答してスイツチングを行い、
   更に前記電界効果トランジスタ手段の動作を監視
   する感知手段を備え、前記感知手段が容易に飽和
   可能な鉄心を持つリアクトルの第１の電流感知巻
   線を含み、該第１の巻線は前記負荷手段および前
   記電界効果トランジスタ手段に直列に接続されて
   いて前記負荷手段を流れる電流を感知し、前記感
   知手段が前記リアクトルの飽和を検知するように
   動作する電流検出回路を含み、該電流検出回路は
   前記鉄心に設けた第２の電流感知巻線と、比較器
   と、前記第２の巻線に試験電流を供給する手段と
   を有し、前記第２の巻線は鉄心の非飽和時に高イ
   ンピーダンスを呈すると共に鉄心の飽和時には低
   インピーダンスを呈する、回路装置。 ２ 入力論理レベル信号がゲート・ソース回路手
   段により発生され、該ゲート・ソース回路手段が
   発振器に接続されて発振器信号をゲートする手段
   と、該ゲート手段に接続され前記発振器信号を整
   流する手段とを有し、前記整流手段はゲート信号
   に応じて前記第１および第２のゲート電極と第１
   および第２のソース電極との間に直流信号を印加
   するように接続されている、特許請求の範囲第１
   項記載の回路装置。 ３ 前記感知手段が容易に飽和可能な鉄心を持つ
   リアクトルの第３の電流感知巻線を含み、該第３
   の巻線は前記第１および第２のゲート電極と前記
   第１および第２のソース電極との間に接続され
   て、前記両ゲート電極および前記両ソース電極の
   間に電圧を発生する電流を感知する、特許請求の
   範囲第１項記載の回路装置。 ４ 前記ゲート・ソース回路手段が少くとも最小
   の持続時間の入力パルスに応じて、予め選択した
   期間の間前記ゲート手段をオン状態に保持するタ
   イミング手段を更に含む、特許請求の範囲第２項
   記載の回路装置。 ５ 試験パルスを前記ゲート・ソース回路手段に
   注入する手段と、該試験パルス注入手段により印
   加された試験パルスを前記タイミング手段から隔
   離して、該タイミング手段が前記ゲート・ソース
   回路手段をラツチするのを防止する手段とを更に
   含む、特許請求の範囲第４項記載の回路装置。