JPH0475372A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路の製造方法に関する。

より詳細には、本発明は、化合物半導体基板に対するイ
オン注入により形成された活性層を含む半導体装置と、
該化合物半導体基板上に形成された薄膜抵抗とを含む集
積回路の製造において、特にその工程を効率化した新規
な製造方法に関する。

従来の技術 集積回路上に他の素子と共に造り込まれる薄膜抵抗体と
しては、従来、スパッタリング法により形成された窒化
タンタルや窒化チタン等の薄膜が使用されていた。しか
し、これらの材料により形成された薄膜抵抗は、比抵抗
を高くするために窒化を進めると温度係数が増大し、安
定に使用することが困難になるという問題があった。

そこで、使用可能な比抵抗の範囲が広く且つ温度特性に
すぐれた薄膜抵抗材料として、特公昭５４−６５３９４
号公報に硼化ランタン（ＬａＢｓ）薄膜の使用が提案さ
れている。

即ち、薄膜抵抗としての硼化ランタン薄膜は、抵抗率が
１０−３Ω”　ｃｍ程度とＮｉＣｒ、　ＴａＮ２等の抵
抗体材料に比べて高く、特に高抵抗値の薄膜抵抗に適し
ている。また、その成膜は、スパッタリング法によって
も、また、電子ビーム蒸着法によっても可能であるが、
生産性が良いことや大面積化が容易なことから、電子ビ
ーム蒸着法による成膜が有利であると考えられている。

発明が解決しようとする課題 しかしながら、電子ビーム蒸着法によって形成された硼
化ランタンの薄膜は、寧ろ抵抗が高過ぎて殆ど絶縁体と
なってしまう。また、成膜したままの状態では特性が不
安定で、集積回路を構成する素子として実用的に使用す
ることは難しい。

そこで、硼化ランタン薄膜を薄膜抵抗として使用する場
合は、集積回路を構成する薄膜抵抗として適当な抵抗を
もつように適切な処理を行うことが必要になる。しかし
ながら、硼化ランタンを薄膜抵抗として使用可能にする
処理のために、集積回路の製造工程を増加することは実
際上好ましくない。

そこで、本発明は、集積回路の製造工程を徒らに増加す
ることなく薄膜抵抗として実用的に使用可能な硼化ラン
タン薄膜を成膜する工程を含む、新規な集積回路の製造
方法を提供することをその目的としている。

課題を解決するための手段 即ち、本発明に従うと、化合物半導体層に対するイオン
注入により形成された活性層を含む半導体装置と、該化
合物半導体層上に形成された薄膜抵抗とを含む半導体集
積回路を製造する方法において、化合物半導体層に対し
てイオン注入領域を形成する第１の工程と、該第１の工
程の後に該化合物半導体層上に絶縁膜およびＬａＢ６薄
膜を順次被着する第２の工程と、該イオン注入領域およ
び該ＬａＢ６薄膜とを一括してアニール処理する第３の
工程と、該ＬａＢｓ膜をパターニングすることによって
薄膜抵抗を作製する第４の工程とを含むことを特徴とす
る半導体集積回路の製造方法が提供される。

作用 本発明に係る集積回路の製造方法は、イオン注入で形成
された活性領域をアニール処理する際に使用されるアニ
ールキャップの一部を硼化ランタン薄膜により形成し、
活性層のアニール処理時に硼化ランタン薄膜を同時にア
ニール処理する工程を含むことをその主要な特徴として
いる。

即ち、半導体基板あるいは他の基板上に形成された半導
体層にイオン注入を行って活性領域を形成する処理は、
集積回路の製造工程において最も一般的な処理のひとつ
である。実際に活性領域を形成する場合、半導体層上の
所定の領域にイオン注入を行った後、注入領域を含む基
板をアニールして活性化する。ここで、特に半導体とし
て化合物半導体を使用した場合、砒素等の蒸気圧の高い
元素の飛散を防止するために、基板表面をアニールキャ
ップと呼ばれる薄膜によって被覆する手法が一般化して
いる。アニールキャップは、通常窒化珪素等の絶縁膜が
使用されている。

本発明に係る方法においては、アニールキャップとして
の絶縁膜を形成した後、アニールのための加熱処理を行
う前に、絶縁膜上に硼化ランタン薄膜を形成し、イオン
注入領域と硼化ランタン薄膜とを同時にアニール処理す
る。従って、硼化ランタン薄膜の成膜工程を除いて、従
来の集積回路の製造工程に付加される工程はない。

尚、具体的に後述するように、絶縁膜上に硼化ランタン
薄膜を形成しても、絶縁膜のアニールキャップとしての
機能には全く影響を及ぼさない。

また、イオン注入領域のアニール条件と同じアニール条
件で処理した硼化ランタン薄膜は、適切で安定した抵抗
値を示すようになり、所望のパターンにパターニングす
ることにより薄膜抵抗として実用に供することができる
。

以下、図面を参照して本発明をより具体的に説明するが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。

実施例 第１図（ａ）〜（ｄ）は、本発明に係る集積回路の製造
方法の具体例を工程毎に示す図である。

この集積回路の製造工程においては、まず、第１図（ａ
）に示すように、ＦＥＴ等の素子を作製するためのイオ
ン注入領域２を半絶縁性のＧａＡｓ基板１上に形成する
。

次に、後のアニール処理において基板１の構成元素の飛
散等を防止するために、第１図（′ｂ）に示すように、
このイオン注入領域２上を含むＧａＡｓ基板１上に、Ｓ
ｉＮ等によりアニールキャップ膜３を形成する。アニー
ルキャップ膜３の成膜はｐ−ｃｖＤ法により行い、膜厚
は１５００人とした。

更に、本発明に係る方法においては、第１図（Ｃ）に示
すように、アニールキャップ膜３上に、硼化ランタン膜
４を形成する。硼化ランタン膜４の成膜は電子ビーム蒸
着法により行い、膜厚は３０００人とした。尚、電子ビ
ーム蒸着で形成したままの硼化ランタン膜４は、抵抗が
高過ぎる上に特性が不安定で薄膜抵抗体としては使用で
きない。

そこで、アニールキャップ膜３と硼化ランタン膜４との
２層の膜を装荷した状態で、このＱａＡｓ基板１を６０
０〜１１００℃で２０〜３０分程度アニール処理に付す
。このような処理を経た硼化ランタン膜の抵抗率はｌ　
Ｘ１０−３〜５　Ｘｌ０−’Ω・ｃｍ程度であり、抵抗
体としての使用が可能になる。本実施例では、Ｎ２ガス
中で８００℃のアニール処理を２５分間行ったところ、
硼化ランタン膜４の抵抗率は３　Ｘｌ０−３Ω・ｃ［１
１となった。尚、この抵抗率は、従来のニクロムや窒化
クンタル等の抵抗体よりも高い。また、アニール処理後
は特性も安定し、−２０ｐｐｍ／ｌ：（ａｔ　２５℃〉
と良好な抵抗値温度係数が確認された。

最後に、第１図（ｄ）に示すように、硼化ランタン膜４
を適宜パターニングして、所望の特性を有する硼化ラン
タン抵抗体６とする。以上のような工程により、活性化
されたイオン注入領域２と所望の特性を有する硼化ラン
タン抵抗体６とが同時に形成される。

尚、比較のた約に、イオン注入領域上に通常のＳＩＮに
よるアニールキャップのみを装荷した基板を作製し、こ
れを同じ条件でアニール処理したものを作製した。この
基板のイオン注入層のシート抵抗値を、上述の本実施例
に係る基板と比較したところ、実質的に同じシート抵抗
値を示した。また、膜割れやこれによるＡｓ抜けなども
発生していなかった。

発明の詳細 な説明したように、本発明に係る集積回路の製造方法に
よれば、硼化ランタンの成膜工程を除いて一切の付加的
工程なしに、高抵抗値の薄膜抵抗に適した硼化ランタン
薄膜を含む集積回路を製造することが可能になる。

【図面の簡単な説明】

第１図（ａ）〜（６）は、本発明に係る集積回路の製造
方法を工程毎に示す図である。 （主な参照番号） ｌ・・・半絶縁性ＧａＡｓ基板、 ２・・・イオン注入領域、 ３・・・アニールキャップ（ＳｉＮ薄膜）、４・・・Ｌ
ａＢ５薄膜、 ６・・・ＬａＢ６抵抗体 特許畠願人

Claims (1)

【特許請求の範囲】
1. 　化合物半導体層に対するイオン注入により形成された
   活性層を含む半導体装置と、該化合物半導体層上に形成
   された薄膜抵抗とを含む半導体集積回路を製造する方法
   において、化合物半導体層に対してイオン注入領域を形
   成する第１の工程と、該第１の工程の後に該化合物半導
   体層上に絶縁膜およびＬａＢ＿６薄膜を順次被着する第
   ２の工程と、該イオン注入領域および該ＬａＢ＿６薄膜
   とを一括してアニール処理する第３の工程と、該ＬａＢ
   ＿６膜をパターニングすることによって薄膜抵抗を作製
   する第４の工程とを含むことを特徴とする半導体集積回
   路の製造方法。