JPH0474448A - Wire bonding method and wire bonder - Google Patents
Wire bonding method and wire bonderInfo
- Publication number
- JPH0474448A JPH0474448A JP2188372A JP18837290A JPH0474448A JP H0474448 A JPH0474448 A JP H0474448A JP 2188372 A JP2188372 A JP 2188372A JP 18837290 A JP18837290 A JP 18837290A JP H0474448 A JPH0474448 A JP H0474448A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- pads
- pad
- empty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000008685 targeting Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
Abstract
Description
【発明の詳細な説明】
〔概 要〕
半導体装置製造の組立における、ダイパッドに接着され
た半導体チップ上のボンディングバット′に第１ボンデ
ィングによりワイヤを接続し、第２ボンディングにより
該ワイヤを外部のリードに接続するワイヤボンディング
に関し、
複数のボンディングパッドを有しその中に内部配線と無
接続の空パッドが含まれる複数同型格の半導体チップを
対象として、その型格が切り替わっても、空パッドを除
いた所要のワイヤボンディングを誤りなく行い得るよう
にする方法及びワイヤポンダの提供を目的とし、
方法においては、最初の半導体チップを用いて第１ボン
ディングを終了した時点にワイヤとダイパッドとの間の
導通試験により空パッドを検出し、二つ目板−〇半導体
チップに対して、前記検出の空パッドにワイヤボンディ
ングが行われないように構成し、ワイヤポンダにおいて
は、任意選択のボンディングバットにワイヤボンディン
グが行われるようにするボンディング制御回路と、前記
導通試験を行う導通試験器と、導通試験器により検出さ
れた空バッドがワイヤボンディングから除かれるように
ボンディング制御回路に指示を与えるパッド指示回路と
、を有するように構成する。[Detailed Description of the Invention] [Summary] In the assembly of semiconductor device manufacturing, a wire is connected to a bonding bat on a semiconductor chip bonded to a die pad by first bonding, and the wire is connected to an external lead by second bonding. With regard to wire bonding to connect to, for semiconductor chips of the same type that have multiple bonding pads and include empty pads that are not connected to internal wiring, even if the type is switched, the empty pads will be excluded. The purpose of the present invention is to provide a method and a wire bonder that enable the necessary wire bonding to be performed without error, and the method includes a continuity test between the wire and the die pad at the time when the first bonding is completed using the first semiconductor chip. detects an empty pad, and the structure is such that wire bonding is not performed on the detected empty pad for the second board -〇 semiconductor chip, and the wire bonder performs wire bonding on an optional bonding butt. a continuity tester for performing the continuity test; and a pad instruction circuit for instructing the bonding control circuit to remove the empty pad detected by the continuity tester from wire bonding. Configure it as follows.
本発明は、半導体装置製造の組立におけるワイヤボンデ
ィングに係り、特に、複数のボンディングパッドを有し
その中に内部配線と無接続の空パッドが含まれる複数同
型の半導体チップを対象にしたワイヤボンディング方法
及びワイヤポンダに関する。The present invention relates to wire bonding in the assembly of semiconductor device manufacturing, and in particular, a wire bonding method for multiple semiconductor chips of the same type that have multiple bonding pads and include empty pads that are not connected to internal wiring. and wireponders.
半導体装置の組立におけるワイヤボンディングは、チッ
プ搭載基体（リードフレームまたはパッケージなど）の
グイパッドに接着された半導体チップ上のボンディング
バットに第１ボンディングによりワイヤを接続し、更に
第２ボンディングにより該ワイヤを該チップ搭載基体の
該ボンディングパッドに対応するリードに接続すること
を、個々のボンディングパッドに行うものである。Wire bonding in the assembly of semiconductor devices involves first bonding a wire to a bonding bat on a semiconductor chip that is adhered to a guide pad on a chip mounting substrate (such as a lead frame or package), and then connecting the wire to a bonding pad on a semiconductor chip by a second bonding. Each bonding pad is connected to a lead corresponding to the bonding pad on the chip mounting base.
ところで、半導体装置のゲートアレイなどに用いる半導
体チップは、複数あるボンディングパッドの配列が同一
であっても、ユーザの仕様により内部配線が異なってボ
ンディングパッドの中の幾つかが内部配線と無接続の空
パッドとなっており、然も空パッドの箇所もその仕様に
従って異なっている。そしてユーザからは、空バッドを
ワイヤボンディング無しにすることが望まれている。By the way, in semiconductor chips used for gate arrays of semiconductor devices, even if the arrangement of multiple bonding pads is the same, the internal wiring may differ depending on the user's specifications, and some of the bonding pads may be unconnected to the internal wiring. It is an empty pad, and the location of the empty pad also differs according to its specifications. Users are requesting that empty pads be made without wire bonding.
このことから、空パッドを有する半導体チッブを対象に
空パッドを除いた所要のワイヤボンディングを行う際に
は、ワイヤボンディングを行う装置であるワイヤポンダ
に、ワイヤボンディング箇所として所要と目する（空パ
ッドを除いたと目する）ボンディングパッドを選択して
指示しており、従来は、その選択が製造管理情報に基づ
いていた。Therefore, when performing the required wire bonding on a semiconductor chip that has empty pads, excluding the empty pads, the wire bonder, which is a device that performs wire bonding, uses the wire bonder to identify the required wire bonding locations (empty pads are In the past, this selection was based on manufacturing control information.
しかしながら、この指示は、製造管理情報の行き違いな
どによりしばしば誤りを生ずる。そしてワイヤボンディ
ングは一般に複数同型格の半導体チップに対して連続的
に行うために、上記指示に誤りが生じた際には、多量の
不良品が発生する。However, this instruction often causes errors due to miscommunication of manufacturing control information. Since wire bonding is generally performed successively on a plurality of semiconductor chips of the same type, if an error occurs in the above instructions, a large number of defective products will be produced.
また、上記指示は、半導体チップの型格を切り替える毎
にやり直す必要がありその都度誤りのないように注意し
なければならない。Further, the above instructions must be repeated each time the type of semiconductor chip is changed, and care must be taken each time to avoid mistakes.
そこで本発明は、半導体チップの型格が切り替わっても
、空パッドを除いた所要のワイヤボンディングを誤りな
く行い得るようにするワイヤボンディング方法及びワイ
ヤポンダの提供を目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a wire bonding method and a wire bonder that can perform necessary wire bonding without error even if the type of semiconductor chip is changed.
上記目的を達成するために、本発明のワイヤボンディン
グ方法においては、
ダイパッドに接着された半導体チップ上のボンディング
パッドに第１ボンディングによりワイヤを接続し、更に
第２ボンディングにより該ワイヤを外部のリードに接続
するワイヤボンディングにおいて、
複数のボンディングパッドを有しその中に内部配線と無
接続の空パッドが含まれる複数同型格の半導体チップを
対象とするに際して、
最初の半導体チップに対しては、空パッドを含むすべて
のボンディングパッドにワイヤボンディングを行い、そ
の途上、個々のワイヤの第１ボンディングを終了した時
点に該ワイヤとダイパッドとの間の導通試験を行って空
パッドを検出し、二つ目以降の半導体チップに対しては
、前記検出した空パッドを除いたボンディングパッドに
ワイヤボンディングを行うことを特徴としている。In order to achieve the above object, in the wire bonding method of the present invention, a wire is connected to a bonding pad on a semiconductor chip bonded to a die pad by first bonding, and the wire is further connected to an external lead by second bonding. In wire bonding, when targeting multiple semiconductor chips of the same type that have multiple bonding pads and include empty pads that are not connected to internal wiring, for the first semiconductor chip, empty pads are Wire bonding is performed on all bonding pads including die pads, and during this process, when the first bonding of each wire is completed, a continuity test is performed between the wire and the die pad to detect empty pads, and the second and subsequent The semiconductor chip is characterized in that wire bonding is performed on bonding pads other than the detected empty pads.
または、上記最初の半導体チップに対しては、所要と目
するボンディングパッドにワイヤボンディングを行い、
その途上に前記導通試験を行って、ワイヤボンディング
を施したボンディングパッドの中における空パッドの有
無を検出し、検出の結果が無の場合は、二つ目以降の半
導体チップに対して最初の半導体チップに行ったワイヤ
ボンディングを継続し、検出の結果が有の場合は、ワイ
ヤボンディングの進行を中止することを特徴としている
。Alternatively, for the first semiconductor chip above, perform wire bonding to the desired bonding pads,
During this process, the continuity test is performed to detect the presence or absence of empty pads among the bonding pads that have been wire-bonded, and if there is no detection result, the first semiconductor chip is The present invention is characterized in that the wire bonding performed on the chip is continued, and if the detection result is positive, the progress of the wire bonding is stopped.
そして、本発明のワイヤポンダにおいては、複数のボン
ディングパッドを有する半導体チップを対象に、前記第
１及び第２ボンディングによるワイヤボンディングが可
能なボンディング機構と、
任意選択のボンディングパッドにワイヤボンディングが
行われるようにボンディング機構を制御するボンディン
グ制御回路と、
個々のワイヤの第１ボンディングを終了した時点に、該
ワイヤと前記ダイパッドとの間の導通試験を行って前記
空パッドを検出する導通試験器と、導通試験器により検
出された空パッドを記憶し、該空パッドを除いたボンデ
ィングパッドにワイヤボンディングが行われるようにボ
ンディング制御回路に指示を与えるパッド指示回路と、
を有することを特徴としている。The wire bonder of the present invention includes a bonding mechanism capable of wire bonding by the first and second bonding, and a wire bonding mechanism capable of wire bonding to an optional bonding pad, for a semiconductor chip having a plurality of bonding pads. a bonding control circuit that controls a bonding mechanism to control the bonding mechanism; a continuity tester that performs a continuity test between the wire and the die pad to detect the empty pad when the first bonding of each wire is completed; a pad instruction circuit that stores empty pads detected by the tester and instructs a bonding control circuit to perform wire bonding to bonding pads other than the empty pads;
It is characterized by having the following.
一般に、内部配線に接続されているボンディングパッド
は半導体チップが接着されているダイパッドとの間に電
気的な導通がある。Generally, there is electrical continuity between a bonding pad connected to internal wiring and a die pad to which a semiconductor chip is bonded.
従って、空パッドを含むすべてのボンディングパッドに
ワイヤボンディングを行いその途上に上記導通試験を行
えば、その導通有無の無により当該半導体チップの空パ
ッドを検出することができる。Therefore, if wire bonding is performed on all the bonding pads including empty pads and the above-mentioned continuity test is performed during the wire bonding, the empty pads of the semiconductor chip can be detected based on the presence or absence of continuity.
このことから、本発明の前者の方法によれば、ワイヤボ
ンディングしようとする半導体チップの空バッドが製造
管理情報に顧ることなく現物から認識されて、半導体チ
ップの型格が切り替わっても、空バッドを除いた所要の
ワイヤボンディングを誤りなく行い得るようになる。Therefore, according to the former method of the present invention, the empty pad of the semiconductor chip to be wire bonded is recognized from the actual product without regard to manufacturing control information, and even if the type of the semiconductor chip is changed, the empty pad is Necessary wire bonding except for pads can be performed without error.
また、後者の方法の場合は、最初の半導体チップに対す
るワイヤボンディングが従来と同じことになるが、ワイ
ヤボンディングするボンディングパッドの選択に誤りが
あって、空パッドにワイヤボンディングされた際にワイ
ヤボンディングの進行が中止されて、不良品の多発が防
止される。In addition, in the case of the latter method, the wire bonding to the first semiconductor chip is the same as the conventional method, but if the selection of the bonding pad for wire bonding is incorrect, the wire bonding is interrupted when wire bonding is performed to the empty pad. The process is stopped and the occurrence of defective products is prevented.
そして、本発明のワイヤポンダは、導通試験器が空パッ
ト′を検出し、その検出情報に基づいてパッド指示回路
がボンディング制御回路に所望の指示を与えることがで
きるので、上記前者の方法を簡便に行うことが可能であ
り、また、導通試験器による空パッド検出が上記後者の
方法を可能にする。In the wire bonder of the present invention, the continuity tester detects an empty pad, and the pad instruction circuit can give a desired instruction to the bonding control circuit based on the detected information, so that the former method described above can be easily performed. Detection of empty pads by a continuity tester makes the latter method possible.
以下本発明によるワイヤボンディング方法及びワイヤポ
ンダの実施例について 第１図〜第３図を用いて説明す
る。第１図及び第２図はワイヤボンディング方法の第１
実施例及び第２実施例のフローチャート、第３図はワイ
ヤポンダ実施例の構成図、である。Embodiments of the wire bonding method and wire bonder according to the present invention will be described below with reference to FIGS. 1 to 3. Figures 1 and 2 show the first wire bonding method.
Flowcharts of the embodiment and the second embodiment, and FIG. 3 is a configuration diagram of the wireponder embodiment.
第１図を参照して、この第１実施例は先に述べた前者の
方法によるものである。Referring to FIG. 1, this first embodiment is based on the former method described above.
即ち、先ず■において、最初の半導体チップに対して、
空パッドを含むすべてのボンディングパッドにワイヤボ
ンディング（第１ボンディング及び対応するリードへの
第２ボンディング）を行い、その途上、個々のワイヤの
第１ボンディングを終了した時点に該ワイヤと半導体チ
ップ接着グイバッドとの間の導通試験を行って、空パッ
ドを検出する。そこでワイヤボンディングを二つ目の半
導体チップに進めないで一旦中断する。That is, first, in (■), for the first semiconductor chip,
Wire bonding (first bonding and second bonding to the corresponding lead) is performed on all bonding pads including empty pads, and during this process, when the first bonding of each wire is completed, the wire and the semiconductor chip are bonded to each other. Perform a continuity test between the pad and the pad to detect an empty pad. Therefore, wire bonding is temporarily interrupted without proceeding to the second semiconductor chip.
次いで■において、■のワイヤボンディングの際に、第
１ボンディングの不良によりワイヤがボンディングパッ
ドから剥離した状態になると、そのボンディングパッド
がワイヤボンディング所要のものであっても空パッドと
して検出されて、空パッドの検出が不正確になる。そこ
で、この剥離の有無を目視などによりチエツクし、剥離
有の場合は二つ目の半導体チップを最初の半導体チップ
に見立てて再度■のワイヤボンディングを行う。Next, in (2), during the wire bonding in (3), if the wire peels off from the bonding pad due to a defect in the first bonding, even if the bonding pad is one that requires wire bonding, it will be detected as an empty pad and the empty pad will be removed. Pad detection becomes inaccurate. Therefore, the presence or absence of this peeling is checked by visual inspection, and if there is peeling, the second semiconductor chip is treated as the first semiconductor chip and the wire bonding (2) is performed again.
これは最初からのやり直しである。剥Ｓ無の場合は当該
半導体チップの空パッドが現物から正確に認識されたこ
とになる。This is starting over from scratch. If there is no peeling S, it means that the empty pads of the semiconductor chip have been accurately recognized from the actual product.
なお、この剥離が生ずるのはワイヤボンディングとして
異常であり、剥離有となった場合はワイヤボンダに異常
がないかを確かめることも必要である。It should be noted that the occurrence of this peeling is an abnormality in wire bonding, and if peeling occurs, it is also necessary to check whether there is any abnormality in the wire bonder.
次いで■において、ワイヤボンディング箇所として全ボ
ンディングパッドの中から■及び■により認識した空パ
ッドを除くように、ワイヤボンダに指示する。Next, in step (2), the wire bonder is instructed to remove the empty pads recognized in steps (1) and (2) from among all the bonding pads as wire bonding locations.
次いで■において、二つ目以降の半導体チップに対して
ワイヤボンディングを開始する。ワイヤボンダは■の指
示に従ってワイヤボンディングを進める。Next, in step (3), wire bonding is started for the second and subsequent semiconductor chips. The wire bonder proceeds with wire bonding according to the instructions in (■).
このことから、ワイヤボンディングしようとする半導体
チップの型格が切り替わっても、空パッドを除いた所要
のワイヤボンディングを誤りなく行い得るようになる。Therefore, even if the model of the semiconductor chip to which wire bonding is to be performed changes, the required wire bonding can be performed without error, excluding empty pads.
次に第２図を参照して、この第２実施例は先に述べた後
者の方法によるものである。Referring now to FIG. 2, this second embodiment is based on the latter method described above.
即ち、先ず■において、最初半導体チップに対して、所
要と目するボンディングパッドにワイヤボンディングを
行い、その途上に前記導通試験を行って、ワイヤボンデ
ィングを施したボンディングパッドの中における空バッ
ドの有無を検出する。That is, first, in step (3), wire bonding is first performed on the semiconductor chip to the desired bonding pads, and during the process, the continuity test is performed to check the presence or absence of empty pads in the wire-bonded bonding pads. To detect.
そして、検出の結果が無の場合は、ワイヤボンダへの指
示に誤りがないことになるので、■に進み、二つ目以降
の半導体チップに対して■で行ったワ有
イヤボンディングを継続する。検出の結果が清の場合は
、ワイヤボンダへの指示に誤りが有るかまたは先に述べ
たワイヤ剥離が生したことになるので、ワイヤボンディ
ングを一旦中断して■に移る。If there is no detection result, it means that there is no error in the instruction to the wire bonder, so proceed to step (2) and continue the wire bonding performed in step (2) for the second and subsequent semiconductor chips. If the detection result is positive, it means that there is an error in the instructions given to the wire bonder or that the wire has peeled off as described above, so wire bonding is temporarily interrupted and the process moves to (2).
■においては、先の第１実施例の■と同様にワイヤ剥離
の有無をチエツクし、剥離有の場合は■からやり直すこ
とにし、剥離無の場合はワイヤボンダへの指示に誤りが
有ることになるので、■のようにワイヤボンディングの
進行を中止する。■となった場合は、所要と目するボン
ディングパッドの見直しによりワイヤボンダへの指示を
修正して■からやり直す。In case (2), the presence or absence of wire peeling is checked in the same way as in (2) of the first embodiment, and if there is peeling, the process starts again from (2), and if there is no peeling, there is an error in the instructions to the wire bonder. Therefore, stop the wire bonding process as shown in ■. If (■) occurs, correct the instructions to the wire bonder by reviewing the required bonding pads and start over from (■).
このようにすれば、多数の不良品発生を防止することが
できる。In this way, it is possible to prevent the occurrence of a large number of defective products.
さて、上述したワイヤボンディング方法は、第３図に示
すワイヤボンダを用いることにより簡便に行うことがで
きる。Now, the wire bonding method described above can be easily performed by using the wire bonder shown in FIG.
第３図において、このワイヤボンダは、ボンディング機
構１．ボンディング制御回路２．導通試験器３．パッド
指示回路４を有している。In FIG. 3, this wire bonder has a bonding mechanism 1. Bonding control circuit 2. Continuity tester 3. It has a pad instruction circuit 4.
ボンディング機構１は、複数のボンディングパラド５ａ
を有する半導体チップ５を対象に、チップ搭載基体のグ
イパッド６に接着された半導体チップ５上のボンディン
グパッド５ａに第１ボンディングによりワイヤ８を接続
し、更に第２ボンディングにより該ワイヤ８をチップ搭
載基体の該ボンディングパッド５ａに対応するり一ド７
に接続するワイヤボンディングを、個々のボンディング
パッド５ａに行うことが可能なものである。The bonding mechanism 1 includes a plurality of bonding parameters 5a.
A wire 8 is connected by first bonding to the bonding pad 5a on the semiconductor chip 5 bonded to the guide pad 6 of the chip mounting base, and then the wire 8 is connected to the chip mounting base by second bonding. The bonding pad 7 corresponding to the bonding pad 5a of
It is possible to perform wire bonding to each bonding pad 5a.
ボンディング制御回路２は、外部からの指示により、任
意選択のボンディングパッド５ａにワイヤボンディング
が行われるようにボンディング機構１を制御するもので
あり、一つの半導体チップに対して−通りのワイヤボン
ディングを行うようにさせる一回動作スイッチ２ａと、
複数の半導体チップに対して連続にワイヤボンディング
を行うようにさせる連続動作スイッチ２ｂとを有する。The bonding control circuit 2 controls the bonding mechanism 1 so as to perform wire bonding to an optional bonding pad 5a according to instructions from the outside, and performs wire bonding in different ways for one semiconductor chip. a one-time operation switch 2a,
It has a continuous operation switch 2b that allows wire bonding to be performed continuously on a plurality of semiconductor chips.
導通試験器３は、個々のワイヤ８の第１ボンディングを
終了した時点に、該ワイヤ８と前記グイパッドとの間の
導通試験を行って、ワイヤ８接続のボンディングパッド
５ａが空パッドであるか否かを検出するものである。こ
の導通試験器３には、特開昭６３−００７６４３号によ
って開示された本発明者提案の通電チエッカ−を充当す
ることができる。When the first bonding of each wire 8 is completed, the continuity tester 3 performs a continuity test between the wire 8 and the Gui pad to determine whether the bonding pad 5a connected to the wire 8 is an empty pad. It detects whether The continuity tester 3 may be a current checker proposed by the present inventor and disclosed in Japanese Patent Laid-Open No. 63-007643.
パッド指示回路４は、導通試験器３により検出された空
パッドを記憶し、該空パッドを除いたボンディングパッ
ド５ａにワイヤボンディングが行われるようにボンディ
ング制御回路に指示を与えるものであるる。The pad instruction circuit 4 stores the empty pads detected by the continuity tester 3 and gives instructions to the bonding control circuit so that wire bonding is performed on the bonding pads 5a excluding the empty pads.
このことによりこのワイヤボンダは、導通試験器３が空
パッドを検出し、その検出情報に基づいてパッド指示回
路４がボンディング制御回路２所望の指示を与えること
ができるので、ワイヤボンディング方法の第１実施例を
簡便に行うことが可能であり、また、導通試験器３によ
る空パッド検出が同じく第２実施例を可能にする。その
際、回動作スイッチ２ａは上記第１または第２実施例の
■の始動に用い、連続動作スイッチ２ｂは第１実施例の
■または第２実施例の■の始動に用いる。As a result, in this wire bonder, the continuity tester 3 detects an empty pad, and the pad instruction circuit 4 can give a desired instruction to the bonding control circuit 2 based on the detection information, so that the first implementation of the wire bonding method is possible. The example can be carried out easily, and empty pad detection by the continuity tester 3 similarly enables the second embodiment. At this time, the rotary operation switch 2a is used for starting (2) in the first or second embodiment, and the continuous operation switch 2b is used for starting (2) in the first embodiment or (2) in the second embodiment.
そして、その第１実施例で例えば１６０個のボンディン
グパッド５ａの中に３０個の空パッドがある場合は、す
べてのボンディングパッド５ａにワイヤボンディングを
行う場合と比較して、スループットが約２０％向上する
。いうまでもなくワイヤ８の費用も応分に低減される。In the first embodiment, for example, if there are 30 empty pads among the 160 bonding pads 5a, the throughput will be improved by about 20% compared to the case where wire bonding is performed to all the bonding pads 5a. do. Needless to say, the cost of the wire 8 is also reduced accordingly.
以上説明したように本発明によれば、半導体装置製造の
組立における、だいパッドに接着された半導体チップ上
のボンディングパッドに第１ボンディングによりワイヤ
を接続し、第２ボンディングにより該ワイヤを外部のリ
ードに接続するワイヤボンディングにおいて、複数のボ
ンディングパッドを有しその中に内部配線と無接続の空
パッドが含まれる複数同復路の半導体チップを対象とす
る際に、その復路が切り替わっても、空パッドを除いた
所要のワイヤボンディングを誤りなく行い得るようにな
り、ユーザの要望に応えながら不良品の多発防止並びに
生産性向上を可能にさせる効果がある。As explained above, according to the present invention, in assembly of a semiconductor device, a wire is connected to a bonding pad on a semiconductor chip bonded to a die pad by first bonding, and the wire is connected to an external lead by second bonding. In wire bonding, when targeting semiconductor chips that have multiple bonding pads and include empty pads that are not connected to internal wiring, and that have multiple return paths, even if the return path is switched, the empty pads This makes it possible to perform the necessary wire bonding without error, and has the effect of preventing the frequent occurrence of defective products and improving productivity while meeting user requests.
第１図はワイヤボンディング方法第１実施例のフローチ
ャート、
第２図はワイヤボンディング方法第２実施例のフローチ
ャート、
第３図はワイヤポンダ実施例の構成図、である。図にお
いて、
１はボンディング機構、
２はボンディング制御回路、
３は導通試験器、
４はパッド指示回路、
５は半導体チップ、
５ａはボンディングパッド、
６はグイパッド、
７はリード、
８はワイヤ、
である。
ワイヤボンディング方法第１実施例のフローチャート第
図
ワイヤボンディング方法第２実施例のフローチャート第
２ 図FIG. 1 is a flowchart of the first embodiment of the wire bonding method, FIG. 2 is a flowchart of the second embodiment of the wire bonding method, and FIG. 3 is a block diagram of the wire bonder embodiment. In the figure, 1 is a bonding mechanism, 2 is a bonding control circuit, 3 is a continuity tester, 4 is a pad instruction circuit, 5 is a semiconductor chip, 5a is a bonding pad, 6 is a guide pad, 7 is a lead, and 8 is a wire. . Flowchart of the first embodiment of the wire bonding method FIG. Flowchart of the second embodiment of the wire bonding method FIG.
Claims (1)
ングパッドに第１ボンディングによりワイヤを接続し、
更に第２ボンディングにより該ワイヤを外部のリードに
接続するワイヤボンディングにおいて、 複数のボンディングパッドを有しその中に内部配線と無
接続の空パッドが含まれる複数同型格の半導体チップを
対象とするに際して、 最初の半導体チップに対しては、空パッドを含むすべて
のボンディングパッドにワイヤボンディングを行い、そ
の途上、個々のワイヤの第１ボンディングを終了した時
点に該ワイヤとダイパッドとの間の導通試験を行って空
パッドを検出し、二つ目以降の半導体チップに対しては
、前記検出した空パッドを除いたボンディングパッドに
ワイヤボンディングを行うことを特徴とするワイヤボン
ディング方法。 ２）請求項１に記載のワイヤボンディング方法において
、 最初の半導体チップに対しては、空パッドを含むすべて
のボンディングパッドにワイヤボンディングを行うこと
に代えて、所要と目するボンディングパッドにワイヤボ
ンディングを行い、その途上に前記導通試験を行って、
ワイヤボンディングを施したボンディングパッドの中に
おける空パッドの有無を検出し、 検出の結果が無の場合は、二つ目以降の半導体チップに
対して最初の半導体チップに行ったワイヤボンディング
を継続し、 検出の結果が有の場合は、ワイヤボンディングの進行を
中止することを特徴とするワイヤボンディング方法。 ３）請求項１または２に記載のワイヤボンディング方法
を行うための装置であって、 複数のボンディングパッドを有する半導体チップを対象
に、前記第１及び第２ボンディングによるワイヤボンデ
ィングが可能なボンディング機構と、 任意選択のボンディングパッドにワイヤボンディングが
行われるようにボンディング機構を制御するボンディン
グ制御回路と、 個々のワイヤの第１ボンディングを終了した時点に、該
ワイヤと前記ダイパッドとの間の導通試験を行って前記
空パッドを検出する導通試験器と、導通試験器により検
出された空パッドを記憶し、該空パッドを除いたボンデ
ィングパッドにワイヤボンディングが行われるようにボ
ンディング制御回路に指示を与えるパッド指示回路と、 を有することを特徴とするワイヤボンダ。[Claims] 1) Connecting a wire to a bonding pad on a semiconductor chip bonded to a die pad by first bonding,
Furthermore, in wire bonding that connects the wire to an external lead by second bonding, when targeting multiple semiconductor chips of the same type that have multiple bonding pads and include empty pads that are not connected to internal wiring. For the first semiconductor chip, wire bonding is performed on all bonding pads including empty pads, and during this process, when the first bonding of each wire is completed, a continuity test is performed between the wire and the die pad. A wire bonding method comprising: detecting empty pads, and performing wire bonding to bonding pads other than the detected empty pads for the second and subsequent semiconductor chips. 2) In the wire bonding method according to claim 1, for the first semiconductor chip, instead of performing wire bonding on all bonding pads including empty pads, wire bonding is performed on desired bonding pads. and conduct the continuity test during the process,
The presence or absence of empty pads among the bonding pads subjected to wire bonding is detected, and if there is no detection result, the wire bonding performed on the first semiconductor chip is continued for the second and subsequent semiconductor chips, A wire bonding method characterized in that, if the detection result is positive, the progress of wire bonding is stopped. 3) An apparatus for performing the wire bonding method according to claim 1 or 2, comprising: a bonding mechanism capable of performing wire bonding by the first and second bonding on a semiconductor chip having a plurality of bonding pads; , a bonding control circuit that controls the bonding mechanism so that wire bonding is performed to an optional bonding pad; and upon completion of the first bonding of each wire, conducting a continuity test between the wire and the die pad. a continuity tester that detects the empty pad by using the continuity tester; and a pad instruction that stores the empty pads detected by the continuity tester and instructs the bonding control circuit to perform wire bonding to bonding pads other than the empty pads. A wire bonder comprising: a circuit;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188372A JP2836212B2 (en) | 1990-07-17 | 1990-07-17 | Wire bonding method and wire bonder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188372A JP2836212B2 (en) | 1990-07-17 | 1990-07-17 | Wire bonding method and wire bonder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0474448A true JPH0474448A (en) | 1992-03-09 |
| JP2836212B2 JP2836212B2 (en) | 1998-12-14 |
Family
ID=16222467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188372A Expired - Fee Related JP2836212B2 (en) | 1990-07-17 | 1990-07-17 | Wire bonding method and wire bonder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836212B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140103096A1 (en) * | 2012-10-15 | 2014-04-17 | Hanmin Zhang | Wire bonding machine and method for testing wire bond connections |
| US20150246411A1 (en) * | 2012-11-16 | 2015-09-03 | Shinkawa Ltd. | Wire-bonding apparatus and method of wire bonding |
-
1990
- 1990-07-17 JP JP2188372A patent/JP2836212B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140103096A1 (en) * | 2012-10-15 | 2014-04-17 | Hanmin Zhang | Wire bonding machine and method for testing wire bond connections |
| US20150246411A1 (en) * | 2012-11-16 | 2015-09-03 | Shinkawa Ltd. | Wire-bonding apparatus and method of wire bonding |
| US9457421B2 (en) * | 2012-11-16 | 2016-10-04 | Shinkawa Ltd. | Wire-bonding apparatus and method of wire bonding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836212B2 (en) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532739A (en) | Automated optical inspection apparatus | |
| US20010001541A1 (en) | Structure and method for probing wiring bond pads | |
| US7164283B2 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| JPH0474448A (en) | Wire bonding method and wire bonder | |
| JPH0587889A (en) | Semiconductor circuit element and test processing method therefor | |
| KR100295415B1 (en) | How to Check the Wire Bonding Status of Semiconductor Packages | |
| TW513795B (en) | Wire bonding method and system for fabricating semiconductor package | |
| EP0632493A1 (en) | Semiconductor device with twice-bonded wire and method for manufacturing | |
| JPH03104252A (en) | Manufacture of tape carrier | |
| JPS6097630A (en) | Method for wire bonding | |
| JP3443181B2 (en) | Wire bonding method and wire bonding apparatus | |
| JP3567644B2 (en) | Coordinate detection order determination device for wire bonder | |
| JPS637643A (en) | Wire bonder | |
| JPH09148387A (en) | Apparatus for processing semiconductor product | |
| KR100231835B1 (en) | Apparatus for wire bonding | |
| JPH09113576A (en) | Method and device for inspecting small element electrical characteristic | |
| JP3082749B2 (en) | Semiconductor device and manufacturing method | |
| KR100296134B1 (en) | image cognizance method for detecting the dual wirebonding | |
| JPH08335616A (en) | Semiconductor device and testing method thereof | |
| JP2004039915A (en) | Semiconductor device | |
| JPH01241138A (en) | Wire bonding of semiconductor device | |
| JPH02216475A (en) | Inspecting method for semiconductor device | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| JPH05206199A (en) | Semiconductor device | |
| JPH02297948A (en) | Bonding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |