JPH0473929A - パタン形成方法 - Google Patents

パタン形成方法

Info

Publication number
JPH0473929A
JPH0473929A JP2186866A JP18686690A JPH0473929A JP H0473929 A JPH0473929 A JP H0473929A JP 2186866 A JP2186866 A JP 2186866A JP 18686690 A JP18686690 A JP 18686690A JP H0473929 A JPH0473929 A JP H0473929A
Authority
JP
Japan
Prior art keywords
pattern
area
electron beam
layer
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2186866A
Other languages
English (en)
Inventor
Emi Tamechika
恵美 為近
Kazuhiko Komatsu
一彦 小松
Korehito Matsuda
松田 維人
Shigeru Moriya
茂 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2186866A priority Critical patent/JPH0473929A/ja
Publication of JPH0473929A publication Critical patent/JPH0473929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の製造に用いるパタン形成方法、特
に電子ビームを用いたパタン形成において集積回路等の
設計パタンデータに対して下層からの電子ビームの後方
散乱による電子の過剰照射のために生ずる設計パタンと
実際のパタンとの寸法等のずれを補正し解消することを
特徴とするパタン形成方法に関する。
〔従来の技術〕
集積回路等の製造においては、シリコンなどの半導体基
板上に設計パタンに応じて、絶縁膜や導電性膜などを乗
せることにより回路素子を構成し、それをさらに上層に
おいて金属で接続配線して回路を製作する。設計回路に
応じて配線するためには、まず基板上に既に形成した回
路素子などの上に配線材料となる金属の膜を蒸着などの
方法によって形成する。その後電子ビームを用いた直接
描画では、この上に電子ビーム用レジストを塗布して、
設計パタンの所定の位置に電子ビームを適正量照射した
後、現像処理を施してレジストの電子ビーム照射部(ポ
ジ型レジストの場合)もしくは未照射部(ネガ型レジス
トの場合)を除去する工程により基板とその上に既に形
成した層の上に、所望のレジストパタンを形成する。そ
の後、このレジストパタンを保護膜として配線用材料の
膜を所望の形にエツチングすることにより配線パタンを
形成し、後にレジストパタンを除去するという工程を経
る。さらに、配線層が一層でなく複数層に及ぶ場合はこ
の上に配線相互の電気的接続を目的とする導通孔を有す
る絶縁膜を形成した上で、同様な工程を経て、配線層を
重ねていく。ここで第1図及び第1O図を参照してこの
様な配線層形成の工程の例を以下に2つ示す。第1図(
a) 、 (b)は本発明に係る実施例の代表的な部分
の概略を示す平面図であり、第10図(a) 、 (b
)は、第1図(a) 、 (bjの断面図で本発明が解
決しようとする課題を含む従来技術を示している。第1
図及び第10図において、■は当該層パタン、2は下層
パタン、3は照射量減少領域、4はMo層、5はW層、
6は絶縁膜、7は配線材料(A I )を示す。
(i)  配線層の形成においては、下層の素子部分と
の電気的接続のためのコンタクト・ホールを導電材料で
埋め込みつつ、その上に配線用の膜を形成する必要があ
るが、回路全体の集積化、微細化に伴いコンタクト・ホ
ールの幅が狭くなるにつれてこの部分への配線用金属の
蒸着か困難になった。そのためタングステン(W)の選
択成長やTiWを敷き込むなど、他の導電性物質を用い
てコンタクト・ホール部での電気的接続を可能にする方
法が行われている。この導電性物質として電子を散乱し
やすい重金属を用いる場合もある。例えば、Wを選択成
長させたコンタクトホール部の配線を断面から見ると第
10図(a)のようになる。
(ii)  配線層が一層でなく複数層におよぶ場合、
下層の配線においては、モリブデン(Mo)などの重金
属を材料として配線を作成し、その上層において、アル
ミニウムなどの軽金属材料で、配線層を形成する場合が
ある。この様子を断面から見ると第1O図(b)のよう
になる。
第10図(a)、 (b)の例は、基板中に電子を散乱
しやすい物質が部分的に存在する場合である。ここで電
子を散乱しやすい物質とは半導体基板であるSiに比べ
密度の高い材料で、WやMOなどの重金属があげられる
。レジスト膜に電子ビームを照射する際、基板中に電子
を散乱しゃすい物質があると、その物質によって上方に
散乱された電子がレジスト中に戻り、さらに反応を進め
る。このため、基板中にWやMoなどを有する部分にお
いては、下層からの散乱の効果により元来の照射量より
も多い量の電子ビームが照射されたような効果を生じ、
レジストがより多く感光される。その結果、下層に重金
属層を伴う部分のレジストパタンは肥大化し、所望のパ
タンか得られないばかりが場合によっては、近接するパ
タンと接触してしまい、配線において電気的な短絡が起
こるなど、回路としての信頼性に大きな問題を生ずると
いう欠点があった。
〔発明が解決しようとする課題〕
本発明の目的は、下層に重金属を伴う場合の配線層形成
において、後方散乱の効果を補正するための電子ビーム
描画方法とそのためのパタンデータ処理方法とを用いる
ことを特徴とするパタン形成方法を提供することにある
〔課題を解決するための手段〕
上記目的を達成するために、配線層形成のための電子ビ
ーム描画の際、下層の重金属と重なる領域、もしくはそ
の近傍の領域を含む部分について、それ以外の部分より
照射量を減らして描画する処理を施したことを最も主要
な特徴とする。
本発明の特徴は下記に示す通りである。即ち、本発明は
半導体基板上に電子ビームを用いて集積回路等のパタン
を形成する方法であって、基板中に電子が散乱しやすい
物質が存在している領域に対する電子ビームの照射量を
、基板中に電子が散乱しやすい物質か存在していない領
域に対する電子ビームの照射量よりも、少なくすること
を特徴とするパタン形成方法としての構成を有するもの
であり、具体的には パタン形成すべき層のパタンデータP。の他に、前記電
子が散乱しやすい物質か存在している領域で使用したパ
タンデータP1を同時に利用するデータ処理法を用いて
パタン形成することを特徴とするパタン形成方法として
の構成を有するものであり、更に具体的には 前記パタン形成すべき層のパタンデータP。と電子が散
乱しやすい物質が存在している領域のパタンデータP1
とを同時に利用するデータ処理法において、図形パタン
の減算処理POPIを実施する工程を含むことを特徴と
するパタン形成方法としての構成を有するものである。
〔作  用〕
以下に図面を用いて本発明の動作原理を詳細に説明する
。前述の如(第1図(a)、 (b)は、下層に重金属
を伴う部分の例で、配線パタンを表わしており、第1O
図(a)、 (b)が、各々その断面図になっている。
この部分は下に重金属の層を持っているので、第1図に
斜線で表わされた矩形領域には、他の配線部分より少な
い照射量を付与する。そのためには、第1図のパタンに
対して、斜線部に示す照射量減少領域用パタンとそれ以
外の標準照射量領域用パタンの2つの部分にパタンを分
離させる必要がある。このデータ処理において、人間が
個々のパタンを直接処理するのは、誤動作、処理時間の
点で、現実的でないので、これを計算機上で自動的に生
成する方法を以下に説明する。最も単純な場合には、2
つのパタンの分離は次のようなステップで行う。当該層
に形成すべきパタンをP。
、下層重金属層パタンをPHMとする。
ステップ1:パタンPHMをPlとする。
ステップ2:パタンP0からPlを減算処理したパタン
をPsTとする。
ここで、上記のような2つのステップを基本として、a
)P)1MがP。に包含されない場合、すなわちPHM
nPo≠PHMの場合は、ステップ1の代わりにステッ
プビとして、P)IMとP。の積集合演算P)IMnP
oを行いその結果をp%とする。また、b)第1図(a
)に示したように照射量減少領域を下層パタンP+より
広げる場合は、ステップ1の代わりにステップ1′とし
て、PHMに太らせ処理を施す工程を加えその結果をP
l”とする。この処理により得られたパタンP1もしく
はP1゛、Pl”は、重金属による後方散乱の効果が大
きい領域なので、照射量を減らすパタンとし、PsTは
標準照射量を付与するパタンとする。
〔実 施 例〕
以下に、具体的なパタンに対する処理方法を例を用いて
説明する。
まず、ここで用いたパタンの基本的な図形処理操作につ
いて、簡単に説明する。第2図(a)は、“太らせ”と
呼ばれる処理で、パタンの全ての辺を、図形が大きくな
る向きに、ある一定距離移動させる処理である。301
は太らせ前の図形、311は太らせ後の図形を示す。
第2図(b)は、図形間の“減算”処理を示す。図形3
02.303から図形312,313を減算した結果が
図形322,323である。図形322323では、領
域を明示するため斜線を入れたまた第2図(C)は、図
形間の“乗算“処理を示す。
これは2図形間の積集合演算処理に相当するが、ここで
は簡単のために乗算と呼ぶ。図形304゜305に図形
314,315を乗算した結果が、斜線で示された図形
324,325である。
まず、太らせ、減算、乗算の図形処理の具体的な計算方
法について説明する。ここで示すのは一例であって、機
能を実現できればここで述べる手法に限定されるもので
ない。
太らせ処理は各辺を移動させれば良く、処理上問題はな
い。減算、乗算は、「スリット法」を用いて行う。また
、減算、乗算などの図形演算の際、元の図形に重複部分
が無いことを前提とする。
このため、あらかじめ図形に輪郭化処理を施す。
まず、この輪郭化処理をスリット法を用いて行う方法を
説明する。
この手法は計算機に適した算法で、処理速度も早いこと
から一般的に広く用いられている。スリット法は多角形
の各頂点を通り、互いに平行な直線によって区切られる
スリットに注目し、各スリット毎に処理を進める。簡単
のためにスリットは多角形の一辺を含む方向にとり、こ
こではY軸方向とする。まず多角形のX軸に平行な辺を
図形内部を左に見るように方向付け、ベクトルとして記
述する。矩形4個からなる第3図で、スリット2に注目
すると、スリット内では左向きと右向きのベクトル10
01から1008の8個のベクトルの集合となる。図形
が存在していない上方から下方へ処理を進めることとし
、図形重複度にの初期値を0とする。図形重複度は、左
向きのベクトルが存在すれば+1し、右向きのベクトル
が存在すれば−1すると、重複度を累計していくことで
、ベクトルで挟まれる各領域の図形重複度が計算できる
。各領域での重複度kを第3図中に示した。
図形重複度が0から1に変わるベクトルと、図形重複度
が1から0に変わるベクトルを取り出せば、輪郭をなす
X軸に平行なベクトルを求めることができる。第3図の
太いベクトルが、輪郭をなすX軸に平行なベクトルであ
る。この処理を全スリットに対して施せば、入力図形の
輪郭のうちX軸に平行な辺を抽出できる。Y軸に平行な
辺は、例えば次のようにすれば求められる。得られたX
軸に平行なベクトルを始点と終点の2点に分け、各点を
座標値Xを第1キー、座標値Yを第2キーとしてソート
する。できた点列を2つずつ組にしてゆけば、それら2
つの点がY軸に平行なベクトルの始点と終点となる。こ
のようにして、輪郭辺の抽出が可能となる。
次にスリット法を用いて減算処理を説明する。
パタンPAからパタンPRを減算するPA−PRを例に
、第4図を用いて説明する。説明を簡単にするため第4
図(a)に示すように、PA、Plとも既に輪郭抽出さ
れ、図形の重なりが無いとする。PAを構成するX軸に
平行な辺は図形内部を左にみる向きに方向付ける。一方
、Pitを構成するX軸に平行な辺は、PAとは逆向き
の方向を持たせる。両者のベクトルを一緒にしてスリッ
ト法を適用すれば、減算処理した図形の輪郭ベクトルを
求めることができる。第4図(b)はPRのベクトルの
向きを変えて、スリット法を適用した結果で、斜線部が
PAP!lを示している。スリット3に、図形の重複度
にの値を併せて示した。この説明では、PAはPlを包
含するとしたが、PiがPAに包含されない場合にも同
様に減算PA Pl1を行うことができる。PgがPA
に包含されない場合には、重複度が−1となる領域が存
在するが、この場合にも重複度が0から1に変わるベク
トルと1から0に変わるベクトルをとりだすことにより
PAPBの演算結果を得る。
スリット法による乗算処理は、パタンPcとパタンPD
の乗算PcnPpを例に、第5図(a)、 (b)を用
いて説明する。Pc、Pnは、共に輪郭抽出処理済みと
する。第5図(a)のようにPc、Po共にX軸に平行
な辺は、図形内部を左側にみる向きに方向付けて、スリ
ット法により図形重複度を求める。
図形重複度kが、0または1から2に変わるベクトルと
、2から0またはlに変わるベクトルとを取り出せば、
重複部分すなわち乗算結果が求められる。第5図(b)
は、スリット法による乗算方法を表わしており、斜線部
がPcnPoを示している。
スリット3に、図形の重複度にの値を併せて示した。
次に具体的な実施例を示す。領域を分けて照射量を変え
て描画する方法は、下層に重金属などの電子を散乱しや
すい物質の層を伴う場合に有効であるが、その−例とし
てコンタクトホール部の配線がある。コンタクトホール
部における重金属層との重なりは、例えば第6図(a)
の様に重複部分を包含する形で現れる。外枠図形(パタ
ン)7001が、ここで描画しようとする層の配線パタ
ンであり、中央の対角線付きの矩形の図形(パタン)7
002が、下層コンタクトホールの埋め込みパタンであ
る。パタンの寸法は例えば0.5μmを基準寸法とする
場合、線幅L1が0.5μmで、コンタクトホール回り
のパッド部L2は0.3μm、配線部の間隔L3を0.
9μmとする。この場合コンタクトホール回りのパッド
部と隣接配線パタンとの間隔La  L!は、0,6μ
mとなりこの部分が照射量過剰によって肥大化すると配
線との接触が起こりやすい。コンタクトホール部の配線
パタンの場合、下層のコンタクトホール埋め込みパタン
は当該層パタンに包含されるので乗算処理は必要とせず
、コンタクトホール図形(パタン)7002をそのまま
パタンP1とする(ステップI)。
次にステップ2で元の図形Poに相当する図形(パタン
)7001からPlを減算処理したものをpstとし、
第6図(b)に斜線部で表わした。従って、領域P+に
は照射量を減らした電子ビーム描画を行い、領域PsT
には標準照射量の電子ビーム描画を行うことにより、下
層重金属による後方散乱の効果を考慮した描画ができ、
所望のパタンか得られる。下層コンタクトホール埋め込
みにTiWを用い、電子ビーム用ネガ型レジスト、例え
ばシラプレー社製5AL601−ER7を膜厚1.Q、
、czmで使用した場合、加速電圧30keVの電子ビ
ームによる大面積描画領域に対する適正照射量6μC/
cm2とする。ここでは、細い配線パタンであるから自
己近接効果を考慮して領域PsTへの照射量は9μC/
cm”とし、領域P1には5μC/cm”の照射量を付
与することによりパッド部の照射量を実質的に適正化し
、パタンの肥大化を避けることができる。これは、基本
的な2ステツプのみで処理した場合である。
また上の例で、コンタクトホール部の照射量減少領域を
第1図(a)に示したように拡大して描画する場合を第
7図を用いて説明する。元のパタン図形を第7図(a)
に示す。図形8001は、当該層に形成しようとするパ
タン図形、図形8002は下層のコンタクトホールパタ
ンである。太らせ幅L1は上の例で0.1μmとする。
ステップ1で8002をPlとした後、この図形を幅L
wつまり0゜1μmだけ太らせる処理をし、その結果得
られた図形8012をPl”とし、第7図(b)に斜線
部で示した。次にステップ2で元の図形P0に相当する
8001からPI”を減算処理したものをPSTとし、
第7図(C)に斜線部で表わした。従って、−辺0.7
μmの正方形の領域P1”には照射量を5μC/cm!
とじ、piTには照射量9μC/cm”の電子ビーム描
画を行う。これにより、所望のパタン形成において、上
述の場合と同様もしくはそれ以上の効果を得ることがで
きる。
もう1つの実施例として、多層配線において下層の配線
材料に重金属を用いた場合の上層の配線パタン形成の例
を第8図(a)に示す。パタン寸法は例えば線幅L1を
0.8μm1配線間隔L2を1゜0μmとする。この場
合は、下層の配線パタンと重複部分が一致しない。ステ
ップ1°で重複部分をパタン9001と下層パタン90
02との乗算処理により求め、これをP1’とする(第
8図(b)斜線部)。次に、ステップ2で第8図(C)
に示すように元の配線パタンPaからPloを減算処理
した図形をPI3丁とする。下層の配線材料としてMo
を上層の配線材料としてAIを用い、前述の例と同様に
電子ビーム用レジスト5AL601−ER7を膜厚1.
 0μmで用いた場合、領域P1°には加速電圧30k
eVで照射量5μC/cm”で電子ビーム照射し、領域
PIiTには照射量9μC/cm”を付与することによ
り、後方散乱によるパタンの肥大化を防ぎ、良好なパタ
ンを形成することができた。
また上記のような2つの例を同時に処理しようとする場
合すなわち、基板中にコンタクトホール層を含み、かつ
Moなどの配線層を含む場合には、まずコンタクトホー
ル層パタンと下層重金属層のパタンを同時に一定線幅太
らせ処理してPHMとし、ステップ1で設計パタンP0
とP□との乗算処理の結果を照射量を減する領域PIと
する。その後ステップ2でP。からPlを減算処理した
結果をP8↑とし、標準照射量を付与する。但しこの場
合には、上下配線の交差部についても照射量減少領域を
拡大した。このように、下に2層以上の重金属層がある
場合にもその太らせ幅などのパラメータ値を変えるなど
の方法を併用して、同時処理を施すこともできる。
これまでの実施例は全てネガ型レジストを想定して述べ
たが、ポジレジストを用いてパタン形成する場合も同様
に処理できることを第9図を用いて説明する。ポジレジ
ストを用いたパタン形成では、まずパタンデータP′。
をポジネガ反転してP。
とじこの部分に電子ビーム照射する(第9図(a))。
照射部のレジストが現像処理により取り除かれるので、
基板中に電子を散乱しやすい物質を有する部分の電子の
後方散乱の影響は、配線部分のレジストパタンか細まる
形で現れる。過剰照射という点では同じなので、当該層
のポジネガ反転パタンデータP0と下層で用いたパタン
データP1を第9図(b)に示すように乗算処理してP
+’とし、PaからP1′を減算処理した結果を第9図
(C)に示すようにPsTとする。PSTは標準照射量
で、P+’は照射量を減らして描画することにより、ポ
ジレジストの場合にもパタンの細まりを防ぎ、パタンを
改善することができる。
〔発明の効果〕
本発明は、下層に重金属パタンを有するレジスト層への
電子ビーム描画において、後方散乱による電子の過剰照
射のために生ずる設計パタンと実際のパタンとの寸法等
のずれを解消するための手法を提供するものである。本
発明により、従来生じていた後方散乱によるパタンの肥
大化や、隣接パタンとの接触などの問題が解消された。
また、本発明では、照射量を減らすという方法のみなら
ず、その領域のパタンデータ生成方法についても従来の
簡単な図形処理を組み合わせて機能を実現していること
から、パラメータ値や、図形処理手順を変更するだけで
、パタン描画装置に適したノくタンデータを容易に発生
できる利点を有している。
【図面の簡単な説明】
第1図(a)、 (b)は本発明に係る実施例の代表的
な部分の概略を示す平面図、第2図(a)、 (b)、
 (C)は本発明を実現するための3種類の図形演算処
理である太らせ処理、減算処理と乗算処理をそれぞれ示
している。第3図は図形演算の前に必要な輪郭化処理を
スリット法を用いて説明した図である。第4図はスリッ
ト法による減算処理を示し、第5図は同じ(スリット法
による乗算処理を示す。第6図から第9図までは、本発
明の一実施例を示すパタン図であり、第6図はコンタク
トホール部を基本的な2つのステップによって処理した
場合を示す。第7図はコンタクトホール部を太らせ処理
を含むステップにより処理した場合、第8図は多層配線
において乗算処理を含むステップにより処理した場合の
例をそれぞれ示している。第9図は本発明にポジレジス
トを用いた場合の実施例を示すパタン図である。第1O
図(al、 (b)は、第1図(a)。 fb)の断面図で本発明が解決しようとする課題を含む
従来技術を示している。 1・・・・・・当該層パタン 2・・・・・・下層パタン 3・・・・・・照射量減少領域 4・・・・・・Mo層 5・・・・・・W層 6・・・・・・絶縁膜 7・・・・・・配線材料(A I ) 301〜305,311〜315.322〜325゜7
001.7002,8001,8002,8012゜9
001.9002・・・・・・図形(パタン)1001
〜1008・・・・・・ベクトル特許出願人  日本電
信電話株式会社

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に電子ビームを用いてパタンを形成
    する方法であって、基板中に電子が散乱しやすい物質が
    存在している領域に対する電子ビームの照射量を、基板
    中に電子が散乱しやすい物質が存在していない領域に対
    する電子ビームの照射量よりも、少なくすることを特徴
    とするパタン形成方法。
  2. (2)パタン形成すべき層のパタンデータP_0の他に
    、前記電子が散乱しやすい物質が存在している領域で使
    用したパタンデータP_1を同時に利用するデータ処理
    法を用いてパタン形成することを特徴とする前記請求項
    1記載のパタン形成方法。
  3. (3)前記パタン形成すべき層のパタンデータP_0と
    前記電子が散乱しやすい物質が存在している領域のパタ
    ンデータP_1とを同時に利用するデータ処理法におい
    て、図形パタンの減算処理P_0−P_1を実施する工
    程を含むことを特徴とする前記請求項2記載のパタン形
    成方法。
JP2186866A 1990-07-13 1990-07-13 パタン形成方法 Pending JPH0473929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2186866A JPH0473929A (ja) 1990-07-13 1990-07-13 パタン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2186866A JPH0473929A (ja) 1990-07-13 1990-07-13 パタン形成方法

Publications (1)

Publication Number Publication Date
JPH0473929A true JPH0473929A (ja) 1992-03-09

Family

ID=16196041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2186866A Pending JPH0473929A (ja) 1990-07-13 1990-07-13 パタン形成方法

Country Status (1)

Country Link
JP (1) JPH0473929A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2436592A1 (en) 2010-09-30 2012-04-04 Sanyo Electric Co., Ltd. Electric bicycle hub unit, and electric bicycle including the hub
JP2019176047A (ja) * 2018-03-29 2019-10-10 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2436592A1 (en) 2010-09-30 2012-04-04 Sanyo Electric Co., Ltd. Electric bicycle hub unit, and electric bicycle including the hub
JP2019176047A (ja) * 2018-03-29 2019-10-10 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画装置及びマルチ荷電粒子ビーム描画方法

Similar Documents

Publication Publication Date Title
US5790417A (en) Method of automatic dummy layout generation
US4895780A (en) Adjustable windage method and mask for correction of proximity effect in submicron photolithography
US5667923A (en) Charged particle beam exposure compensating proximity effect
US6586341B2 (en) Method of manufacturing semiconductor device
US5597668A (en) Patterned filled photo mask generation for integrated circuit manufacturing
JP4880151B2 (ja) 集積回路に相互接続ラインを形成する方法と装置
US4597826A (en) Method for forming patterns
JPH0258328A (ja) イオンビーム加工方法
JP2647000B2 (ja) 電子ビームの露光方法
US8048600B2 (en) Parameter extracting method
JPH0473929A (ja) パタン形成方法
JPH0426109A (ja) 図形パターン発生方法
JP3286225B2 (ja) パターン設計方法
JPS60220976A (ja) 半導体装置の製造方法
JP3366686B2 (ja) 光露光用マスクの検査方法
JP3165712B2 (ja) 半導体装置の製造方法
JP4425427B2 (ja) 電子線描画用マスク及びその作製方法
JPH07130741A (ja) 半導体装置の製造方法
JP2002296759A (ja) マスクの製造方法及び電子線描画データ生成方法
JPS59155149A (ja) 集積回路装置の製造方法
JPH1027796A (ja) 半導体集積回路装置およびその製造方法
JPS607131A (ja) パタ−ン形成方法
JPS6015920A (ja) 半導体装置の製造方法
KR20230141756A (ko) 조셉슨 접합 제조 방법 및 생산 라인 기기
JPS63122245A (ja) 半導体装置の製造方法