JPH0472467B2 - - Google Patents
Info
- Publication number
- JPH0472467B2 JPH0472467B2 JP56152900A JP15290081A JPH0472467B2 JP H0472467 B2 JPH0472467 B2 JP H0472467B2 JP 56152900 A JP56152900 A JP 56152900A JP 15290081 A JP15290081 A JP 15290081A JP H0472467 B2 JPH0472467 B2 JP H0472467B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- fluctuations
- input
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000004804 winding Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 238000003079 width control Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はスイツチング・レギユレータに関す
る。スイツチング・レギユレータはいわゆるDC
−DCコンバータであり、一次側直流入力を
PWM制御（パルス幅変調制御）によつて交流に
した上で、トランスを介し二次側に所定レベルで
且つ安定化した直流出力を得るものである。この
場合の安定化は前記PWM制御に従つてなされ
る。
る。スイツチング・レギユレータはいわゆるDC
−DCコンバータであり、一次側直流入力を
PWM制御（パルス幅変調制御）によつて交流に
した上で、トランスを介し二次側に所定レベルで
且つ安定化した直流出力を得るものである。この
場合の安定化は前記PWM制御に従つてなされ
る。
このPWM制御は、安定化を阻害する変動要因
に応じて前記交流のパルス幅を広狭変化させるも
のである。ここにいう変動要因の検出のために一
般に入力電圧変動又は出力電圧変動を検知する手
法が採られている。これら入力および出力電圧の
両変動を検知するのが最も好ましいが、出力電圧
の変動を採り入れる場合には、一次側に設けられ
るPWM制御回路との間の直流レベルの絶縁が必
要であるから、出力電圧変動検出部とPWM制御
回路との間には別途トランスを設けなければなら
ない。このため、入力電圧変動のみを検出するの
が普通であり、又、その入力電圧変動のみを検出
するだけでもかなりの安定化が図れる。しかし、
前述した出力電圧変動検出部およびこれに協働す
べき前記のトランス等を用いることなしに、その
出力電圧変動を検出し且つこれを前記PWM制御
回路にフイードバツクできればより好ましいこと
は言うまでもない。
に応じて前記交流のパルス幅を広狭変化させるも
のである。ここにいう変動要因の検出のために一
般に入力電圧変動又は出力電圧変動を検知する手
法が採られている。これら入力および出力電圧の
両変動を検知するのが最も好ましいが、出力電圧
の変動を採り入れる場合には、一次側に設けられ
るPWM制御回路との間の直流レベルの絶縁が必
要であるから、出力電圧変動検出部とPWM制御
回路との間には別途トランスを設けなければなら
ない。このため、入力電圧変動のみを検出するの
が普通であり、又、その入力電圧変動のみを検出
するだけでもかなりの安定化が図れる。しかし、
前述した出力電圧変動検出部およびこれに協働す
べき前記のトランス等を用いることなしに、その
出力電圧変動を検出し且つこれを前記PWM制御
回路にフイードバツクできればより好ましいこと
は言うまでもない。
従つて本発明の目的は、前述した出力電圧変動
検出部およびこれに協働すべきトランス等を導入
せずに簡単な回路構成で実質的に出力電圧変動に
も追従した安定化制御を行なうことのできるスイ
ツチング・レギユレータ、特にフオワード形のス
イツチング・レギユレータを提案することであ
る。
検出部およびこれに協働すべきトランス等を導入
せずに簡単な回路構成で実質的に出力電圧変動に
も追従した安定化制御を行なうことのできるスイ
ツチング・レギユレータ、特にフオワード形のス
イツチング・レギユレータを提案することであ
る。
上記目的に従い本発明は、トランスと、該トラ
ンスの一次側において直流入力を該直流入力の電
圧変動に応じたパルス幅の交流信号に変換するパ
ルス幅変調制御回路とを有し、前記トランスの二
次側において整流した後所定レベルの直流出力を
得るようにしたフオワード形のスイツチング・レ
ギユレータにおいて、前記トランスの二次側の出
力電圧の変動に対応した負荷電流の変動に伴つて
該トランスの一次側に誘起された一次側入力電流
の変動を検出する入力電流変動検出部を該トラン
スの一次側に設け、前記直流入力の電圧変動に加
えて前記一次側入力電流の変動をも前記パルス幅
変調制御回路の制御入力とするようにしたことを
特徴とするものである。
ンスの一次側において直流入力を該直流入力の電
圧変動に応じたパルス幅の交流信号に変換するパ
ルス幅変調制御回路とを有し、前記トランスの二
次側において整流した後所定レベルの直流出力を
得るようにしたフオワード形のスイツチング・レ
ギユレータにおいて、前記トランスの二次側の出
力電圧の変動に対応した負荷電流の変動に伴つて
該トランスの一次側に誘起された一次側入力電流
の変動を検出する入力電流変動検出部を該トラン
スの一次側に設け、前記直流入力の電圧変動に加
えて前記一次側入力電流の変動をも前記パルス幅
変調制御回路の制御入力とするようにしたことを
特徴とするものである。
以下図面に従つて本発明を説明する。
第１図は一般的なフオワード形スイツチング・
レギユレータを示す回路図である。本図において
１０はトランスであり、その一次側および二次側
はそれぞれ１１および１２で示される。一次側１
１には直流入力DCinが供給され、二次側１２に
は所定レベルの直流出力DCoutが取り出される。
直流入力DCinは、トランス１０を通過するため
に一旦パルス幅変調制御回路１４において交流信
号に変換される。なお１３はリツプル除去用のコ
ンデンサ、１７はパルス幅変調制御回路１４への
電源供給ラインである。この回路１４は、スイツ
チ素子（例えばトランジスタ）１５をオンオフす
ることにより、直流入力DCinを交流信号に変換
する。この場合、ライン１６より直流入力DCin
の電圧流動を検出し、前記交流信号のパルス幅を
も制御する。該交流信号の電圧が高低変動したと
きにパルス幅を狭く又は広く制御するのである。
かくして、安定化された交流信号がトランス１０
の一次側コイルに流れ、その二次側コイルに所定
レベルの交流信号が誘起される。この二次側交流
信号は整流回路１８によつて整流された後、所定
レベルの直流出力DCoutに変換される。
レギユレータを示す回路図である。本図において
１０はトランスであり、その一次側および二次側
はそれぞれ１１および１２で示される。一次側１
１には直流入力DCinが供給され、二次側１２に
は所定レベルの直流出力DCoutが取り出される。
直流入力DCinは、トランス１０を通過するため
に一旦パルス幅変調制御回路１４において交流信
号に変換される。なお１３はリツプル除去用のコ
ンデンサ、１７はパルス幅変調制御回路１４への
電源供給ラインである。この回路１４は、スイツ
チ素子（例えばトランジスタ）１５をオンオフす
ることにより、直流入力DCinを交流信号に変換
する。この場合、ライン１６より直流入力DCin
の電圧流動を検出し、前記交流信号のパルス幅を
も制御する。該交流信号の電圧が高低変動したと
きにパルス幅を狭く又は広く制御するのである。
かくして、安定化された交流信号がトランス１０
の一次側コイルに流れ、その二次側コイルに所定
レベルの交流信号が誘起される。この二次側交流
信号は整流回路１８によつて整流された後、所定
レベルの直流出力DCoutに変換される。
この第１図の回路は一次側の入力電圧の変動の
みを検出しているが、二次側の出力電圧の変動を
も検出する形式のものがあり、安定度の面からす
れば最も良い。この出力電圧の変動をも検出する
形式のスイツチング・レギユレータでは図中点線
で示すルートの系を付加している。ブロツクｄは
例えば分圧抵抗からなり直流出力DCoutの電圧変
動を検出し、この検出結果はパルス幅制御回路１
４の制御入力Ｃにフイードバツクされる。ところ
がこの形式では、一次側と二次側の直流レベルの
相違を絶縁すべく別途トランスTrを設けなけれ
ばならず、又、直流出力の変動を交流に変換（ト
ランスTrを通過させるため）する変換部acを要
する。
みを検出しているが、二次側の出力電圧の変動を
も検出する形式のものがあり、安定度の面からす
れば最も良い。この出力電圧の変動をも検出する
形式のスイツチング・レギユレータでは図中点線
で示すルートの系を付加している。ブロツクｄは
例えば分圧抵抗からなり直流出力DCoutの電圧変
動を検出し、この検出結果はパルス幅制御回路１
４の制御入力Ｃにフイードバツクされる。ところ
がこの形式では、一次側と二次側の直流レベルの
相違を絶縁すべく別途トランスTrを設けなけれ
ばならず、又、直流出力の変動を交流に変換（ト
ランスTrを通過させるため）する変換部acを要
する。
そこでこのような構成要素Tr、ac等を導入せ
ずに実質的に直流出力DCoutの電圧変動をも加味
して、高安定度のスイツチング・レギユレータを
実現しようというのが本発明の狙いである。
ずに実質的に直流出力DCoutの電圧変動をも加味
して、高安定度のスイツチング・レギユレータを
実現しようというのが本発明の狙いである。
第２図は本発明に基づくフオワード形のスイツ
チング・レギユレータを示す回路図である。本図
中、第１図と同一の構成要素には同一の参照番号
又は記号を付して示してある。従つて、２１が新
たに採用された構成要素となる。本発明の原理的
な考えは、直流出力DCoutの電圧変動が二次側の
負荷（図示せず）の負荷電流の変動と関連がある
ことに着目し、しかもその負荷電流の変動が、ト
ランス１０を介して、一次側の入力電流ICの変動
として洗われることに着目している。そこで入力
電流ICの変動を例えば電流IEの変動として検出す
ることとする。この検出のための検出器が前記の
構成要素２１であり、例えば抵抗をもつて形成さ
れる。そうすると、前記の一次側の入力電流の変
動が検出器２１において電圧の変動に置きかえら
れ、補正信号SCとして送出される。この補正信号
SCは既述の制御入力Ｃにフイードバツクされる。
かくして、パルス幅制御回路１４は、従来の入力
電圧の変動のみならず、実質的に出力電圧の変動
までも加味したパルス幅制御を行なうことにな
る。この場合、二次側の出力電流I0（負荷電流）
の増加に比例して一次側の入力電流ICが増加する
ことから、一見、I0とICとの間に正帰還がかか
り、制御系が安定して動作しないように考えられ
る。しかし、そのような正帰還は生じない。これ
は次の理由による。出力電流I0がΔI1だけ増加し
たとき、一次側の入力電流ICがΔIC1だけ増加し、
直流出力DCoutの電圧V0はΔV1だけ増加する。
そうすると、このΔV1の増加に伴つて出力電流I0
はさらにΔI2（合計でΔI1＋ΔI2）だけ増加する。
このΔI2の増加によつて一次側の入力電流ICはさ
らにΔIC2（合計でΔIC1＋ΔIC2）だけ増加し、電圧
V0はさらにΔV2（合計でΔV1＋ΔV2）だけ増加
し、出力電流I0はΔI3（合計でΔI1＋ΔI2＋ΔI3）だ
け増加する。以後同様の繰り返しであり、電圧
V0は、ΔV1＋ΔV2＋ΔV3＋…のように増加する。
この場合、ΔV2の大きさがΔV1の大きさと等しい
かそれより大であり（ΔV2≧ΔV1）、同様にΔV3
≧ΔV2であるとすれば、電圧V0は限りなく大き
くなつて正帰還がかかる。しかしながら、そのよ
うに電圧V0が限りなく大きくなることはない。
もし電圧V0が限りなく大きくなるならば、上記
の入力電流ICの増加ΔIC1、ΔIC2についてΔIC2≧IC1
が成立しなければならない。しかし、これが成立
するためには、第２図の補正信号SCを利得１以上
で増幅するための増幅回路をさらにパルス幅変調
制御回路１４内に設けなければならない。しかし
そのような増幅回路は本発明では採用しない。結
局、直流出力DCoutの電圧V0は、ΔV1＋ΔV2＋
ΔV3…のように増加するが、ΔV2＜ΔV1、ΔV3＜
ΔV2のようにその増分は限りなく小さくなるの
で、電圧V0はある値に収れんし、かつ、出力電
流I0もある値に収れんする。従つて問題とする正
帰還は生じ得ない。
チング・レギユレータを示す回路図である。本図
中、第１図と同一の構成要素には同一の参照番号
又は記号を付して示してある。従つて、２１が新
たに採用された構成要素となる。本発明の原理的
な考えは、直流出力DCoutの電圧変動が二次側の
負荷（図示せず）の負荷電流の変動と関連がある
ことに着目し、しかもその負荷電流の変動が、ト
ランス１０を介して、一次側の入力電流ICの変動
として洗われることに着目している。そこで入力
電流ICの変動を例えば電流IEの変動として検出す
ることとする。この検出のための検出器が前記の
構成要素２１であり、例えば抵抗をもつて形成さ
れる。そうすると、前記の一次側の入力電流の変
動が検出器２１において電圧の変動に置きかえら
れ、補正信号SCとして送出される。この補正信号
SCは既述の制御入力Ｃにフイードバツクされる。
かくして、パルス幅制御回路１４は、従来の入力
電圧の変動のみならず、実質的に出力電圧の変動
までも加味したパルス幅制御を行なうことにな
る。この場合、二次側の出力電流I0（負荷電流）
の増加に比例して一次側の入力電流ICが増加する
ことから、一見、I0とICとの間に正帰還がかか
り、制御系が安定して動作しないように考えられ
る。しかし、そのような正帰還は生じない。これ
は次の理由による。出力電流I0がΔI1だけ増加し
たとき、一次側の入力電流ICがΔIC1だけ増加し、
直流出力DCoutの電圧V0はΔV1だけ増加する。
そうすると、このΔV1の増加に伴つて出力電流I0
はさらにΔI2（合計でΔI1＋ΔI2）だけ増加する。
このΔI2の増加によつて一次側の入力電流ICはさ
らにΔIC2（合計でΔIC1＋ΔIC2）だけ増加し、電圧
V0はさらにΔV2（合計でΔV1＋ΔV2）だけ増加
し、出力電流I0はΔI3（合計でΔI1＋ΔI2＋ΔI3）だ
け増加する。以後同様の繰り返しであり、電圧
V0は、ΔV1＋ΔV2＋ΔV3＋…のように増加する。
この場合、ΔV2の大きさがΔV1の大きさと等しい
かそれより大であり（ΔV2≧ΔV1）、同様にΔV3
≧ΔV2であるとすれば、電圧V0は限りなく大き
くなつて正帰還がかかる。しかしながら、そのよ
うに電圧V0が限りなく大きくなることはない。
もし電圧V0が限りなく大きくなるならば、上記
の入力電流ICの増加ΔIC1、ΔIC2についてΔIC2≧IC1
が成立しなければならない。しかし、これが成立
するためには、第２図の補正信号SCを利得１以上
で増幅するための増幅回路をさらにパルス幅変調
制御回路１４内に設けなければならない。しかし
そのような増幅回路は本発明では採用しない。結
局、直流出力DCoutの電圧V0は、ΔV1＋ΔV2＋
ΔV3…のように増加するが、ΔV2＜ΔV1、ΔV3＜
ΔV2のようにその増分は限りなく小さくなるの
で、電圧V0はある値に収れんし、かつ、出力電
流I0もある値に収れんする。従つて問題とする正
帰還は生じ得ない。
一般にスイツチング・レギユレータとしてはフ
オワード形とバツク形があり、フオワード形はス
イツチ素子１５のオンにより二次側にも同時に出
力電流が洗われる形式であり、入力電流（一次）
と出力電流（二次）とが同相となる。これに対し
バツク形はスイツチ素子１５のオフによりトラン
ス二次側のリアクタンス（コイル）に蓄積された
エネルギーを出力電流として放出する形式であつ
て、入力電流（一次）と出力電流（二次）とは逆
相となる。本発明の前述した原理的な考え方によ
れば、出力電流の変動（負荷電流の変動）をその
まま入力電流の変動として比例的に変換するもの
であるから、入力電流と出力電流とが同相で変化
するフオワード形のスイツチング・レギユレータ
に本発明を適用する。
オワード形とバツク形があり、フオワード形はス
イツチ素子１５のオンにより二次側にも同時に出
力電流が洗われる形式であり、入力電流（一次）
と出力電流（二次）とが同相となる。これに対し
バツク形はスイツチ素子１５のオフによりトラン
ス二次側のリアクタンス（コイル）に蓄積された
エネルギーを出力電流として放出する形式であつ
て、入力電流（一次）と出力電流（二次）とは逆
相となる。本発明の前述した原理的な考え方によ
れば、出力電流の変動（負荷電流の変動）をその
まま入力電流の変動として比例的に変換するもの
であるから、入力電流と出力電流とが同相で変化
するフオワード形のスイツチング・レギユレータ
に本発明を適用する。
第３図は第１図の回路と第２図の回路との間に
おける安定度の差を示すグラフである。本グラフ
において、横軸は二次側の出力電流I0（負荷電流）
を示し、縦軸は二次側の直流出力DCoutの電圧
V0を示す。スイツチング・レギユレータの機能
からして、広範囲の出力電流I0の変動に対し、電
圧V0の変動は少なければ少ない程良好である。
つまり、横軸の平行な特性を示す程良い。本グラ
フ中、点線のカーブ３１は本発明の回路（第２
図）により得た特性を示しており、実線のカーブ
３２は従来の回路（第１図）により得た特性を示
している。本グラフからすると、本発明により特
性カーブはよりフラツトになり、安定化が優れて
いることが分る。なお本発明は出力電流I0とトラ
ンスの一次側入力電流ICとの間に線形な関係があ
るフオワード形に適用され、そのI0とICとの間に
線形な関係がない既述のバツク（flyback）形に
は適用できない。
おける安定度の差を示すグラフである。本グラフ
において、横軸は二次側の出力電流I0（負荷電流）
を示し、縦軸は二次側の直流出力DCoutの電圧
V0を示す。スイツチング・レギユレータの機能
からして、広範囲の出力電流I0の変動に対し、電
圧V0の変動は少なければ少ない程良好である。
つまり、横軸の平行な特性を示す程良い。本グラ
フ中、点線のカーブ３１は本発明の回路（第２
図）により得た特性を示しており、実線のカーブ
３２は従来の回路（第１図）により得た特性を示
している。本グラフからすると、本発明により特
性カーブはよりフラツトになり、安定化が優れて
いることが分る。なお本発明は出力電流I0とトラ
ンスの一次側入力電流ICとの間に線形な関係があ
るフオワード形に適用され、そのI0とICとの間に
線形な関係がない既述のバツク（flyback）形に
は適用できない。
以上説明したように本発明によれば一次側のみ
において簡単な構造で、一次側入力電圧変動の安
定化のみならず実質的に二次側出力電圧変動の安
定化をも図ることのできるフオワード形のスイツ
チング・レギユレータが実現される。
において簡単な構造で、一次側入力電圧変動の安
定化のみならず実質的に二次側出力電圧変動の安
定化をも図ることのできるフオワード形のスイツ
チング・レギユレータが実現される。
第１図は一般的なフオワード形のスイツチン
グ・レギユレータを示す回路図、第２図は本発明
に基づくフオワード形のスイツチング・レギユレ
ータを示す回路図、第３図は第１図の回路と第２
図の回路との間における安定度の差を示すグラフ
である。 １０……トランス、１１……一次側、１２……
二次側、１４……パルス幅変調制御回路、１５…
…スイツチ素子、１８……整流回路、２１……検
出器。
グ・レギユレータを示す回路図、第２図は本発明
に基づくフオワード形のスイツチング・レギユレ
ータを示す回路図、第３図は第１図の回路と第２
図の回路との間における安定度の差を示すグラフ
である。 １０……トランス、１１……一次側、１２……
二次側、１４……パルス幅変調制御回路、１５…
…スイツチ素子、１８……整流回路、２１……検
出器。
Claims (1)
- 【特許請求の範囲】 １ トランスと、該トランスの一次側において直
流流入力を該直入力の電圧変動に応じたパルス幅
の交流信号に変換するパルス幅変調制御回路と、
前記トランスの一次側巻線にコレクタにおいて直
列接続されると共にベースが前記パルス幅変調制
御回路に接続されるトランジスタとを有し、前記
トランスの二次側において整流した後所定レベル
の直流出力を得るようにしたフオワード形のスイ
ツチング・レギユレータにおいて、 前記トランジスタのエミツタに直列接続され前
記トランスの二次側の出力電圧の変動に対応した
負荷電流の変動に伴つて該トランスの一次側に誘
起された一次側入力電流の変動を検出する入力電
流変動検出抵抗を該トランスの一次側に設け、前
記直流入力の電圧変動に加えて前記入力電流変動
検出抵抗にて検出した前記一次側入力電流の変動
をも前記パルス幅変調制御回路の制御入力とする
ようにしたことを特徴とするスイツチング・レギ
ユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15290081A JPS5854413A (ja) | 1981-09-29 | 1981-09-29 | スイッチング・レギュレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15290081A JPS5854413A (ja) | 1981-09-29 | 1981-09-29 | スイッチング・レギュレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854413A JPS5854413A (ja) | 1983-03-31 |
| JPH0472467B2 true JPH0472467B2 (ja) | 1992-11-18 |
Family
ID=15550582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15290081A Granted JPS5854413A (ja) | 1981-09-29 | 1981-09-29 | スイッチング・レギュレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854413A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118918B2 (ja) * | 1989-01-26 | 1995-12-18 | 三菱電機株式会社 | Ｄｃ／ｄｃ電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537859A (en) * | 1978-09-06 | 1980-03-17 | Sanyo Electric Co Ltd | Protection circuit for switching regulator |
-
1981
- 1981-09-29 JP JP15290081A patent/JPS5854413A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537859A (en) * | 1978-09-06 | 1980-03-17 | Sanyo Electric Co Ltd | Protection circuit for switching regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854413A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119283A (en) | High power factor, voltage-doubler rectifier | |
| US4862339A (en) | DC power supply with improved output stabilizing feedback | |
| EP0498651A2 (en) | High power factor power supply | |
| JPH028549B2 (ja) | ||
| JP2000156975A (ja) | Ｄｃ―ｄｃコンバ―タ | |
| US6373730B1 (en) | Switching power supply | |
| JPH09168278A (ja) | フルブリッジ形スイッチングレギュレータの偏磁防止回路 | |
| JPH0472467B2 (ja) | ||
| EP0012206B1 (en) | Regulated power supply circuits | |
| JP3000829B2 (ja) | 直流−直流変換器の並列接続装置 | |
| JP3472517B2 (ja) | 直流安定化電源装置 | |
| US20240171081A1 (en) | Active clamp flyback converter with accurate current sense and the method thereof | |
| JP3615900B2 (ja) | フィードフォワード制御装置 | |
| JPS627773B2 (ja) | ||
| JPH043593Y2 (ja) | ||
| JP2857794B2 (ja) | 安定化電源装置 | |
| JPH0775333A (ja) | マグアンプ回路を備えた同期整流ｐｗｍコンバータ | |
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3111436B2 (ja) | スイッチング電源 | |
| JPH0537664Y2 (ja) | ||
| JPS61277374A (ja) | スイツチングレギユレ−タの電流制限回路 | |
| JPH0315428B2 (ja) | ||
| JP2000014139A (ja) | 直流変換器 | |
| JPS6229992B2 (ja) | ||
| JPH0223105Y2 (ja) |